KR100379534B1 - 반도체 소자의 제조 방법 - Google Patents

Abstract

본 발명은 기판 내 정크션이 형성되는 영역에 O₂와 H₂를 함께 이온 주입하여 산화막을 형성함으로써, 정크션에 발생하는 누설 전류 현상 및 정크션 캐패시터 효과를 줄인 반도체 소자의 제조 방법에 관한 것으로, 기판에 소자 격리 영역을 형성하여 격리 영역과 활성 영역을 구분하여 정의하는 단계와, 기판 전면에 O₂와 H₂를 동시에 이온 주입하고 열처리하여 상기 활성 영역 내 소정 깊이에 산화막을 형성하는 단계와, 상기 활성 영역이 형성된 기판 상에 게이트 산화막, 게이트 전극을 형성하는 단계와, 상기 게이트 산화막 및 게이트 전극을 마스크로 이용하여 이온 주입 공정을 통해 상기 게이트 영역의 주변 기판 표면 내에 소오스/드레인 영역을 형성함을 특징으로 한다.

Description

반도체 소자의 제조 방법{Method for Fabrication Semiconductor Device}

본 발명은 반도체 소자에 관한 것으로 특히, 기판 내 정크션이 형성되는 영역에 O₂와 H₂를 함께 이온 주입하여 산화막을 형성함으로써, 정크션에 발생하는 누설 전류 현상 및 정크션 캐패시터 효과를 줄인 반도체 소자의 제조 방법에 관한 것이다.

이하, 첨부된 도면을 참조하여 종래의 반도체 소자의 제조 방법을 설명하면 다음과 같다.

도 1은 종래의 제조 방법으로 형성된 반도체 소자의 단면도이다.

기판(11) 상에 소자가 생길 영역과 그렇지 않은 영역과의 구분을 위해 STI(Shallow Trench Isolation) 공정으로 소자 격리 영역(12)을 형성한다.

상기 활성 영역이 형성된 기판(11) 상에 게이트 산화막(13), 게이트 전극(14)을 형성한다.

이어, 상기 게이트 산화막(13) 및 게이트 전극(14)을 마스크로 하여 기판(11) 내에 이온 주입을 하여 상기 기판(11)의 형(p형/n형)과 다른 형의 소오스/드레인(15) 웰 영역(n형/p형)을 형성한다.

도 1과 같이, 종래의 제조 방법으로 형성된 반도체 소자는 다음과 같은 현상이 발생한다.

상기 기판의 딥 웰(deep well)과 이형의 소오스/드레인 웰 영역간의 접합되는 영역, 즉, 정크션에는 정크션 캐피시터(Junction Capacitor)가 발생한다.

또한, 상기 정크션을 통해 소오스/드레인의 전자가 상기 기판의 딥 웰로 흘러들어가는 정크션 누설 전류(Junction Leakage Current) 현상이 발생하기도 한다.

상기와 같은 종래의 반도체 소자의 제조 방법은 다음과 같은 문제점이 있다.

반도체 소자의 집적도가 점점 높아짐에 따라 소자와 소자간의 정크션, 즉, 접합 영역에서의 누설 전류(leakage current)와 의도하지 않은 정크션 캐패시턴스(Junction capacitance)가 발생된다.

본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로 기판 내 정크션이 형성되는 영역에 O₂와 H₂를 함께 이온 주입하여 산화막을 형성함으로써, 정크션에 발생하는 누설 전류 현상 및 정크션 캐패시터 효과를 줄인 반도체 소자의 제조 방법을 제공하는 데, 그 목적이 있다.

도 1은 종래의 제조 방법으로 형성된 반도체 소자

도 2a 내지 도 2d는 본 발명의 모스 트랜지스터의 제조 방법을 나타낸 공정 단면도

도 3a 내지 도 3b는 본 발명의 제 2 실시례의 산화막 형성 방법을 나타낸 공정 단면도

도 4a 내지 도 4d는 본 발명의 셀 트랜지스터 제조 방법을 나타낸 공정 단면도

도면의 주요 부분에 대한 부호 설명

21 : 기판 22 : 소자 격리막

23 : 산화막 24 : 게이트 산화막

25 : 게이트 전극 26 : 소오스/드레인 영역

상기와 같은 목적을 달성하기 위한 본 발명의 반도체 소자의 제조 방법은 기판에 소자 격리 영역을 형성하여 격리 영역과 활성 영역을 구분하여 정의하는 단계와, 기판 전면에 O₂와 H₂를 동시에 이온 주입하고 열처리하여 상기 활성 영역 내 소정 깊이에 산화막을 형성하는 단계와, 상기 활성 영역이 형성된 기판 상에 게이트 산화막, 게이트 전극을 형성하는 단계와, 상기 게이트 산화막 및 게이트 전극을 마스크로 이용하여 이온 주입 공정을 통해 상기 게이트 영역의 주변 기판 표면 내에 소오스/드레인 영역을 형성함을 특징으로 한다.

이하, 첨부된 도면을 참조하여 본 발명의 반도체 소자의 제조 방법을 상세히 설명하면 다음과 같다.

도 2a 내지 도 2d는 본 발명의 모스 트랜지스터(MOS Transistor) 제조 방법을 나타낸 공정 단면도이다.

도 2a와 같이, STI 공정을 통해 소자 격리막(22)을 형성하여 기판(21)의 활성 영역과 격리 영역을 구분하여 정의한다.

이 때, 앤모스 트랜지스터를 형성하기 위해서는 p형 기판을 사용하고, 피모스 트랜지스터를 형성하기 위해서는 n형 기판을 사용한다.

도 2b와 같이, 소자 격리막(22)을 포함한 기판(21) 상에 O₂와 H₂를 동시에 이온 주입한다.

도 2c와 같이, 상기 기판(21)에 열처리를 하게 되면, 기판(21) 내 소정 깊이에 산화막(SiO₂)(23)이 형성되며, H₂어닐(annealing) 공정이 이루어진다. 따라서, 이온 주입 공정 후 H₂어닐 공정이 생략되게 된다.

이 때, 산화막(23)은 기판(21)의 원래의 타입과 이형의 웰(소오스/드레인 영역)이 접합하는 영역, 즉, 정크션(junction)에 형성한다. 그 이유는 상기 산화막(23)으로 인하여 상기 정크션 영역에 생성되는 정크션 캐패시터나, 누설 전류를 감소시키기 위해서이다.

이어, 상기 기판 전면에 게이트 산화막 물질, 게이트 전극용 물질, 감광막을 증착하고, 게이트 전극 형성용 마스크를 이용하여 패터닝하여 게이트 전극(25) 및 게이트 산화막(24)을 형성한다.

도 2d와 같이, 상기 게이트 전극(25) 및 게이트 산화막(24)을 마스크로 이용하여 상기 기판(21) 상에 이온 주입 공정을 진행하여 소오스/드레인(26) 영역을 형성한다.

이 때, 형성되는 상기 소오스/드레인(26) 영역은 상기 기판과 이형의 웰(well)로 형성된다. 즉, p형 기판에는 n형의 소오스/드레인(26) 영역이, n형의 기판에는 p형의 소오스/드레인 영역이 형성되는 것이다. 그리고, 앞서 기술한 바와 같이, 전자의 경우는 nMOS 트랜지스터로, 후자의 경우는 pMOS 트랜지스터로 형성된다.

도 3a 내지 도 3b는 본 발명의 제 2 실시례의 산화막 형성 방법을 나타낸 공정 단면도이다.

위에서 기술한 본 발명의 모스 트랜지스터 제조 방법에서 형성하는 산화막은 O₂와 H₂이온 주입 공정을 특별한 마스크 없이 기판 전면에서 실시하기 때문에 소정 깊이에서 전면에 생성된다.

도 3a와 같이, 기판(31) 내에 상기 산화막을 소정 영역에만 생성시킬 필요가 있을 때, 소정 영역을 노출시키는 감광막(32)을 이용하여 통해 상기 산화막을 형성할 수 있다.

여기서, 이용하는 기판은 초기 벌크 상태의 기판으로서, 처음부터 산화막이 소정 깊이에 형성된 기판을 이용하여 상기 모스 트랜지스터 제조 공정을 진행한다.

이 때 형성되는 상기 산화막(33)은 도 3b와 같다. 즉, 상기 감광막이 노출된 영역 하의 정크션이 형성되는 깊이에서 상기 산화막(33)은 형성된다.

도 4a 내지 도 4d는 본 발명의 셀 트랜지스터의 제조 방법을 나타낸 공정 단면도이다.

본 발명의 반도체 소자의 제조 방법을 적용한 DRAM의 셀 트랜지스터 제조 방법은 다음과 같이 진행한다.

도 4a와 같이, 기판에 STI 공정을 통해 소자 격리 영역(41)을 형성한다. 상기 소자 격리 영역이 형성된 기판을 셀 영역(42)과 주변 영역(43)으로 구분하여 정의한다.

도 4b와 같이, 상기 셀 영역(42)만을 노출시키는 감광막(44)를 이용하여 상기 셀 영역(42)에 O₂와 H₂이온 주입 공정을 진행한다.

도 4c와 같이, 열처리를 진행하여, 셀 영역(42)의 소정 깊이에 산화막(45)의 형성과 H₂어닐 효과를 동시에 얻도록 한다.

도 4d와 같이, 기판 전면에 절연막 및 전극용 물질을 증착하고 사진 식각 공정을 통해 패터닝하여 게이트 전극(46)을 형성한다.

이 때, 상기 셀 영역(42)에 형성되는 게이트 전극(46) 및 소오스/드레인을 셀 트랜지스터라 한다.

상기 공정을 통해 형성된 셀 트랜지스터를 확대해 보면 도 2d와 같은 모양으로 형성된다.

상기와 같은 본 발명의 반도체 소자의 제조 방법은 다음과 같은 효과가 있다.

첫째, O₂와 H₂이온 주입 공정을 동시에 진행하고, 이어 열처리를 하여 산화막을 형성함으로써, 단독 O₂이온 주입 공정에 비해 손상을 줄일 수 있다.

둘째, 별도의 추가 H₂어닐 공정을 요하지 않게 되어 비용 절감의 효과가 있다.

셋째, 산화막은 기판 내 소오스/드레인 영역의 웰과 원래의 기판의 타입이 웰이 만나는 정크션에 형성되어 이형의 웰 접합시 발생하는 누설 전류 현상을 방지할 수 있다.

또한, 이러한 누설 전류를 줄이게 되면, 디램 셀 측면에서는 리프레쉬 타임(Refresh Time)의 향상을 기대할 수 있는 것이다.

넷째, 산화막은 정크션에 형성되어 절연체의 역할을 하여 정크션 캐패시터가 형성됨을 방지할 수 있다.

또한, 이러한 정크션 캐패시터가 감소하게 되면 모스 트랜지스터는 상당한 속도 향상을 기대할 수 있다.

Claims (4)

1. 기판에 소자 격리 영역을 형성하여 격리 영역과 활성 영역을 구분하여 정의하는 단계;

   기판 전면에 O₂와 H₂를 동시에 이온 주입하고 열처리하여 상기 활성 영역 내 소정 깊이에 산화막을 형성하는 단계;

   상기 활성 영역이 형성된 기판 상에 게이트 산화막, 게이트 전극을 형성하는 단계;

   상기 게이트 산화막 및 게이트 전극을 마스크로 이용하여 이온 주입 공정을 통해 상기 게이트 영역의 주변 기판 표면 내에 소오스/드레인 영역을 형성함을 특징으로 하는 반도체 소자의 제조 방법.
2. 제 1항에 있어서, 상기 산화막은 정크션이 이루어지는 깊이에 형성함을 특징으로 하는 반도체 소자의 제조 방법.
3. 제 1항에 있어서, 상기 O₂와 H₂의 이온 주입을 동시에 진행함으로써, 이형의 웰 영역간의 격리와 H₂어닐 공정을 동시에 진행함을 특징으로 하는 반도체 소자의 제조 방법.
4. 제 1항에 있어서, 소정 부위가 노출된 감광막을 이용하여 O₂와 H₂의 이온 주입 공정을 진행하여 상기 산화막은 상기 감광막이 노출된 영역 하에만 소정 깊이에서 소오스/드레인이 형성됨을 특징으로 하는 반도체 소자의 제조 방법.