KR100356113B1

KR100356113B1 - 액정표시장치의 제조방법

Info

Publication number: KR100356113B1
Application number: KR1020010002316A
Authority: KR
Inventors: 나카야마타카노리; 오타마스유키; 안도마사히코
Original assignee: 가부시키가이샤 히타치세이사쿠쇼
Priority date: 2000-01-18
Filing date: 2001-01-16
Publication date: 2002-10-12
Also published as: US20030170926A1; KR20010076274A; JP2001201766A; US7161183B2; TW588211B; US20050062922A1; US20010008799A1; US6887731B2

Abstract

본 발명은 제조공정수의 저감을 도모하는 액정표시장치의 제조방법에 관한 것으로서,

액정을 사이에 두고 대향 배치되는 각 기판의 한쪽 기판의 액정측 면의 각 화소영역에, 박막 트랜지스터의 반도체층에 대해서 하층에 위치되는 게이트전극에서의 주사신호의 공급에 의해, 드레인 신호선에서의 신호가 상기 반도체층의 상층에 형성된 드레인전극 및 소스전극을 통해서 화소전극에 인가되는 액정표시장치로서,

서로 접속된 드레인 신호선의 형성영역과 박막 트랜지스터의 형성영역에, 동일한 패턴으로 반도체층과 제1 도전층과의 순차 적층체를 형성하는 공정과, 제2 도전막을 형성한 후에 동일한 마스크를 이용하여 상기 박막 트랜지스터의 드레인전극과 소스전극의 분리를 도모함과 동시에, 상기 소스전극과 접속된 화소전극을 형성하는 공정으로 이루어진다.

Description

액정표시장치의 제조방법{Method of manufacturing a liquid crystal display}

본 발명은 액정표시장치의 제조방법에 관한 것으로서, 특히 소위 횡전계(橫電界) 방식으로 불리우는 액정표시장치의 제조방법에 관한 것이다.

횡전계 방식으로 불리우는 액정표시장치는, 액정을 사이에 두고 대향 배치되는 각 투명기판의 한쪽 투명기판의 액정측의 각 화소영역에, 화소전극과 이 화소전극과의 사이에 투명기판과 평행한 전계(횡전계)를 발생시킬 수 있는 대향전극이 형성되게 구성되어 있다.

화소전극과 대향전극 사이의 영역을 투과하는 빛에 대해서, 그 양을 상기 전계가 인가된 액정의 구동에 의해 제어하도록 되어 있다.

이와 같은 액정표시장치는, 표시면에 대해 경사 방향에서 관찰하여도 표시에 변화가 없는, 소위 광시야각(廣視野角) 특성에 뛰어난 것으로 알려져 있다.

그리고, 지금까지 상기 화소전극과 대향전극은 빛을 투과시키지 않는 도전층으로 형성되어 있었다.

그러나, 근래 화소영역의 주변을 제외한 영역의 전 영역에 투명전극으로 이루어지는 대향전극을 형성하고, 이 대향전극상에 절연막을 통해서 일방향으로 연재하고 그 일방향에 교차하는 방향으로 병설시킨 투명전극으로 이루어지는 띠모양의 화소전극을 형성한 구성의 것이 알려지기에 이르렀다.

이와 같은 구성의 액정표시장치는, 횡전계가 화소전극과 대향전극의 사이에 발생하여, 여전히 광시야각 특성이 뛰어남과 동시에, 개구율이 대폭적으로 향상하도록 된다.

또한, 이 기술은 예컨대 SID(Society for Information Display)99 DIGEST: P 202~P205, 또는 일본 특개평 11-202356호 공보에 기재되어 있다.

그러나, 이와 같은 횡전계 방식을 액티브·매트릭스형의 액정표시장치에 적용시킨 구성으로 하는 경우, 그 제조공정 특히 포토리소그래피 기술에 의한 선택 에칭의 회수가 7회로 되어 버려, 그 회수의 저감이 요망되고 있다.

일련의 포토리소그래피 기술은 각 회마다 다른 포토마스크를 이용하는 것으로부터 그들의 위치 어긋남이 고도로 정세화(精細化)된 화소구조의 형성을 방해함과 동시에, 작업의 번잡을 피할 수 없기 때문이다.

본 발명은, 이와 같은 사정에 따라 이루어진 것으로서, 그 목적은 제조공정수를 저감할 수 있는 액정표시장치의 제조방법을 제공하는 것에 있다.

도 1은 본 발명에 의한 액정표시장치의 화소영역의 일실시예를 나타내는 평면도,

도 2는 도 1의 Ⅱ-Ⅱ선에서의 단면도,

도 3은 본 발명에 의한 액정표시장치의 제조방법의 일실시예를 나타내는 공정도,

도 4는 본 발명에 의한 액정표시장치의 제조방법의 다른 실시예를 나타내는 공정도,

도 5는 본 발명에 의한 액정표시장치의 제조방법의 다른 실시예를 나타내는 공정도,

도 6은 본 발명에 의한 액정표시장치의 제조방법의 다른 실시예를 나타내는 공정도,

도 7은 본 발명에 의한 액정표시장치의 제조방법의 다른 실시예를 나타내는 공정도,

도 8은 본 발명에 의한 액정표시장치의 제조방법의 다른 실시예(상술한 실시예를 포함한다)를 일람하여 나타낸 표,

도 9는 본 발명에 의한 제조방법에 따라 형성되는 액정표시장치의 화소영역의 층구조의 일실시예를 나타내는 단면도,

도 10은 본 발명에 의한 제조방법에 따라 형성되는 액정표시장치의 화소영역의 층구조의 다른 실시예를 나타내는 단면도,

도 11은 본 발명에 의한 제조방법에 따라 형성되는 액정표시장치의 화소영역의 층구조의 다른 실시예를 나타내는 단면도,

도 12는 본 발명에 의한 제조방법에 따라 형성되는 액정표시장치의 화소영역의 층구조의 다른 실시예를 나타내는 단면도,

도 13은 본 발명에 의한 제조방법에 따라 형성되는 액정표시장치의 화소영역의 층구조의 다른 실시예를 나타내는 단면도,

도 14는 본 발명에 의한 제조방법에 따라 형성되는 액정표시장치의 화소영역의 층구조의 다른 실시예를 나타내는 단면도,

도 15는 본 발명에 의한 제조방법에 따라 형성되는 액정표시장치의 화소영역의 층구조의 다른 실시예를 나타내는 단면도,

도 16은 본 발명에 의한 제조방법에 따라 형성되는 액정표시장치의 화소영역의 층구조의 다른 실시예를 나타내는 단면도,

도 17은 본 발명에 의한 제조방법에 따라 형성되는 액정표시장치의 화소영역의 층구조의 다른 실시예를 나타내는 단면도,

도 18은 본 발명에 의한 제조방법에 따라 형성되는 액정표시장치의 화소영역의 층구조의 다른 실시예를 나타내는 단면도,

도 19는 본 발명에 의한 제조방법에 따라 형성되는 액정표시장치의 화소영역의 층구조의 다른 실시예를 나타내는 단면도,

도 20은 본 발명에 의한 제조방법에 따라 형성되는 액정표시장치의 화소영역의 층구조의 다른 실시예를 나타내는 단면도,

도 21은 본 발명에 의한 제조방법에 따라 형성되는 액정표시장치의 화소영역의 층구조의 다른 실시예를 나타내는 단면도이다.

(부호의 설명)

SUB1‥‥투명기판, GCR‥‥게이트 신호선, CCR‥‥대향전압 신호선, GI‥‥절연막, TFT‥‥박막 트랜지스터, AS‥‥반도체층, PX‥‥화소전극, CT‥‥대향전극, Cstg‥‥용량소자.

본원에서 개시되는 발명 중, 대표적인 것의 개요를 간단히 설명하면 이하와 같다.

즉, 본 발명에 의한 액정표시장치의 제조방법은 액정을 사이에 두고 대향 배치되는 각 기판 중 한쪽 기판의 액정측 면의 각 화소영역에,

박막 트랜지스터의 반도체층에 대해서 하층에 위치되는 게이트전극에서의 주사신호의 공급에 의해, 드레인 신호선에서의 신호가 상기 반도체층의 상층에 형성된 드레인전극 및 소스전극을 통해서 화소전극에 인가되는 액정표시장치로서,

드레인 신호선의 형성영역과 박막 트랜지스터의 형성영역에, 동일한 패턴으로 반도체층과 제1 도전층과의 순차 적층체를 형성하는 공정과,

제2 도전막을 형성한 후에, 동일한 마스크를 이용하여 상기 박막 트랜지스터의 드레인전극과 소스전극의 분리를 도모함과 동시에, 상기 소스전극과 접속된 화소전극을 형성하는 공정으로 이루어지는 것을 특징으로 하는 것이다.

이와 같이 구성된 액정표시장치의 제조방법은, 박막 트랜지스터의 반도체층의 형성, 드레인 신호선(드레인전극 및 소스전극)의 형성, 화소전극 형성의 각 공정을 2공정으로 할 수 있으므로, 공정수의 저감을 도모할 수 있도록 된다.

(발명의 실시형태)

이하, 본 발명에 의한 액정표시장치의 제조방법의 각 실시예를 도면을 이용하여 설명한다.

(실시예 1)

《화소구성》

도 1은 본 발명이 적용되는 액정표시장치의 일 화소를 나타내는 평면도이고, 동 도면의 Ⅱ-Ⅱ선에서의 단면도를 도 2에 나타내고 있다.

도 1에 있어서, 투명기판(SUB1)이 있다. 이 투명기판(SUB1)은 소위 TFT기판으로 불리우고, 도시하지 않은 컬러필터 기판으로 불리우는 투명기판과 액정을 사이에 두고 대향 배치되도록 되어 있다.

투명기판(SUB1)의 액정측 면에 도면 중 x방향으로 연재하고 y방향으로 병설되는 게이트 신호선(GCR) 및 이들 게이트 신호선(GCR)과의 사이에 도면 중 x방향으로 연재한 대향전압 신호선(CCR)이 형성되어 있다.

이들 각 신호선(GCR, CCR)은 어느 것이나 동일한 금속층으로 형성되고, 예를 들면 Cr층으로 형성되어 있다.

그리고, 이들 각 신호선(GCR, CCR)을 덮은 투명기판(SUB1) 표면의 전영역에는 예컨대 실리콘 질화막(SiN)으로 된 절연막(GI)이 형성되어 있다.

이 절연막(GI)은, 후술하는 드레인 신호선(DCR)에 대해서는 상기 게이트 신호선(GCR) 및 대향전압 신호선(CCR)의 층간 절연막으로서의 기능, 후술하는 박막 트랜지스터(TFT)의 형성영역에서는 그 게이트 절연막으로서의 기능, 후술하는 용량소자(Cstg)의 형성영역에서는 그 유전체막으로서의 기능을 갖는다.

화소영역의 도면 중 왼쪽 하부의 게이트 신호선(GCR)의 일부에는 박막 트랜지스터(TFT)가 형성되고, 상기 절연막(SIN)상에는 반도체층(AS)이 형성되어 있다.

이 반도체층(AS)은 예컨대 비정질 실리콘(a-Si)으로 이루어지고, 그 표면에는 예컨대 인(P)이 도핑되어 콘택트층으로 되도록 고농도 불순물층이 형성되어 있다.

또한, 이 반도체층(AS)은 박막 트랜지스터(TFT)의 그것과 접속되어 후술하는 드레인 신호선(DCR)의 형성영역에도 형성되어 있다. 드레인 신호선(DCR)에 대해서 상기 게이트 신호선(GCR) 및 대향전압 신호선(CCR)의 층간 절연막으로서의 기능을 강화하기 위함이다.

박막 트랜지스터(TFT)의 형성영역에서의 반도체층(AS)의 상면에 드레인전극(SD2) 및 소스전극(SD1)을 형성함으로써, 게이트 신호선(GCR)의 일부를 게이트 전극으로 하는 소위 역 스태거 구조의 MIS형 트랜지스터가 구성되는 것으로 되지만, 그 드레인전극(SD2)은 후술하는 드레인 신호선(DCR)과 일체로 형성되어 있다.

즉, 도면 중 y방향으로 연재하는 드레인 신호선(DCR)이 예컨대 Cr으로 형성되고, 그 일부가 박막 트랜지스터(TFT)의 형성 영역에서의 반도체층(AS)에 연재됨으로써 드레인전극(SD2)이 형성되어 있다.

또한, 그 드레인전극(SD2)과 대향하여 형성된 소스전극(SD1)은 화소영역의 주변을 약간 남기고 중앙부의 대부분 영역에 형성된 화소전극(PX)의 일부가 연재됨으로써 형성되어 있다.

또한, 이 실시예에서는 이 화소전극(PX)과 반도체층(AS) 사이에 드레인 신호선(DCR)과 동일한 금속층이 개재되어 형성되어 있다(도 2 참조).

이 화소전극(PX)은 예컨대 ITO(Indium-Tin-Oxide)로 이루어지는 투명 도전막으로 형성되고, 상기 대향전압 신호선(CCR)에 일부 중첩하는 영역을 회피하여 형성되어 있다. 후술하는 대향전극(CT)과 그 대향전압 신호선(CCR)의 접속을 도모하는 개소로 되어 있기 때문이다.

그리고, 이와 같이 가공된 표면의 전 영역에는 예컨대 실리콘 질화막(SiN)으로 이루어지는 보호막(PAS)이 형성되고, 이 보호막(PAS)에는 상기 대향전압 신호선(CCR) 중 상기 화소전극(PX)이 중첩되어 있지 않은 영역의 일부를 노출시키는 콘택트홀(CH)이 형성되어 있다.

더욱이, 이 보호막(PAS)의 표면에는 대향전극(CT)이 형성되고, 이 대향전극(CT)은 예컨대 ITO(Indium-Tin-Oxide)로 이루어지는 투명 도전막으로 이루어지며, 상기 콘택트홀(CH)을 통해서 상기 대향전압 신호선(CCR)과 접속되어 있다.

이 대향전극(CT)은 도면 중 y방향으로 연재하고 x방향으로 연재된 띠모양의 다수의 전극군으로 구성되며, 상기 대향전압 신호선(CCR)과 중첩하는 부분에 있어서 서로 접속된 넓은 면적부분을 갖도록 되어 있다.

이 부분은 용량소자(Cstg)가 형성되고, 이 용량소자(Cstg)에 의해 박막 트랜지스터(TFT)가 오프할 때에, 그 박막 트랜지스터(TFT)를 통해서 드레인 신호선(DCR)에서의 영상신호를 화소전극(PX)에 길게 축적시키도록 하고 있다.

《제조방법》

도 3(a) 내지 (e)는 도 1에 나타낸 액정표시장치의 제조방법의 일 실시예를 나타내는 공정도이다.

공정 1.(도 3(a))

투명기판(SUB1)을 준비하고, 이 액정측 면의 전영역에 예컨대 Cr으로 이루어지는 금속막을 형성하고, 포토리소그래피 기술을 이용한 선택 에칭법에 의해 그 금속막을 소정의 패턴으로 형성한다.

이에 의해, 투명기판(SUB1)의 표면에는 화소영역의 하부에 x방향으로 연재하는 게이트 신호선(GCR)과 화소영역의 중앙부에 x방향으로 연재하는 대향전압 신호선(CCR)이 형성된다.

공정 2.(도 3(b))

이와 같이 가공된 투명기판(SUB1)의 표면의 전 영역에, 예컨대 실리콘 질화막(SiN)으로 이루어지는 절연막(GI) 및 비정질 실리콘(a-Si)으로 이루어지는 반도체층(AS)을 순차 형성한다.

또한, 그 반도체층(AS)은 그 표면에 예컨대 인(P)으로 이루어지는 불순물이 도핑된 콘택트층이 형성된 것으로 되어 있다.

더욱이, 투명기판(SUB1)의 표면의 전영역에, 예컨대 Cr으로 이루어지는 금속막을 형성한다.

그 후, 포토리소그래피 기술을 이용한 선택 에칭법에 의해 그 금속막 및 그 하층의 반도체층(AS)을 소정의 패턴으로 형성한다.

금속막 및 반도체층(AS)의 에칭은 일괄하여 행해지고, 그 패턴은 동일하게되어 있다.

이에 의해, 드레인 신호선(DCR)과 함께 서로 일체로 되어 접속된 드레인전극(SD2)과 소스전극(SD1)이 형성된다(이들 하층에는 반도체층(AS)이 동일 패턴으로 형성되어 있다).

공정 3.(도 3(c))

투명기판(SUB1)의 표면의 전 영역에 예컨대 ITO(Indium-Tin-Oxide)로 이루어지는 투명 도전막을 형성한다.

그 후, 포토리소그래피 기술을 이용한 선택 에칭법에 의해 그 투명 도전막 및 상기 금속막을 소정의 패턴으로 형성한다.

이 경우의 포토리소그래피 기술의 마스크는 드레인 신호선(DCR), 박막 트랜지스터(TFT)의 드레인전극(SD2) 및 소스전극(SD1), 화소전극(PX)을 포함하는 패턴으로 되어 있다.

이들은 어느 것도 겹쳐져 형성되는 것이 아니므로 하나의 마스크로 형성할 수 있다.

즉, 그 마스크를 이용하여 투명 도전막의 선택에칭에 의해, 드레인 신호선(DCR)에 중첩되는 단선방지용 신호선, 화소전극(PX)(이 때, 투명 도전막은 화소전극(PX)과 접속되는 박막 트랜지스터(TFT)의 소스전극(SD1) 및 드레인전극(SD2)의 패턴을 따라 에칭된다), 더욱이 상기 투명 도전막의 하층의 금속막의 선택에칭에 의해 박막 트랜지스터(TFT)의 드레인전극(SD2) 및 소스전극(SD1)이 형성되는 것으로 된다.

그 후, 역시 동일한 마스크를 이용하여, 반도체층의 표면의 콘택트층을 에칭한다.

여기서, 드레인 신호선(DCR)(및 드레인전극(SD2))은 상기 금속층과 투명 도전막과의 순차 적층체로 형성되는 것으로 된다. 이에 의해, 본래의 드레인 신호선 이외에 단선방지용 신호선이 중첩된 상태로 형성되고, 드레인 신호선의 단선이 생길 확률을 대폭적으로 저감시킬 수 있도록 된다.

또한, 상기 화소전극(PX)은 그 패턴에 있어서, 대향전압 신호선(CCR)과 중첩하지 않는 영역을 일부 형성해 둘 필요가 있다. 이 부분으로 후 공정에서 형성되는 대향전극(CT)과 그 대향전압 신호선(CCR)과의 접속을 도모하도록 하기 때문이다.

공정 4.(도 3(d))

이와 같이 가공된 투명기판(SUB1)의 표면 전 영역에 예컨대 실리콘 질화막(SiN)으로 이루어지는 보호막(PAS)을 형성한다.

그리고, 포토리소그래피 기술을 이용한 선택 에칭법에 의해 대향전압 신호선(CCR)상에서 상기 화소전극(PX)이 형성되어 있지 않은 영역에 콘택트홀(CH)을 형성한다.

이 때, 화소영역 이외의 부분에서 드레인 신호선(DCR), 게이트 신호선(GCR) 및 대향전압 신호선(CCR)의 각 단자를 노출시키기 위한 개구도 동시에 형성한다.

공정 5.(도 3(e))

이와 같이 가공된 투명기판(SUB1)의 표면의 전 영역에 예컨대 ITO로 이루어지는 투명 도전막을 형성하고, 포토리소그래피 기술을 이용한 선택 에칭법에 의해 그 투명 도전막을 소정의 패턴으로 형성하고, 이에 의해 대향전극(CT)이 형성된다.

대향전극(CT)은, 상기 화소전극(PX)과 중첩되게 형성되고, 도면 중 y방향으로 연재되어 x방향으로 병설된 띠모양의 다수의 전극군으로 형성되어 있다.

그리고 상기 대향전극(CT) 중, 대향전압 신호선(CL)과 중첩하는 부분에 있어서, 그 중첩면적을 크게 하기 위해서(용량소자(Cadd)의 형성), 띠모양의 각 전극은 서로 접속되어 있음과 동시에, 보호막(PAS)에 형성된 상기 콘택트홀(CH)을 통해서 대향전압 신호선(CL)에 접속되도록 한다.

이와 같이 구성된 액정표시장치의 제조방법은, 포토리소그래피 기술을 이용한 선택 에칭법을 5회 반복함으로써 완성하는 것으로 하여, 제조공정수의 저감을 도모할 수 있도록 된다.

(실시예 2)

도 4(a) 내지 (e)는 본 발명에 의한 액정표시장치의 또 다른 실시예를 나타내는 공정도이다.

공정 1.(도 4(a))

투명기판(SUB1)을 준비하고, 이 액정측 면의 전 영역에 예컨대 Cr으로 이루어지는 금속막을 형성하고, 포토리소그래피 기술을 이용한 선택 에칭법에 의해 그 금속막을 소정의 패턴으로 형성한다.

이에 의해, 게이트 신호선(GCR)과 대향전압 신호선(CCR)이 형성된다.

공정 2.(도 4(b))

투명기판(SUB1)의 표면의 전 영역에 예컨대 ITO(Indium-Tin-Oxide)로 이루어지는 투명 도전막을 형성하고, 그 후 포토리소그래피 기술을 이용한 선택 에칭법에 의해 그 투명 도전막을 소정의 패턴으로 형성한다.

이에 의해, 화소영역의 중앙부에는 그 주변을 약간 남기고 상기 대향전압 신호선(CCR)과 접속된 대향전극(CT)이 형성된다.

공정 3.(도 4(c))

더욱이, 투명기판(SUB1)의 표면 전 영역에, 예컨대 Cr으로 이루어지는 금속막을 형성한다.

그 후, 포토리소그래피 기술을 이용한 선택 에칭법에 의해 그 금속막 및 그 하층의 반도체층을 소정의 패턴으로 형성한다.

금속막 및 반도체층의 에칭은 일괄하여 행해지고, 그 패턴은 동일하게 되어 있다.

이에 의해, 드레인 신호선(DCR)과 함께 서로 일체로 접속된 드레인전극(SD2)과 소스전극(SD1)이 형성된다(이들의 하층에는 반도체층이 동일패턴으로 형성되어 있다).

공정 4(도 4(d))

이 경우의 포토리소그래피 기술의 마스크는 드레인 신호선(DCR), 박막 트랜지스터(TFT)의 드레인전극(SD2) 및 소스전극(SD1), 화소전극(PX)를 포함하는 패턴으로 되어 있다.

이들은 어느 것도 겹쳐져 형성되는 것이 아니기 때문에 하나의 마스크로 형성할 수 있다.

즉, 그 마스크를 이용하여 투명 도전막의 선택에칭에 의해 드레인 신호선(DCR)과 중첩되는 단선방지용 신호선, 화소전극(PX)(이 때, 이 화소전극(PX)과 접속되는 박막 트랜지스터의 소스전극(SD1)과 드레인전극의 패턴을 따라 에칭된다), 더욱이 상기 투명 도전막의 하층의 금속막의 선택 에칭에 의해 박막 트랜지스터(TFT)의 드레인전극(SD2) 및 소스전극(SD1)이 형성되는 것으로 된다.

이 경우의 화소전극(PX)은 y방향으로 연재하고 x방향으로 연재되는 다수의 띠모양의 전극으로부터 형성되고, 대향전압 신호선(CCR)과 중첩하는 부분에 서로 접속된 비교적 넓은 면적을 갖는다. 이에 의해, 이 부분에 용량소자(Cstg)가 형성된다.

그 후, 역시 동일 마스크를 이용하여 반도체층의 표면의 콘택트층을 에칭한다.

공정 5.(도 4(e))

이와 같이 가공된 투명기판(SUB1)의 표면의 전 영역에 예컨대 실리콘 질화막(SiN)으로 이루어지는 보호막(PAS)을 형성한다.

그리고, 포토리소그래피 기술을 이용한 선택 에칭법에 의해 화소영역 이외의 부분에서 드레인 신호선(DL), 게이트 신호선(GL) 및 대향전압 신호선(CL)의 각 단자를 노출시키기 위한 개구를 형성한다.

이와 같이 구성된 액정표시장치의 제조방법은, 포토리소그래피 기술을 이용한 선택 에칭법을 5회 반복함으로써 완성하는 것으로 되어, 제조공정수의 저감을 도모할 수 있도록 된다.

(실시예 3)

도 5(a) 내지 (f)는, 본 발명에 의한 액정표시장치의 제조방법의 다른 실시예를 나타내는 공정도이다.

공정 1.(도 5(a))

이에 의해 게이트 신호선(GCR)과 대향전압 신호선(CCR)이 형성된다.

공정 2.(도 5(b))

공정 3.(도 5(c))

투명기판(SUB1)의 표면의 전 영역에 예컨대 실리콘 질화막(SiN)으로 이루어지는 절연막을 형성한다.

그 후, 포토리소그래피 기술을 이용한 선택 에칭법에 의해, 화소영역 이외의 부분에서 게이트 신호선(GCR) 및 대향전압 신호선(CCR)의 각 단자를 노출시키기 위한 개구를 형성한다.

공정 4.(도 5(d))

더욱이 투명기판(SUB1)의 표면의 전 영역에, 예컨대 Cr으로 이루어지는 금속막을 형성한다.

이에 의해, 드레인 신호선(DCR)과 함께 서로 접속된 드레인전극(SD2)과 소스전극(SD1)이 형성된다(이들의 하층에는 반도체층이 동일 패턴으로 형성되어 있다).

공정 5.(도 5(e))

즉, 그 마스크를 이용하여 투명 도전막의 선택에칭에 의해, 드레인 신호선(DCR), 화소전극(PX)(이 때, 화소전극(PX)과 접속되는 소스전극(SD1) 및 드레인전극(SD2) 패턴에 따라 에칭된다), 더욱이 상기 투명 도전막의 하층의 금속막의 선택에칭에 의해 박막 트랜지스터(TFT)의 드레인전극(SD2) 및 소스전극(SD1)이 형성되는 것으로 된다.

그 후, 역시 동일한 마스크를 이용하여 반도체층의 표면의 콘택트층을 에칭한다.

공정 6.(도 5(f))

그리고, 포토리소그래피 기술을 이용한 선택 에칭법에 의해, 화소영역 이외의 부분에서 드레인 신호선(DCR), 게이트 신호선(GCR) 및 대향전압 신호선(CCR)의 각 단자를 노출시키기 위한 개구를 형성한다.

이와 같이 구성된 액정표시장치의 제조방법은, 포토리소그래피 기술을 이용한 선택 에칭법을 5회 반복함으로써 완성되는 것으로 하여, 제조공정수의 저감을 도모할 수 있도록 된다.

(실시예 4)

도 6(a) 내지 (f)는, 본 발명에 의한 액정표시장치의 제조방법의 다른 실시예를 나타내는 공정도이다.

공정 1.(도 6(a))

공정 2.(도 6(b))

이와 같이 가공된 투명기판(SUB1)의 표면의 전 영역에, 예컨대 실리콘 질화막(SiN)으로 이루어지는 절연막 및 비정질 실리콘(a-Si)으로 이루어지는 반도체층을 순차 형성한다.

또한, 그 반도체층은 그 표면에 예컨대 인(P)으로 이루어지는 불순물이 도핑된 콘택트층의 형성을 위한 불순물 고농도층이 형성된 것으로 되어 있다.

그 후, 포토리소그래피 기술을 이용한 선택 에칭법에 의해 반도체층(AS)을 소정의 패턴으로 형성한다.

이에 의해, 그 반도체층(AS)은 박막 트랜지스터(TFT)의 형성영역 및 드레인 신호선(DCR)의 형성영역에 잔존시킨다.

반도체층(AS)을 드레인 신호선(DCR)의 형성영역에 잔존시키는 것은, 후에 형성되는 드레인 신호선(DCR)의 상기 게이트 신호선(GCR) 및 대향전압 신호선(CCR)과의 사이의 층간 절연막으로서의 기능을 향상시키기 위해서이다.

공정 3.(도 6(c))

더욱이, 투명기판(SUB1)의 표면의 전 영역에, 예컨대 Cr으로 이루어지는 금속막을 형성한다.

그 후, 포토리소그래피 기술을 이용한 선택 에칭법에 의해 그 금속막을 소정의 패턴으로 형성하고, 드레인 신호선(DCR), 박막 트랜지스터(TFT)의 드레인전극(SD2) 및 소스전극(SD1)을 형성한다.

공정 4.(도 6(d))

그 후, 포토리소그래피 기술을 이용한 선택 에칭법에 의해 그 투명 도전막을 소정의 패턴으로 형성하고, 화소전극(PX) 및 단선방지용 신호선을 형성한다.

화소전극(PX)은 박막 트랜지스터(TFT)의 소스전극(SD1)과 접속되어 형성되고, 대향전압 신호선(CCR)과 겹쳐지는 부분의 일부를 제거하여 화소영역의 주변을 약간 남기고 중앙부의 전 영역에 형성되며, 또한 단선방지용 신호선은 드레인 신호선(DCR)에 중첩되어 형성된다.

그 후, 박막 트랜지스터의 드레인전극(SD2) 및 소스전극(SD1)을 마스크로 하여, 반도체층(AS)의 표면에 형성된 불순물 고농도층을 에칭한다.

공정 5.(도 6(e))

그리고, 포토리소그래피 기술을 이용한 선택 에칭법에 의해, 상기 화소전극이 형성되어 있지 않은 부분에 대향전압 신호선(CCR)의 일부를 노출시키는 콘택트홀(CH)을 형성한다.

그리고, 이 와 동시에 화소영역 이외의 부분에서 드레인 신호선(DCR), 게이트 신호선(GCR) 및 대향전압 신호선(CCR)의 각 단자를 노출시키기 위한 개구도 형성한다.

공정 6.(도 6(f))

그 후, 포토리소그래피 기술을 이용한 선택 에칭법에 의해 그 투명 도전막을 소정의 패턴으로 형성하고, 대향전극(CT)을 형성한다.

이 대향전극(CT)은, 상기 콘택트홀(CH)을 통해서 대향전압 신호선(CCR)에 접속되고 상기 화소전극(PX)과 중첩되어 형성된다. 그리고, 도면 중 y방향으로 연재되고 x방향으로 병설된 띠모양의 다수의 전극군으로 형성된다.

(실시예 5)

도 7(a) 내지 (f)는, 본 발명에 의한 액정표시장치의 제조방법의 다른 실시예를 나타내는 공정도이다.

공정 1.(도 7(a))

공정 2.(도 7(b))

그 후, 포토리소그래피 기술을 이용한 선택 에칭법에 의해 그 투명 도전막을 소정의 패턴으로 형성하고, 상기 대향전압 신호선(CCR)에 접속된 대향전극(CT)을 형성한다.

공정 3.(도 7(c))

또한, 그 반도체층(AS)은 그 표면에 예컨대 인(P)으로 이루어지는 불순물이 도핑된 콘택트층의 형성을 위한 불순물 고농도층이 형성된 것으로 되어 있다.

공정 4.(도 7(d))

그리고 박막 트랜지스터(TFT)의 드레인전극(SD2) 및 소스전극(SD1)을 마스크로 하여, 반도체층의 표면에 형성된 불순물 고농도층을 에칭한다.

공정 5.(도 7(e))

그리고, 포토리소그래피 기술을 이용한 선택 에칭법에 의해, 박막 트랜지스터(TFT)의 소스전극(SD1)의 일부를 노출시키는 콘택트홀(CH)을 형성한다.

그리고, 이 때 동시에 화소영역 이외의 부분에서 드레인 신호선(DCR), 게이트 신호선(GCR) 및 대향전압 신호선(CCR)의 각 단자를 노출시키기 위한 개구도 형성한다.

공정 6.(도 7(f))

그 후, 포토리소그래피 기술을 이용한 선택 에칭법에 의해 그 투명 도전막을 소정의 패턴으로 형성하고, 화소전극(PX)을 형성한다.

이 화소전극(PX)은, 상기 콘택트홀(CH)을 통해서 박막 트랜지스터(TFT)의 소스전극(SD1)에 접속되고 상기 대향전극(CT)과 중첩되어 형성된다. 그리고, 그 화소전극(PX)은 도면 중 y방향으로 연재되고 x방향으로 병설된 띠모양의 다수의 전극군으로 형성되어 있다.

(기타 실시예)

상술한 실시예는 각각 대표적인 것을 든 것이지만, 이외에도 여러가지가 있어 그들을 상기 각 실시예와 함께, 도 8에 나타내는 표로 일람하여 들고 있다.

그 표에 있어서, 본 발명에 의한 액정표시장치의 제조방법을 적용함으로써 구성되는 층구조, 그 제조에 이용되는 포토리소그래피 기술에 의한 선택에칭의 회수(포토수), 포토수의 저감에 기여하는 특징적 수단(저 포토수화 수단)을 각각 나타내고 있다.

여기서 DCR/ASI 일괄가공이란, 절연막(GI), 반도체층(AS) 및 금속층을 순차 적층시켜, 그 금속층 및 그 하층의 반도체층(AS)을 동일한 패턴으로 선택에칭하는 가공으로서, 그 때에 박막 트랜지스터(TFT)의 형성영역에서의 반도체층 위에는 드레인전극(SD2), 소스전극(SD1)을 일체로 접속시킨 상태로 형성하는 가공을 의미한다.

그 드레인전극(SD2) 및 소스전극(SD1)의 분리는, 그 후의 공정에서 형성하는 화소전극(PX)을 형성할 때의 선택에칭에 의해 행할 수 있음은 상술한 바와 같다.

또한 PAS/SIN 일괄공정이란, 절연막(GI)을 형성하고, 더욱이 보호막(PAS)을 형성한 후에 각 신호선의 각각의 단자의 형성영역에 있어서, 그 보호막(PAS) 및 절연막(GI)을 순차 선택에칭을 행하는 가공으로서, 그 때에 그 보호막(PAS)에 예컨대 콘택트홀 등의 개구를 형성할 경우에는 동시에 행하는 가공을 의미한다.

도 8에는, 각 제조방법을 No.1에서 No.22까지 명명하고 있지만, 이 중 No.4, No.6, No.11, No.13 및 No.14는 각각 상술한 실시예 1 내지 실시예 5의 도 3, 도 6, 도 7, 도 4, 도 5에 상당하는 것이다.

또한, 각 제조방법에 의해 형성되는 화소영역의 층구조는, 도 9 내지 도 21에 각각 나타내고 있다. 각 도면에 각각 나타낸 No.가 도 8에 나타내는 No.에 상당하는 제조방법에 의해 형성되는 층구조를 나타내고 있다.

또한, 도 9 내지 도 21의 각 도면은, 도 2에 대응하는 도면이고, 도 1에 나타내는 화소의 동일 개소에서의 단면도를 나타내고 있다.

이상 설명한 것으로부터 명백한 바와 같이, 본 발명에 의한 액정표시장치의 제조방법에 의하면, 그 제조공정수의 저감이 도모된다.

Claims

액정을 사이에 두고 대향 배치되는 각 기판 중 한쪽 기판의 액정측 면의 각 화소영역에,

박막 트랜지스터의 반도체층에 대해서 하층에 위치되는 게이트전극에서의 주사신호의 공급에 의해, 드레인 신호선에서의 신호가 상기 반도체층의 상층에 형성된 드레인전극 및 소스전극을 통해서 화소전극에 인가되는 액정표시장치로서,

드레인 신호선의 형성영역과 박막 트랜지스터의 형성영역에, 동일한 패턴으로 반도체층과 제1 도전층과의 순차 적층체를 형성하는 공정과,

제2 도전막을 형성한 후에, 동일한 마스크를 이용하여 상기 박막 트랜지스터의 드레인전극과 소스전극과의 분리를 도모함과 동시에, 상기 소스전극과 접속된 화소전극을 형성하는 공정으로 이루어지는 것을 특징으로 하는 액정표시장치의 제조방법.
액정을 사이에 두고 대향 배치되는 각 기판 중 한쪽 기판의 액정측 면의 각 화소영역에,

박막 트랜지스터의 반도체층에 대해서 하층에 위치되는 게이트 전극에서의 주사신호의 공급에 의해, 드레인 신호선에서의 신호가 상기 반도체층의 상층에 형성된 드레인전극 및 소스전극을 통해서 화소전극에 인가되는 액정표시장치로서,

드레인 신호선의 형성영역과 박막 트랜지스터의 형성영역에, 동일한 패턴으로 반도체층과 제1 도전층과의 순차 적층체를 형성하는 공정과,

제2 도전막을 형성한 후에, 동일한 마스크를 이용하여 상기 박막 트랜지스터의 드레인전극과 소스전극과의 분리를 도모함과 동시에, 상기 소스전극과 접속된 화소전극을 형성하고, 또한 상기 드레인 신호선에 중첩된 단선방지용 신호선을 형성하는 공정으로 이루어지는 것을 특징으로 하는 액정표시장치의 제조방법.
제1항 또는 제2항에 있어서,

반도체층의 표면에는 콘택트층이 형성되고, 상기 박막 트랜지스터의 드레인전극과 소스전극과의 분리를 도모함과 동시에, 상기 소스전극과 접속된 화소전극을 형성한 후에, 그 콘택트층 중 상기 드레인전극과 소스전극으로부터 노출한 부분을 에칭하는 공정을 구비하는 것을 특징으로 하는 액정표시장치의 제조방법.
액정을 사이에 두고 대향 배치되는 각 기판의 한쪽 기판의 액정측 면의 각 화소영역에,

게이트 신호선에서의 주사신호에 의해 구동되는 박막 트랜지스터와, 이 박막 트랜지스터를 통해서 드레인 신호선에서의 영상신호가 공급되는 화소전극과, 대향전압 신호선과 접속되어 상기 화소전극과의 사이에 상기 기판과 평행한 성분을 갖는 전계를 발생시킬 수 있는 대향전극을 구비하고,

상기 박막 트랜지스터는, 상기 게이트 신호선에 접속된 게이트전극, 절연막, 반도체층, 상기 드레인 신호선에 접속된 드레인전극과 상기 화소전극에 접속된 소스전극과의 순차 적층체로 구성되어 있는 것으로서,

기판의 표면에 게이트 신호선 및 대향전압 신호선을 형성하는 공정과, 절연막, 반도체층, 금속층을 순차 피착(被着)시키고 상기 드레인 신호선과 박막 트랜지스터의 형성영역에서의 상기 금속층 및 반도체층을 동일한 패턴으로 잔존시키는 공정과, 투명 도전막을 피착시켜 이 투명 도전막으로부터 동일한 포토마스크를 이용하여 화소전극을 형성함과 동시에, 상기 금속층의 분리를 도모하여 상기 드레인전극 및 소스전극을 형성하는 공정과, 적어도 상기 화소전극의 형성영역을 덮어 보호막을 형성하는 공정과, 이 보호막의 상면에 상기 대향전압 신호선과 접속된 대향전극을 형성하는 공정으로 이루어지는 것을 특징으로 하는 액정표시장치의 제조방법.
제4항에 있어서,

화소전극은 화소영역의 중앙의 대부분의 영역에 형성되고, 대향전극은 한 방향으로 연재되고 그 방향과 교차하는 방향으로 병설(竝設)된 띠모양의 전극으로 구성되어 있는 것을 특징으로 하는 액정표시장치의 제조방법.
액정을 사이에 두고 대향 배치되는 각 기판의 한쪽 기판의 액정측 면의 각 화소영역에,

게이트 신호선에서의 주사신호에 의해 구동되는 박막 트랜지스터와, 이 박막 트랜지스터를 통해서 드레인 신호선에서의 영상신호가 공급되는 화소전극과, 대향전압 신호선과 접속되어 상기 화소전극과의 사이에 상기 기판과 평행한 성분을 갖는 전계를 발생시킬 수 있는 대향전극을 구비하고,

상기 박막 트랜지스터는, 상기 게이트 신호선에 접속된 게이트전극, 절연막, 반도체층, 상기 드레인 신호선에 접속된 드레인전극과 상기 화소전극에 접속된 소스전극과의 순차 적층체로 구성되어 있는 것으로서,

기판의 표면에 게이트 신호선 및 대향전압 신호선을 형성하는 공정과, 상기 대향전극에 접속된 대향전극을 형성하는 공정과, 절연막, 반도체층, 금속층을 순차 피착시켜 상기 드레인 신호선과 박막 트랜지스터의 형성영역에서의 상기 금속층 및 반도체층을 동일한 패턴으로 잔존시키는 공정과, 투명 도전막을 피착시키고 이 투명 도전막으로부터 동일한 포토마스크를 이용하여 화소전극을 형성함과 동시에, 상기 금속층의 분리를 도모하여 상기 드레인전극 및 상기 화소전극과 접속된 소스전극을 형성하는 공정으로 이루어지는 것을 특징으로 하는 액정표시장치의 제조방법.
제6항에 있어서,

대향전극은 화소영역의 중앙의 대부분의 영역에 형성되고, 화소전극은 일방향으로 연재(延在)되고 그 방향과 교차하는 방향으로 병설된 띠모양의 전극으로 구성되어 있는 것을 특징으로 하는 액정표시장치의 제조방법.
제4항 또는 제6항에 있어서,

투명 도전막을 피착시키고, 이 투명 도전막으로부터 동일한 포토마스크를 이용하여 화소전극을 형성함과 동시에, 상기 금속층의 분리를 도모하여 상기 드레인전극 및 소스전극을 형성하는 공정일 때, 동시에 상기 드레인 신호선에 중첩된 단선방지용 신호선을 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.
액정을 사이에 두고 대향 배치되는 각 기판의 한쪽 기판의 액정측 면의 각 화소영역에,

게이트 신호선에서의 주사신호에 의해 구동되는 박막 트랜지스터와, 이 박막 트랜지스터를 통해서 드레인 신호선에서의 영상신호가 공급되는 화소전극과, 대향전압 신호선과 접속되어 상기 화소전극과의 사이에 상기 기판과 평행한 성분을 갖는 전계를 발생시킬 수 있는 대향전극을 구비하고,

상기 박막 트랜지스터는, 상기 게이트 신호선에 접속된 게이트전극, 절연막, 반도체층, 상기 드레인 신호선에 접속된 드레인전극과 상기 화소전극에 접속된 소스전극과의 순차 적층체로 구성되어 있는 것으로서,

기판의 표면에 게이트 신호선 및 대향전압 신호선을 형성하는 공정과, 절연막, 반도체층을 순차 피착시키고, 상기 드레인 신호선과 박막 트랜지스터의 형성영역에서의 상기 반도체층을 잔존시키는 공정과, 상기 드레인 신호선 및 이 드레인 신호선에 접속된 드레인전극, 소스전극을 형성하는 공정과, 상기 소스전극과 접속되고 투명 도전막으로 이루어지는 화소전극을 형성하는 공정과, 상기 화소전극과 보호막을 개재시켜 배치되고, 또한 상기 전압 신호선과 접속된 대향전극을 형성하는 공정으로 이루어지는 것을 특징으로 하는 액정표시장치의 제조방법.
제9항에 있어서,

소스전극과 접속되고 투명 도전막으로 이루어지는 화소전극을 형성하는 공정일 때, 동시에 드레인 신호선에 중첩되는 단선방지용 신호선을 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.
액정을 사이에 두고 대향 배치되는 각 기판의 한쪽 기판의 액정측 면의 각 화소영역에,

게이트 신호선에서의 주사신호에 의해 구동되는 박막 트랜지스터와, 이 박막 트랜지스터를 통해서 드레인 신호선에서의 영상신호가 공급되는 화소전극과, 대향전압 신호선과 접속되어 상기 화소전극과의 사이에 상기 기판과 평행한 성분을 갖는 전계를 발생시킬 수 있는 대향전극을 구비하고,

상기 박막 트랜지스터는, 상기 게이트 신호선에 접속된 게이트전극, 절연막, 반도체층, 상기 드레인 신호선에 접속된 드레인전극과 상기 화소전극에 접속된 소스전극과의 순차 적층체로 구성되어 있는 것으로서,

기판의 표면에 게이트 신호선 및 대향전압 신호선을 형성하는 공정과, 상기 대향전극에 접속된 대향전극을 형성하는 공정과, 절연막, 반도체층을 순차 피착시키고, 상기 드레인 신호선과 박막 트랜지스터의 형성영역에서의 상기 반도체층을 잔존시키는 공정과, 상기 드레인 신호선, 이 드레인 신호선에 접속된 드레인전극 및 소스전극을 형성하는 공정과, 보호막을 통해서 상기 소스전극과 접속된 화소전극을 형성하는 공정으로 이루어지는 것을 특징으로 하는 액정표시장치의 제조방법.