[go: up one dir, main page]

KR100345014B1 - 갈륨비소 기판의 박막 커패시터와 그 제조 방법 - Google Patents

갈륨비소 기판의 박막 커패시터와 그 제조 방법 Download PDF

Info

Publication number
KR100345014B1
KR100345014B1 KR1019950705147A KR19950705147A KR100345014B1 KR 100345014 B1 KR100345014 B1 KR 100345014B1 KR 1019950705147 A KR1019950705147 A KR 1019950705147A KR 19950705147 A KR19950705147 A KR 19950705147A KR 100345014 B1 KR100345014 B1 KR 100345014B1
Authority
KR
South Korea
Prior art keywords
electrode
layer
metal oxide
oxide layer
liquid precursor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
KR1019950705147A
Other languages
English (en)
Other versions
KR960702676A (ko
Inventor
마사미치 아주마
카로스 에이. 파즈데아라조
마이클 씨. 스코트
토시유키 우에다
Original Assignee
마츠시타 덴끼 산교 가부시키가이샤
시메트릭스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US08/214,401 external-priority patent/US5620739A/en
Priority claimed from US08/280,601 external-priority patent/US5612082A/en
Application filed by 마츠시타 덴끼 산교 가부시키가이샤, 시메트릭스 주식회사 filed Critical 마츠시타 덴끼 산교 가부시키가이샤
Publication of KR960702676A publication Critical patent/KR960702676A/ko
Application granted granted Critical
Publication of KR100345014B1 publication Critical patent/KR100345014B1/ko
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/02—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition
    • C23C18/12—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition characterised by the deposition of inorganic material other than metallic material
    • C23C18/1204—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition characterised by the deposition of inorganic material other than metallic material inorganic material, e.g. non-oxide and non-metallic such as sulfides, nitrides based compounds
    • C23C18/1208—Oxides, e.g. ceramics
    • C23C18/1216—Metal oxides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/682—Capacitors having no potential barriers having dielectrics comprising perovskite structures
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/02—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition
    • C23C18/12—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition characterised by the deposition of inorganic material other than metallic material
    • C23C18/1225—Deposition of multilayers of inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Thermal Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Semiconductor Memories (AREA)
  • Ceramic Capacitors (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

차후 가열단계에서 기판이 증발하는것을 방지하기 위해 갈륨비소기판(11)상에 실리콘나이트라이드 장벽층(12)이 증착된다. 이산화실리콘응력감소층(14)이 장벽층상에 증착된다. 본질적으로 무수인 알콕시카르복시레이트 액체프레커스가 준비된다. 사용바로전에 용제교환단계가 수행되고, 그리고나서 프레커스는 제 1 전극상에 스핀-온되고, 400 ℃ 에서 건조되고, 그리고 600 ℃ 와 850 ℃ 사이에서 어닐되어 BST 커패시터(22)를 형성한다. 제 2 전극(24)이 어닐된 유전체위에 증착된다.

Description

갈륨비소 기판의 박막 커패시터와 그 제조방법 {THIN FILM CAPACITORS ON GALLIUM ARSENIDE SUBSTRATE AND PROCESS FOR MAKING THE SAME}
통상 BST 라 불리는 티탄산 스트론튬 바륨과 같은 금속산화물은 높은 유전상수를 갖는 집적회로 박막 커패시터를 제조하는데 유용한 것으로 알려져 있다. 예를 들어, IDEM(International Electron Devices Meeting) Technical Digest, 1991년 12월, pp.32.1.1 - 32.1.4에 발표된 Kuniaki Koyama 등의 "A Stacked Capacitor With (BaXSr1-X)TiO3For 256M DRAM" 과 미국특허 제 5,122,923 호(Shogo Matsubara 외)를 참조바란다: 이들 문헌에서, BST 커패시터는 규소 기판상에 제조된다. 지금까지 그 결과는 낮은 주파수, 즉 약 10 메가헤르츠에서는 양호하였으나 높은 용량을 갖는 금속산화물 박막 커패시터는 높은 주파수, 즉 1 기가헤르츠 또는 그 이상의 주파수에서 좋은 결과를 가져오지 못하였다.
PZT 강유전체 RAM이 갈륨비소 기판상에서 제조될 수 있고 또한질화규소(SiN)가 GaAs를 밀봉하여 PZT가 오염되는 것을 방지하는데 효과적인 것으로 확인되었다. 이에 대하여서는 Condensed Matter News, Vol. 1, No.3, 1992 에 게재된 L.E. Sanchez 등의 "Process Technology Developments For GaAs Ferroelectric Nonvolatile Memory" 와 J.F. Scott 등의 "Integrated Ferroelectrics" 를 참조바란다. 또한 이 문헌에는 질화규소와 PZT 커패시터 사이에 이산화규소(SiO2)층을 이용하는 것에 대하여 기술하고 있다. 그러나, 이 문헌에서는 이러한 제조방법에 의하여 성공적인 메모리가 제조되었음을 언급하고 있으나, 또한 GaAs에 대한 강유전체의 상호작용에 관련한 문제점에 의하여 최상의 전자적인 특성은 규소 기판상에 형성된 다른 장치에 비하여 동일하거나 그 보다 떨어지는 것으로 예상할 수 있음을 제시하고 있다.
스핀코팅방법이 스핀-온 글래스(SOG)와 같이 집적화로에 어떠한 형태의 절연체를 제조하는데 이용되는 것이 잘 알려져 있다. 카르복실레이트를 주재로 한 스핀-온 방법이 티탄산 바륨, 티탄산 스트론튬 및 티탄산 스트론튬 바륨과 같은 금속산화물을 제조하는데 이용되어 왔다. 이에 대하여서는 Materials Research Society Symposium Proceedings, Vol. 60, 1986, pp.35 - 42에 소개된 G.M. Vest 와 S. Singaram의 "Synthesis of Metallo-organic Compounds For MOD Powders and Films", 그리고 IEEE Transactions On Ultrasonics, Ferroelectrics, and Frequency Control, Vol. 35, No.6, November 1988, pp.711 - 717 에 소개된 Robert W. Vest 와 Jiejie Xu 의 "PbTiO3Thin Films From MetalloorganicPrecursors" 와, Materials Research Society Bulletin, October 1989, pp.48 - 53 에 소개된 "Metalorganic Deposition(MOD) : A Nonvacuum, Spin-on, Liquid-Based, Thin Film Method" 을 참조바란다. 그러나, 이들 문헌에서 소개된 방법에 의하여 제조된 박막의 품질은 집적회로에 사용하기에는 너무 나쁘고, 본 발명의 이전까지 이들 방법은 회로의 비교적 거시적인 부분을 제조하기 위하여 금속산화물 잉크를 스크린 인쇄하는 것에만 이용되었다. 이와 같이 이러한 스핀-온 기술은 고용량 및 고주파수의 박막 커패시터와 같은 종래기술의 집적회로장치를 제조할 수 있는 제조방법에 적합한 것으로 볼 수 없다.
GaAs 기판 기술 및 카르복실레이트 스핀-온 기술을 이용하는 것은 모두 규소를 주재로하는 기술이나 스퍼터링에 의한 증착기술보다 만족스러운 결과를 가져오지는 않으므로 이들을 조합한다 하여도 높은 주파수, 즉 1 기가헤르츠 또는 그 이상의 주파수에서 높은 용량을 갖는 금속산화물 박막 커패시터를 제조할 수 있다고 볼 수 없다.
본 발명은 티탄산 스트론튬 바륨(barium strontium titanate)과 같은 금속산화물을 이용한 집적회로의 제조에 관한 것으로, 특히 갈륨비소 기판의 박막 커패시터를 제조하는 것에 관한 것이다.
도 1 은 본 발명에 따른 집적회로 커패시터의 단면도.
도 2 는 본 발명의 방법에 따라 제조되고 다른 세 온도에서 어닐링된 BST 커패시터의 주파수(GHz)에 대한 용량(F)의 그래프.
도 3 은 박막 커패시터를 제조하기 위한 본 발명에 따론 방법의 예시흐름도.
본 발명은 갈륨비소 기판상에 금속산화물 박막을 증착하기 위하여 알콕시카르복실레이트 액상 전구체와 스핀-온기술을 이용하여 고용량 고주파 수의 박막 커패시터를 제공하는 문제를 해결한다. 갈륨비소는 고온의 어닐링단계에서 GaAs 의 증발을 방지하는 장벽층으로 밀봉되는 것이 좋으며, 이러한 장벽층은 다시 갈륨비소와 금속산화물 커패시터사이의 응력을 감소시키는 응력감소층으로 덮이는 것이좋다. 장벽층은 질화규소(Si3N4)로 구성되고 응력감소층은 이산화규소로 구성되는 것이 좋다. 본원 출원인의 미국특허출원 제 08/165,082호에 기술된 저온 스핀-온 방법이 금속산화물을 증착시키는데 이용되는 것이 좋다.
금속산화물을 증착시키기 위하여 액상 전구체 스핀-온 기술을 이용하는 것은 금속산화물의 화학량론을 보다 정확히 제어할 수 있도록 하고 보다 나은 균질의 물질이 되도록 한다. 이러한 균질성과 건조 및 어닐링방법의 조심스러운 제어는 전자특성이 종래기술의 방법에 의하여 제조된 박막장치의 경우 보다 양호하도록 한다. 또한 금속산화물의 균질성은 종래기술의 제조방법에서 수반되었던 응력과 균열을 현저히 감소시킨다.
본 발명을 첨부도면에 의거하여 보다 상세히 설명하면 다음과 같다.
도 1 에서는 이후 상세히 설명되는 예에 의하여 제조되는 박막 커패시터(10)를 보이고 있다. 커패시터(10)는 질화규소(Si3N4)의 장벽층(12)과 이산화규소의 응력감소층(14)으로 밀봉되는 단결정 갈륨비소(GaAs) 기판(11)상에 형성된다. 커패시터(10)는 두께가 200 Å 인 티타늄의 접착층(18)과 두께가 2000 Å 인 백금으로 된 백금층(20)으로 구성되는 제 1 전극(16)을 포함한다. 또한 커패시터(10)는 BST 와 같은 금속산화물층(22)과, 두께가 2000 Å 인 백금으로 된 제 2 전극층(24)을 포함한다.
집적회로의 기술분야에서, 도면에서 번호 11로 지적된 GaAs 결정은 종종 "기판" 으로 불린다. 본문에서는 "기판" 이라는 용어가 GaAs 기판(GaAs층)(11)에 대하여 사용되었으나, 이는 일반적으로 다른 층을 지지하는 지지체를 일컫는 것이다. 예를 들어 금속산화물층(22)을 위한 기판(23)은 직접적으로는 제 1 전극층을 구성하는 백금층(20)이나, 광범위하게는 접착층(18), 응력감소층(14), 장벽층(12) 및 CaAs 기판(11)을 포함하는 것으로 이해되어야 한다. 본문에서 "금속산화물" 이라는 용어는 일반식 ABO3(여기에서, A 와 B 는 양이온이고 O 는 음이온 산소이다)의 물질을 의미한다. 이 용어는 A 와 B 가 복수원소를 나타내는 물질을 포함하는것을 의미한다. 예를 들어, 이는 A'A"BO3, AB'B"O3및 A'A"B'B"O3(여기에서, A', A", B' 및 B" 는 상이한 금속원소이다)의 물질을 포함한다. A, A' 및 A" 는 Ba, Bi, Sr, Pb, Ca 및 La로 구성되는 금속그룹으로부터 선택되는 것이 좋으며, B, B' 및 B" 는 Ti, Zr, Ta, Mo, W 및 Nb 로 구성된 그룹으로부터 선택되는 것이 좋다. 좋기로는 금속산화물이 회티란석(perovskite)인 것이다. 이들 대부분의 금속산화물은 강유전체이나 강유전체로서 분류된 것 중에 일부는 실온에서 강유전성을 보이지 않는 것이 있다. 그러나, 대부분의 이러한 강유전체는 비교적 높은 유전상수를 가지므로 이들물질은 강유전체에 불문하고 고유전상수의 커패시터에 유용하다. 금속산화물이 티탄산 스트론튬 바륨(BST)이고 화학식 Ba0.7Sr0.3TiO3를 갖는 것이 좋다. BST 는 미국특허출원 제 08/273,592 호에 기술된 바와 같은 방법으로 도핑 될 수 있다.
상기 언급된 층들을 구성하기 위하여 많은 다른 물질들이 사용될 수 있다. 예를 들어 접착층(18)은 티타늄뿐만 아니라 탄탈, 니켈, 규화탄탈, 규화티타늄, 규화니켈, 팔라듐 등 다른 물질로 구성될 수 있으며, 백금층(20)은 백금 이외의 다른 물질로 구성될 수 있다. 제 1 전극(16)은 둘 이상의 층으로 구성될 수 있고 전극(24)은 하나 이상의 층으로 구성될 수 있다. 또한 도 1 은 실제 전자장치의 어느 특정부분을 단면으로 보인 실제의 단면도는 아니고 다만 본 발명의 구조와 방법을 명확히 설명하기 위한 이상적인 도면에 불과하다. 예를 들어, 각 층의 상대적인 두께는 실제의 비율로 나타낸 것이 아니며 GaAs 기판(11)의 층은 도면에 나타낼 수 없을 정도로 두꺼울 수 있다.
커패시터(10)는 트랜지스터나 기타 커패시터 등과 같은 다른 전자장치를 포함하는 집적회로(30)의 일부를 구성하며 다른 장치들은 설명을 간단히 하기 위하여 도시를 생략하였다. 아울러, 금속산화물층(22)은 커패시터 이외에 강유전체 FET와 같은 다른 장치에 사용될 수 있다.
도 3 은 본 발명에 따른 커패시터를 제조하기 위한 방법의 흐름도를 보이고 있다. 이 방법은 도 1의 실시형태에 관련하여 설명될 것이나 다른 실시형태에 관련하여 설명될 수도 있다. 단계(41)에서, GaAs 기판(11)이 제공된다. 이 기판(11)은통상적인 GaAs 결정성장방법에 따라서 제조된다. 단계(42)에서, 약 1500 Å 두께의 질화규소 층이 플라즈마화학증착(PECVD)방법에 의하여 증착된다. 그러나 다른 방법으로 증착될 수도 있다. 그리고 단계(43)에서 PECVD 방법 또는 습식성장방법과 같은 통상적인 방법에 의하여 약 1000 Å 두께의 이산화규소 응력감소층(14)이 증착된다. 단계(44)에서 제 1 전극(16)이 증착된다. 제 1 전극(16)은 재질이 티타늄이고 두께가 약 200 Å 인 접착층(18)과 두께가 약 2000 Å 인 백금층(20)으로 구성되며 이들은 스퍼터링에 의하여 증착된다. 금속산화물 전구체가 단계(45)에서 준비된다. 이는 도포단계(47) 직전에 준비될 수 있으나, 통상적으로는 저장용액으로 준비되어 도포전까지 잘 저장된다. 금속산화물은 티탄산 스트론튬 바륨이고, 전구체는 미국특허출원 제 08/132,744 호에 기술된 바와 같은 방법으로 준비된다. 상기 미국특허출원에는 바륨 알콕시카르복실레이트와 같은 금속 알콕시카르복실레이트와 티타늄 이소프로폭사이드와 같은 금속 알콕사이드의 조합을 이용하는 금속산화물의 제조방법에 관하여 기술하고 있다. 특히 BST 전구체는 바륨을 2-메톡시에탄올과 2-에틸헥사노익산에 반응시키고 스트론튬을 첨가한 다음 혼합물을 냉각시키고 티타늄 이소프로폭사이드와 2-메톡시에탄올을 첨가하며 약 0.5몰의 최종 BST 농도를 얻기 위하여 가열하는 단계를 통하여 제조된다. 미국특허출원 제 08/132,744 호 및 미국특허출원 제 08/165,082 호에 기술된 바와 같이, 가열중에 최대온도는 모든 이소프로판올과 수분이 휘산될 수 있도록 하는 116℃ 이다. 이와 같이 전구체는 본질적으로 무수물이다. 만약 도판트가 첨가되어야 하는 경우 도판트 전구체용액이 준비되어 단계(45)에서 전구체에 첨가된다. 도포단계직전에 용제교환단계(46)가 수행되는것이 좋다. 즉, 상기와 같이 준비된 저장용액이 저장조로부터 옮겨지고, 제조용으로 적합하고 전구체의 저장에 적합한 크실렌과 같은 용제가 도포공정을 위하여 양호한 점성을 가지는 스피닝 도포공정에 적합한 n-부틸아세테이트와 같은 용제로 교환된다. 이러한 교환은 새로운 용제를 첨가하고 기존의 용제를 증류시켜 제거함으로서 수행된다. 스핀-온 공정에 있어서, 스핀-온 전구체용액의 농도는 용제교환단계(46)에서 조절되어 0.29 ~ 0.31 몰이 되는 것이 좋다.
단계(47)에서, 전구체는 20 ~ 60 초 동안 1500 ~ 2000 RPM 의 스피닝으로 기판(23)에 도포된다. 그러나, 예를 들어 미국특허출원 제 07/993,380 호에 기술된 연무증착방법과 같은 다른 도포방법이 이용될 수 있다. 단계(48)과, 단계(50)에서, 전구체는 기판(23)상에 유전체 물질인 금속산화물층(22)이 형성되도록 처리된다. 이러한 처리는 건조 및 어닐링에 의하여 이루어진다. 건조는 종래기술에 비하여 비교적 높은 온도인 200 ~ 500 ℃ 에서 공기 또는 건조질소중에서 이루어진다. 전형적으로 이러한 건조과정은 2 분 동안 400 ℃ 의 공기중에서 수행된다. 이러한 고온의 건조단계는 BST에서 예상가능한 특성을 얻기 위하여 필수적인 것으로 확인되었다. 건조후, 필름형태의 금속산화물층(22)이 요구된 두께에 이르지 못한 경우 요구된 두께에 이를 때까지 도포단계(47)와 건조단계(48)가 반복된다. 약 2000 Å 의 두께에 이르기까지 단계(47)(48)는 통상적으로 2 ~ 3 회 반복된다. 요구된 두께를 얻었을 경우 건조된 전구체가 어닐링되어 유전체층인 금속산화물층(22)을 형성한다. 이러한 어닐링단계는 이후의 어닐링단계와 구별하기 위하여 제 1 어닐링단계라 하였다. 이 어닐링단계는 1 ~ 90 분동안 600 ~ 850℃ 의 온도에서 산소분위기하에수행되는 것이 좋다. 전형적으로, 이러한 어닐링단계는 소성로에 장입하고 이로부터 인출하는 단계에서 소성로에 장입하는 10분의 시간과 소성로에서 인출해내는 10분의 시간을 포함하여 60 분동안 700 ℃ 의 온도에서 O2의 분위기하에서 수행된다. 예상된 결과를 얻기 위하여 이러한 어닐링온도와 시간을 조심스럽게 조절하는 것이 중요하다. 그 결과로 얻은 금속산화물층(22)은 두께가 약 2000 Å 이다. 단계(51)에서, 제 2 의 전극(24)이 스퍼터링방법에 의하여 증착되고 백금으로 약 2000 Å 의 두께가 되게 형성된다.
다음에 이렇게 형성된 커패시터(10)는 단계(52)에서 패턴화 되며, 이 패턴화 단계는 제 2 전극의 패턴화 만을 포함할 수 있고, 패턴화 응력이 어닐링에 의하여 제거되고 패턴화에 의하여 생성된 산화물의 결함이 보정 될 수 있도록 제 2 어닐링단계(53)전에 패턴화되는 것이 중요하다. 제 2 어닐링단계(53)는 제 1 어닐링단계와 같은 동일한 온도에서 수행될 수 있으나 제 1 어닐링온도에 대하여 50 ~ 100℃ 정도의 작은 변화가 있을 수 있다. 제 2 어닐링단계의 시간은 제 1 어닐링단계의 경우보다 짧게 약 30 분 정도가 좋으나 역시 대상에 따라서 1 ~ 90 분의 범위도 가능하다. 또한, 예상된 결과를 얻기 위하여 어닐링 파라메타를 조심스럽게 조절하는 것이 중요하다. 어느 경우에 있어서는 제 2 어닐링단계를 생략할 수도 있다. 끝으로 단계(54)에서 커패시터의 제조가 완료되고 평가된다.
3 개 표본의 BST 커패시터(10)가 화학식 Ba0.7Sr0.3TiO3으로 나타낼 수 있는 화학량론적 함량의 바륨, 스트론튬 및 티타늄을 갖는 저장 전구체용액으로부터 제조되었다. 공정은 제 1 표본의 경우 제 1 및 제 2 어닐링단계가 800 ℃ 에서 수행되고 제 2 표본의 경우 제 1 및 제 2 어닐링단계가 700 ℃ 에서 수행되었으며 제 3 표본의 경우 제 1 및 제 2 어닐링단계가 650 ℃ 에서 수행된 것을 제외하고는 상기 언급된 바와 같이 수행되었다. 이들 표본의 전기적인 특성은 주파수(GHz)에 대한 용량(F)의 그래프인 도 2 에서 보인 바와 같은 결과로 평가되었다. 비교의 기준을 마련하기 위하여 2 점쇄선으로 보인 수평의 점선은 300 의 유전상수 ε 를 갖는 이상적인 물질에 대한 용량을 보이고 있다. 800 ℃ 로 어닐링된 표본의 용량은 1 기가헤르츠의 부근에서 급격히 떨어졌다. 700 ℃ 로 어닐링된 표본의 용량은 1 기가헤르츠를 지날 때까지는 떨어지지 않았으며, 650 ℃ 로 어닐링된 표본의 용량은 10기가헤르츠의 부근에 이르기 까지 평탄하게 연속되었다. 그러나, 용량값은 800 ℃ 에서 어닐링된 표본과 700 ℃ 에서 어닐링된 표본사이에 눈금 5 정도의 차이를 보이도록 떨어졌으며 700 ℃ 에서 어닐링된 표본과 650 ℃ 에서 어닐링된 표본사이에는 눈금 10 정도의 차이를 보이도륵 떨어졌다. 점선으로 보인 바와 같이, 700 ℃ 에서 어닐링된 표본의 경우 용량이 약 3.9 의 유전상수를 갖는 이산화규소의 용량보다 현저히 높으므로 본 발명의 방법을 이용함으로서 1 기가헤르츠를 벗어나서도 높은 용량을 갖는 물질의 제조가 가능하다.
이상으로 고용량 고주파수의 박막 커패시터를 갖는 집적회로의 구성과 그 제조방법에 대하여 설명하였다. 도면에 도시하고 상세한 설명에서 보인 특정 실시형태는 예시적으로 보인 것으로 본 발명이 이로써 한정되는 것은 아니다. 본 발명의 기술분야에 전문가라면 본 발명은 본 발명의 범위를 벗어남이 없이 수정이 가능할것이다. 예를 들어, 도 1 에서 보인 것과는 다른 커패시터의 구성이 이용될 수 있으며 이러한 커패시터와 이들을 제조하는 방법이 다양한 다른 구조 또는 방법에 조합될 수 있다. 다른 균등물질, 다른 두께, 다른 기판 및 전극층의 증착방법이 이용될 수 있다. 또한 공정단계가 일부의 경우 다른 순서로 수행될 수 있다. 또한 다른 등가의 구조와 방법이 다른 구조와 방법으로 대체될 수 있다.

Claims (10)

  1. 갈륨비소 기판(11)을 제공하는 단계, 이 기판상에 장벽층(12)을형성하는단계, 제 1 전극(16)을 형성하는 단계, 제 1 전극상에 유전체 물질의 금속산화물층(22)을 형성하는 단계, 이금속산화물층상에 제 2 전극(24)을형성하는 단계로 구성되는갈륨비소 기판의박막 커패시터의 제조방법에 있어서,상기유전체 물질의 금속산화물층(22)을 형성하는단계가 고체상 유전체인 티탄산 스트론튬 바륨을 얻기 위하여 바륨, 스트론튬 및 티타늄 금속성분을 함유하는 용액으로 구성되는 액상 전구체를제공하는 단계, 이액상 전구체를 제 1 전극(16)에도포하는 단계와,티탄산 스트론튬 바륨으로 구성되는 유전체 물질의 금속산화물층(22)을 형성하기 위하여상기 제 1 전극상의 상기액상 전구체를 처리하는 단계로 구성됨을특징으로 하는갈륨비소기판의 박막 커패시터 제조방법.
  2. 제 1 항에 있어서,액상 전구체를 제공하는 단계가제 1 용제에 상기바륨, 스트론튬 및 티타늄금속성분으로 구성되는용액을 제공하는 단계와제 2 용제로구성되는 상기 액상 전구체를 제공하기 위하여용제교환을수행하는 단계를 포함함을 특징으로 하는방법.
  3. 제 1 항에 있어서,액상 전구체가 금속 알콕시카르복실레이트로 구성됨을특징으로 하는방법.
  4. 제 1 항에 있어서, 장벽층(12)을형성하는 단계와 제 1 전극(16)을형성하는 단계 사이에 응력감소층(14)을형성하는 단계를 포함함을 특징으로 하는방법.
  5. 제 4 항에 있어서, 응력감소층(14)이약 1000 Å 두께의 이산화규소로 구성되고장벽층(12)이약 1500 Å 두께의 Si3N4 로 구성됨을 특징으로 하는방법.
  6. 제 1 항에 있어서,액상전구체를 처리하는 단계가 제 1전극(16)상의액상전구체를 200 ~ 500 ℃ 의 온도까지 가열하는 단계를 포함하고 또한 이 처리단계가제 1 전극상의액상전구체를 600 ~850℃ 의 온도로 어닐링하는 단계를 포함함을 특징으로 하는방법.
  7. 제 1 항에 있어서,액상전구체를 처리하는 단계가 티탄산 스트론튬 바륨으로 구성되는 금속산화물층(22)을 1 ~ 90 분동안 어닐링하는 제 1 어닐링단계와,상기 티탄산 스트론튬 바륨으로 구성되는 금속산화물층을 1 ~ 90 분 동안 어닐링하는 제 2 어닐링단계를포함함을 특징으로 하는방법.
  8. 제 1 항에 있어서,금속산화물층(22)을 구성하는 티탄산 스트론튬 바륨이화학식 Ba0.7Sr0.3TiO3 로 표시됨을 특징으로 하는방법.
  9. 제 1 항에 있어서, 제 1 전극(16)을형성하는 단계가 티타늄,탄탈, 니켈,규화탄탈,규화니켈, 팔라듐으로 구성된 그룹으로부터 선택된 접착층(18)을형성하는 단계와,백금층(20)을형성하는 단계를 포함함을 특징으로 하는방법.
  10. 갈륨비소 기판(11), 이 기판상에 형성된장벽층(12), 이 장벽층(12) 상에 형성된응력감소층(14)과, 이 응력감소층상에 형성되고 제 1 전극(16)과 제 2 전극(24)으로 구성되며 이들 전극사이에 유전체 물질인 금속산화물층(22)이 형성된 커패시터(10)로 구성되는 갈륨비소 기판의 박막 커패시터에 있어서, 금속산화물층(22)을 구성하는 유전체 물질이 티탄산 스트론튬 바륨으로 구성됨을 특징으로 하는 갈륨비소 기판의 박막 커패시터.
KR1019950705147A 1994-03-17 1995-03-16 갈륨비소 기판의 박막 커패시터와 그 제조 방법 Expired - Lifetime KR100345014B1 (ko)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US08/214,401 US5620739A (en) 1991-02-25 1994-03-17 Thin film capacitors on gallium arsenide substrate and process for making the same
US08/214401 1994-03-17
US08/280,601 US5612082A (en) 1991-12-13 1994-07-26 Process for making metal oxides
US08/280601 1994-07-26
US08/280,601 1994-07-26
US08/214,401 1994-07-26
PCT/US1995/003254 WO1995025340A1 (en) 1994-03-17 1995-03-16 Thin film capacitors on gallium arsenide substrate and process for making the same

Publications (2)

Publication Number Publication Date
KR960702676A KR960702676A (ko) 1996-04-27
KR100345014B1 true KR100345014B1 (ko) 2002-11-30

Family

ID=26908970

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950705147A Expired - Lifetime KR100345014B1 (ko) 1994-03-17 1995-03-16 갈륨비소 기판의 박막 커패시터와 그 제조 방법

Country Status (6)

Country Link
EP (1) EP0699343B1 (ko)
JP (2) JPH09501019A (ko)
KR (1) KR100345014B1 (ko)
CA (1) CA2163130C (ko)
DE (1) DE69522628T2 (ko)
WO (1) WO1995025340A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3188179B2 (ja) * 1995-09-26 2001-07-16 シャープ株式会社 強誘電体薄膜素子の製造方法及び強誘電体メモリ素子の製造方法
GB2338962B (en) * 1996-06-19 2000-11-29 Nec Corp Thin film formation method
US6319764B1 (en) 1999-08-25 2001-11-20 Micron Technology, Inc. Method of forming haze-free BST films
CN104425440B (zh) * 2013-08-27 2017-09-08 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其形成方法
US20160293334A1 (en) * 2015-03-31 2016-10-06 Tdk Corporation Thin film capacitor

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5122477A (en) * 1990-03-16 1992-06-16 U.S. Philips Corporation Method of manufacturing a semiconductor device comprising capacitors which form memory elements and comprise a ferroelectric dielectric material having multilayer lower and upper electrodes
US5217754A (en) * 1987-07-27 1993-06-08 Trustees Of The University Of Pennsylvania Organometallic precursors in conjunction with rapid thermal annealing for synthesis of thin film ceramics

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5423285A (en) * 1991-02-25 1995-06-13 Olympus Optical Co., Ltd. Process for fabricating materials for ferroelectric, high dielectric constant, and integrated circuit applications
EP0616726B1 (en) * 1991-12-13 2001-06-06 Symetrix Corporation Layered superlattice material applications
JP3254715B2 (ja) * 1992-03-17 2002-02-12 松下電器産業株式会社 半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5217754A (en) * 1987-07-27 1993-06-08 Trustees Of The University Of Pennsylvania Organometallic precursors in conjunction with rapid thermal annealing for synthesis of thin film ceramics
US5122477A (en) * 1990-03-16 1992-06-16 U.S. Philips Corporation Method of manufacturing a semiconductor device comprising capacitors which form memory elements and comprise a ferroelectric dielectric material having multilayer lower and upper electrodes

Also Published As

Publication number Publication date
JP2007184622A (ja) 2007-07-19
DE69522628T2 (de) 2002-04-18
WO1995025340A1 (en) 1995-09-21
DE69522628D1 (de) 2001-10-18
CA2163130C (en) 2005-05-24
EP0699343B1 (en) 2001-09-12
EP0699343A1 (en) 1996-03-06
CA2163130A1 (en) 1995-09-21
KR960702676A (ko) 1996-04-27
JPH09501019A (ja) 1997-01-28

Similar Documents

Publication Publication Date Title
EP0770265B1 (en) Method of forming doped bst layers and integrated circuit capacitors comprising magnesium doped bst layers
US5478610A (en) Metalorganic chemical vapor deposition of layered structure oxides
JP3188179B2 (ja) 強誘電体薄膜素子の製造方法及び強誘電体メモリ素子の製造方法
US5817170A (en) Low temperature seeding process for ferroelectric memory device
US5753945A (en) Integrated circuit structure comprising a zirconium titanium oxide barrier layer and method of forming a zirconium titanium oxide barrier layer
JP3436617B2 (ja) 強誘電体薄膜の製造方法
US5757061A (en) Ferroelectric thin film coated substrate, producing method thereof and capacitor structure element using thereof
US5624707A (en) Method of forming ABO3 films with excess B-site modifiers
US6404003B1 (en) Thin film capacitors on silicon germanium substrate
KR100442543B1 (ko) 층진초격자재료의박막층제조방법및이박막층을갖는전자소자
US20010014505A1 (en) Amorphous dielectric capacitors on silicon
EP0747938B1 (en) Ferroelectric thin film coated substrate, producing method thereof and capacitor structure element using thereof
Atsuki et al. Surface morphology of lead-based thin films and their properties
US6528863B1 (en) Perovskite-containing composite material, method of manufacturing said material, electronic component and module
KR0156044B1 (ko) 층상구조 산화물의 화학용액 처리방법
JP2007184622A (ja) 高キャパシタンス薄膜キャパシタの製造方法
US5620739A (en) Thin film capacitors on gallium arsenide substrate and process for making the same
KR100252744B1 (ko) 과잉의 A사이트와 B사이트 개질제(modifier)를 가진 ABO₃의 박막 및 그 박막을 가진 집적회로의 제조방법
US6327135B1 (en) Thin film capacitors on gallium arsenide substrate
KR100348387B1 (ko) 강유전체 박막 소자 및 그 제조방법
US6803071B1 (en) Paraelectric thin film semiconductor material and method for producing the same
JPH10223847A (ja) 強誘電体薄膜素子の製造方法、強誘電体薄膜素子及び強誘電体メモリ装置
JPH08181289A (ja) 強誘電体薄膜と基体との複合構造体およびその製造方法
KR20000046477A (ko) 강유전체 박막의 제조방법
JP2001233700A (ja) 強誘電体薄膜の成膜方法

Legal Events

Date Code Title Description
PA0105 International application

Patent event date: 19951117

Patent event code: PA01051R01D

Comment text: International Patent Application

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19990308

Comment text: Request for Examination of Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20001124

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20020422

N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 20020517

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20020704

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20020705

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20050629

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20060703

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20070704

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20080623

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20090623

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20100630

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20110617

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20120621

Start annual number: 11

End annual number: 11

FPAY Annual fee payment

Payment date: 20130618

Year of fee payment: 12

PR1001 Payment of annual fee

Payment date: 20130618

Start annual number: 12

End annual number: 12

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 13

PR1001 Payment of annual fee

Payment date: 20140630

Start annual number: 13

End annual number: 13

EXPY Expiration of term
PC1801 Expiration of term

Termination date: 20150916

Termination category: Expiration of duration