[go: up one dir, main page]

KR100252744B1 - 과잉의 A사이트와 B사이트 개질제(modifier)를 가진 ABO₃의 박막 및 그 박막을 가진 집적회로의 제조방법 - Google Patents

과잉의 A사이트와 B사이트 개질제(modifier)를 가진 ABO₃의 박막 및 그 박막을 가진 집적회로의 제조방법 Download PDF

Info

Publication number
KR100252744B1
KR100252744B1 KR1019960707597A KR19960707597A KR100252744B1 KR 100252744 B1 KR100252744 B1 KR 100252744B1 KR 1019960707597 A KR1019960707597 A KR 1019960707597A KR 19960707597 A KR19960707597 A KR 19960707597A KR 100252744 B1 KR100252744 B1 KR 100252744B1
Authority
KR
South Korea
Prior art keywords
site
barium
excess
titanium
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019960707597A
Other languages
English (en)
Inventor
아즈마 마사미이찌
더 아라우조 칼로스 에이 파즈
마이클 씨이 스코트
Original Assignee
모리 가즈히로
마츠시다 덴시 고교 가부시키가이샤
래리 디. 맥밀란
심메트릭스 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US08/270,510 external-priority patent/US5723361A/en
Priority claimed from US08/270,819 external-priority patent/US5624707A/en
Application filed by 모리 가즈히로, 마츠시다 덴시 고교 가부시키가이샤, 래리 디. 맥밀란, 심메트릭스 코포레이션 filed Critical 모리 가즈히로
Application granted granted Critical
Publication of KR100252744B1 publication Critical patent/KR100252744B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/02—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition
    • C23C18/12—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition characterised by the deposition of inorganic material other than metallic material
    • C23C18/1204—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition characterised by the deposition of inorganic material other than metallic material inorganic material, e.g. non-oxide and non-metallic such as sulfides, nitrides based compounds
    • C23C18/1208—Oxides, e.g. ceramics
    • C23C18/1216—Metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/02—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition
    • C23C18/12—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition characterised by the deposition of inorganic material other than metallic material
    • C23C18/125—Process of deposition of the inorganic material
    • C23C18/1295—Process of deposition of the inorganic material with after-treatment of the deposited inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/682—Capacitors having no potential barriers having dielectrics comprising perovskite structures
    • H10D1/684—Capacitors having no potential barriers having dielectrics comprising perovskite structures the dielectrics comprising multiple layers, e.g. comprising buffer layers, seed layers or gradient layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/692—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/682—Capacitors having no potential barriers having dielectrics comprising perovskite structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Thermal Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Inorganic Compounds Of Heavy Metals (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)
  • Inorganic Insulating Materials (AREA)

Abstract

집적회로로 커패시터(10,20,30)의 제조방법에 있어서, 집적회로커패시터는 바륨과 티타늄등과 같은 과잉의 A사이트와 B사이트재료를 침가한 유전체층(15,26,37)을 가진다. 유기금속이나 금속의 소우프프리커서용액(soap precursor solution)은, 바륨이 0.01∼100몰%의 범위내에 있고 또한 티타늄이 O.01∼100몰%의 범위내에 있도록 바륨과 티타늄 등의 과잉의 A사이트와 B사이트재료로 혼합되어 99.999% 이상의 순도의 BST의 스톡용액(stock solution)을 제조하는 공정(P42)에 의해서 제조된다. 기판에의 스핀온 도포(spin-on application)용 용액의 점성을 조절하기 위해 크실렌의 교환(P44)을 행한다. 프리커서용액을 제1전극위에 스피닝하고(P45), 2∼10분동안 400℃에서 건조하고(P46), 다음에 대략 1시간동안 650℃∼800℃에서 어닐링하여(P47), 과잉의 티타늄을 가진 BST의 층을 형성한다. 제2전극을 퇴적하고(P48), 패터닝하고(P49), 대략 30분동안 650℃∼800℃의 사이에서 어닐링한다.이와 같이 형성된 커패시터(10,20,30)는 누설전류가 거의 변화하지 않는 큰 유전율을 나타낸다.

Description

[발명의 명칭]
과잉의 A사이트와 B사이트 개질제(modifier)를 가진 ABO3의 박막 및 그 박막을 가진 집적회로의 제조방법
[도면의 간단한 설명]
도1은 본 발명에 의한 제조되었던 집적회로커패시터의 단면도.
도2는 본 발명에 의해 제조되었고 또한 낮은 누설유전체버퍼층을 포함하는 집적회로커패시터의 단면도.
도3은 접착층과 배리어층을 가진 집적회로커패시터를 포함하는 본 발명의 전형적인 다른 실시예의 단면도.
도4는 과잉의 A사이트와 B사이트재료를 각각 가지는 BST커패시터를 제조하는 본 발명에 의한 공정의 흐름도.
도5는 본 발명의 방법에 의해 제조된 BST커패시터용 과잉의 A사이트와 B사이트재료의 과잉의 티타늄량에 대한 유전율 ε과 손실계수 tanδ의 그래프.
도6은 본 발명의 방법에 의해 제조된 BST커패시터용 과잉의 B사이트재료의 과잉의 티타늄량에 대한 유전율 ε과 손실계수 tanδ의 그래프.
도7은 Dy2O3-Cr2O3로 제조된 커패시터용 첨가물농도와 티타늄첨가물에 대한 유전율과 전류밀도의 그래프.
[발명의 상세한 설명]
[기술분야]
[배경기술]
1. 본 발명의 분야
본 발명의 집적회로에 사용되는 박막의 제조에 관한 것으로서, 특히 집적회로용 고유전율의 커패시터에 사용되는 재료의 제조에 관한 것이다.
2. 문제점의 설명
바륨스트론튬티타네이트("BST") 등의 금속산화재료는, 고유전율을 가진 집적회로용 박막커패시터를 제조하는데 중요하게 되었다. 이와 같은 커패시터는 DRAM등의 집적회로메모리의 제조시에 유용하다. 이에 대해서는, 예를들면, 1991년 12월에 구니아끼 고야마씨 등에 의해 IDEM(International Electron Devices Meeting)Technical Digest의 pp32.1.1-32.1.4에 보고된 "A Stacked Capacitor with(BaxSr1-x)TiO3For 256 DRAM" 및 쇼고마쯔바라씨등에게 발행된 미국특허번호 제5,122,923호에 개시되어 있다. DRAM직접회로에 사용되는 커패시터는 각 DRAM셀의 크기를 결정하는 주요한 구성요소이다. DRAM셀의 크기를 축소하고 또한 이에 의해집적회로의 DRAM셀의 밀도를 증가하기 위해서는 커패시터의 크기를 감소할 필요가있다. 소망의 유전특성을 가지는 커패시터에 대해 한층 더 작은 표면적이 요구되도록 커패시터의 유전층에 사용되는 재료의 유전율을 증가시킴으로써 커패시터의 크기를 감소하는 것이 달성된다. 재료의 유전율을 증가시키는 종래의 방법은 또한 재료의 누설전류를 증가시켰다. 과다한 누설전류에 의해 상기 재료는 집적회로의 커패시터용으로 부적합하고, 특히 DRAM셀의 커패시터용으로 부적합하다. BST등의 고유전율재료에 대해서도 누설전류를 상당히 증가하지 않고 재료의 비유전율을 증가시키는 것이 이 기술분야에서 문제점으로 남아있다.
3. 문제점에 대한 해결
본 발명은, 유전체층을 생성하기 위해 사용된 바륨, 스트론튬 및 티탄늄액상의 프리커서(liquid precursor)와 과잉의 A사이트와 B사이트재료를 혼합함으로써, DRAM 등의 집적회로 메모리에 사용되는 유전재료의 유전율을 종래의 BST의 제조방법에 비해서 개선한 것이다. 과잉의 A사이트와 B사이트재료는 누설전류가 거의 없거나 전혀없는 커패시터의 유전체층의 유전율의 실질부분을 증가시킨다. 이것은 과잉의 A사이트첨가물을 부가함이 없이 과잉의 B사이트 첨가물은 부가할 수 있는 것으로 평가될 것이다.
본 발명의 제조방법은, 바륨과 티타늄 등의 과잉의 A사이트와 B사이트재료를, 바륨, 스트론튬 및 티타늄으로 구성된 액상의 프리커서에 혼합하여, 스핀온 퇴 적처리(spin-on deposition processes)에 적합한 균질의 액체를 형성하는 공정을 포함한다. 이 처리에 적합한 액상의 프리커서는 금속카복실레이트나 금속알콕사이드인 것이 바람직하다. 미국특허공보 제5,514,822호에는 BST의 제조시에 알콕시카복실레이트액상의 프리커서의 용도와 스핀온피복처리(spin-on coating process)에 대하여 설명하고 있다. 마찬가지의 "스핀온"의 제조방법을 본 발명에 적용하면, 집적회로커패시터의 BST유전층내에서 과잉의 A사이트와 B사이트 재료의 구조와 분포를 한층더 정확하게 제어할 수 있다.
과잉의 A사이트재료나 과잉의 B사이트재료의 양은, A(A사이트재료), B(사이트재료) 및 산소사이에 1:1:3의 분자비가 존재하는 것을 특징으로 하는 일반식 ABO3를 만족하도록 요구되는 화학양론적인 양의 0몰%이상의 양(즉, 0.01몰퍼센트정도) 내지 1OO몰퍼센트("mol%")의 범위에 있는 것이 바람직하다. 따라서, A사이트재료의 전체량은 일반적으로부터의 화학양론적인 양의 대략 100.01 내지 대략 200%의 범위에 있는 것이 바람직하다. 이 과잉의 A사이트재료는, 화학양론적인 양의 대략 0.1내지 20mol%의 범위내에 있는 것이 한층더 바람직하고, 화학양론적인 양의 대략 1내지 3mol%의 범위내에 있는 것이 가장 바람직하다. 마찬가지로, 과잉의 B사이트 재료는, 화학양론적인 양의 O.O1내지 1OOmol%의 범위내에 있는 것이 바람직하고, 대략 0.1내지 20mol%의 범위내에 있는 것이 보다 바람직하고, 대략 1∼3mol%의 범위내에 있는 것이 가장 바람직하다.
과잉의 A 또는 B재료를 포함하는 프리커서용액은, 스핀온처리를 사용하여 박막을 형성함으로써, 기판에 도포하는 것이 바람직하다. 다음에, 도포된 박막으로부터 유리잔류물을 제거하기 위하여 100℃∼500℃의 범위내에서 도포된 기판을 가열하는 것이 바람직하다. 박막은 산소분위기에서 대략 600℃∼850℃의 온도에서 어닐링처리를 행하는 것이 바람직하다. 이들 방법에 의한 결과로서, 형성된 A사이트와 B사이트재료는 DRAM과 같은 집적회로커패시터에 사용되는 유전특성을 실질적으로 개선함과 동시에 BST등의 고품질의 유전물질을 제조한다. 본 발명의 다수의 기타 특징, 목적 및 이점등은 첨부된 도면과 함께 읽을 다음의 설명으로부터 명백하게 될 것이다.
[실시예]
도1은 이하에 설명하는 방법에 의해 제조된 박막커패시터(10)를 도시한다. 이 기술분야에서 통상의 지식을 가진자에 의해 이해될 수 있는 바와 같이, 이산화실리콘의 두꺼운 층(12)을 가진 단결정실리콘웨이퍼(11)위에 커패시터(10)를 형성한다. 다음에, 대략 200Å의 두께를 가지는 티타늄의 접착층(13)이 형성되고, 대략 2000Å의 두께를 가지는 백금의 제1전극층(14)을 형성한다. 양층(13), (14)은 종래의 스퍼터링방법을 사용하여 형성하는 것이 바람직하다. 바람직하게 BST등의 금속산화물로 이루어진 유전층(15)은 제1전극층(14)의 부근에 형성된다. BST유전층(15)은 이하에 상세하게 설명하는 바와 같이 과잉의 A사이트와 B사이트재료를 포함하는 것이 바람직하다. 또한 바람직하게 2000Å의 두께를 가지는 제2백금전극(16)은 유전층(15)의 상부에 스퍼터링된다.
집적회로의 기술에서는, 단결정(11)은 흔히 "기판"으로 칭한다. 여기서, "기판"은 실리콘층(11)으로 칭하여 사용되고 있지만, 다른 층에 대한 어떤 지지물로 한층더 일반적으로 칭할 것이다. 예로서, 유전층(15)에 에 대한 기판(18)은 가장 직접적으로 백금제 1전극(14)이지만, 또는 넓은 의미에서 층(11),(12),(13)을 포함한다.
여기서 "금속산화물"은, A, B는 양이온이고 0는 산소물이온인 일반식 ABO3의 재료를 의미한다. 이 용어는, A와 B가 다수의 원소를 나타내는 재료를 포함하도록 의도되어 있다. 예를들면, 이것은, A', A", B' 및 B"가 상이한 금속원소인 식 A'A"BO3, AB'B"O3및 A'A"B'B"O3의 재료를 포함한다. 바람직하게는, A, A', A"는 Ba, Bi, Sr, Pb, Ca 및 La로 구성된 금속의 그룹으로 부터 선택된 금속이고, 또한 B, B', B"는 Ti, Zr, Ta, Mo, W 및 Nb로 구성된 그룹으로부터 선택된 금속이다. A, A' 및 A"는 A사이트재료로 집합적으로 칭한다. 또한 B, B' 및 B"는 B사이트재료로 집합적으로 칭한다.
층(15)의 결정산화금속은 이 기술분야에서 통상의 지식을 가진자에 의해 이해될 수 있는 바와 같은 퍼로브스카이트형구조(perovskite type structure)를 가진다. 다수의 이들 산화금속중에서 일부는 실온에서 강유전성을 나타내지 않지만, 이들 산화금속은 전부 강유전체로서 분류된다. 그럼에도 불구하고, 본 발명의 강유전체는, 전형적으로 높은 유전율을 가지고, 또한 이들이 정상의 동작온도에서 강유전체특성을 나타내는지의 여부에 관계없이 높은 유전율의 커패시터에 유용하다.
본 발명에서는, 과잉의 A사이트와 B사이트재료는 산화금속재료와 혼합한다. A 또는 B재료의 "화학양론적인양(stoichiometric amount)"은 화학식에 의해 요구되는 안정한 화합물의 양으로 정의한다. 예로서, "화악양론적인"산화금속의 프리커서용액(precursor solution)은 복수의 금속을 포함하는 프리커서용액이고, 용액의 각금속의 상대적인 양은 용액으로 부터 제조되는 소망의 산화금속에 대한 화학식의 금속의 비율과 동일한 비율을 가진다. 식 ABO3를 가지는 산화금속에서는, 3개의 산소원자와 결합된 1개의 A사이트원자와 1개의 B사이트원자가 있지만(1:1:3), A사이트와 B사이트재료는 상기한 바와 같이 서너개의 동일한 재료로 임의로 치환될 수 있다.
식 AA'BO3를 가지는 재료에서는, A사이트재료의 A대 A'의 비율은 변동될 수있지만 A사이트원자의 개수전체는 B사이트원자와 산소원자에 대해서 상기한 바와 같이 고정된다. 이 비율은, A사이트원자 전체가 한 개의 B사이트원자와 3개의 산소원자와 결합하는 한 개(X+1-X=1)와 동일한 것을 나타내는 공식템플레이트(formula template)AxA'1-xBO3로 표현될 수 있다. 따라서, A사이트와 B사이트원자 전체가 화학양론적인 식에 의해 고정되지만, A사이트원자의 A대 A'의 비율은 비율X/(1-X)로 표현된다.
이 명세서에서 특히 도5의 가로좌표는 과잉의 A사이트재료의 양을 몰%단위(mol%로 표시됨)로 나타낸다. 이 단위는 아래에 있는 산화금속재료에서 A사이트원자의 화학양론적인 양의 퍼센트로서 과잉의 A사이트재료의 원자수의 비율이다. 예를들면, 재료가 Ba0.7Sr0.3TiO3이고 또한 과잉의 A사이트재료 농도가 1Omol%인 경우, 화학양론적인 프리커서용액에 존재하는 것보다 10%많은 바륨과 10%많은 스트론튬이있다. 마찬가지로, 과잉의 B사이트재료의 농도가 10mol%이면, 화학정량론적인 프리커서용액에 존재하는 것보다 10%만큼 많은 티타늄이 있다.
도2는 본 발명에 의한 커패시터의 제2실시예를 나타내고, 예를들면 커패시터(20)는 기판(21), 절연층(22), 접착층(23), 제1전극(24), 제2전극(28), 버퍼층(25),(27) 및 유전층(26)을 포함한다. 유전층(26)은 강유전재료 또는 기타 산화금속인 것이 바람직하다. 버퍼층(25),(27)은 BST 등의 저누설유전재료로 형성되는 것이 바람직하고, 이것은 이하에 설명하는 바와 같이 제조되고, 예를들면 Ba0.3Sr0.7TiO3또는 Ba0.3Sr0.7TiO3등이 있다. 버퍼층(25),(27)으로서 유용한 다른 재료는 SiO2, Si3N4, Ta2O5및 SrTiO3등이 있다. 저누설버퍼층(25),(27)은 주요유전체(26)가 소망의 전기누설보다 많은 전기누설을 가지는 경우에 사용된다. 예로서, 높은 분극율의 강유전재료를 가지는 불휘발성메모리는 과다하게 높은 누설전류를 가지고, 또한 저누설버퍼층(25),(27)은 커패시터(20)의 전체누설을 감소하도록 기능할 수 있다.
도3은 본 발명의 제3실시예를 나타내고, 예를들면 커패시터(30)은 이하에 설명된 공정에 의해 제조된 기판(31), 절연층(32), 접착층(34), 제1전극(36), 제2전극(38) 및 유전재료(37)를 포함한다. 또한, 이것은 폴리실리콘층(33) 및 질화티타늄으로 바람직하게 형성된 배리어층(35)을 포함한다. 본 명세서 인용문헌으로 구체화한 1993년 12월 10일에 출원된 동시 계속중인 미국특허출원번호 08/165,133호에는, 이들 층과 그 제조방법에 대하여 설명하고 있다. 또한 상기 미국특허출원번호 08/165,133는 접착층(23)과 그 제조에 대하여 설명하고 있슴에 유의하여야 한다.
다른 재료를 상기한 바와 같은 층으로 사용될 수 있다. 예를들면, 절연층(12),(22),(32)에 대해서는 질화실리콘을 사용하고, 기판(11),(21),(31)에 대해서는 비화갈륨, 안티몬화인듐, 산화마그네슘, 스트론튬티타네이트, 사파이어 또는 석영등이 사용되고 또한 다수의 다른 접착층, 배리어층 및 전극재료가 사용된다. 또한, 도1 내지 도3은 실제 전자장치의 어떤 특정부분의 실제 단면도인 것으로 의도된 것은 아니지만 보다 더 가능하게 본 발명의 구조와 공정을 한층더 명료하고 상세하게 설명하기 위해 사용된 이상적인 표현에 불과한 것으로 이해되어야 한다.따라서, 각 층의 상대적인 두께를 비례적으로 도시되어 있지 않다. 그렇치 않으면 기판(21)과 절연체(22) 등의 어떤 층은 너무 두꺼워서 도면에 도시하는 것이 부적합하게 된다. 또한, 각 커패시터(10),(20),(30)는 집적회로(19),(29),(39)의 부분을 형성하는 것이 바람직하고 이들 집적회로는 또한 트랜지스터나 다른 커피시터를포함한다. 명료하게 하기 위해 이들의 다른 장치는 도시되어 있지 않다. 또한, 절연층(15),(26),(37)은 커패시터뿐만아니라 강유전체 FET 등의 다른 장치와 결합될 수 있다.
도4는 본 발명의 커패시터(10),(20),(30)를 제조하기 위한 공정의 흐름도를나타낸다. 이 공정은 도1의 실시예에 대하여 설명할 예정이지만, 다른 실시예에 대해서도 마찬가지로 설명될 수 있다. 스텝 P41에서, 종래 기술에서 공지된 바와 같이 백금을 스퍼터링함으로서 기판(13)위에 제1전극(14)을 바람직하게 퇴적할 수 있다.
용액제조 스텝 P42, P44는 아르곤가스분위기와 같은 불활성의 분위기하에서 행하는 것이 바람직하다. BST용액은 과잉의 A사이트재료를 첨가하지 않고 B사이트 재료만을 함유하도록 제조될 수 있다.
본 발명의 중요특징은 특정한 과잉의 A사이트와 B사이트재료의 농도를 용이하게 첨가할 수 있는데 있다. 도우핑 등의 방법을 이용하였던 종래의 기술에서 달성되었던 정확한 도우펀트레벨(dopant level)은, 본 발명의 방법을 사용하여 달성된 정확한 도우펀트레벨과 비교할 경우, 스퍼터링 등의 선행처리시의 고유한 우발성에 기인하여, 상당히 예상하기 어렵고 또한 균일하지 않았다. 오히려, 종래기술에서는, 장치를 제조한 다음에, 어떤 농도를 얻을 수 있는지를 시험하였다. 이에 대해서, 본 발명의 방법은 정확하고, 균일하고 또한 반복가능한 과잉의 A사이트와 B사이트재료의 농도를 사용하는 구성요소의 제조를 허용하므로 이들 농도는 용이하게 얻는다. 본 발명은 종래기술에 비하여 한층더 용이하게 제조하는데 도움이 된다.
BST스톡용액(BST stok solution)은, 미국특허공보 제5,514,822호에서, 일반적으로 설명되고, 또한 이하에서 한층더 상세하게 설명하는 바와 같은 프리커서(precursor)이지만 미국특허공보 제5,514,822호와 본 발명의 프리커서의 사이에는 차이점이 존재한다. 이들 BST용액은, 2메톡시에탄올과 2에틸헥사노익액시드를 반응하고, 스트론튬을 첨가하고, 혼합물을 냉각하고, 또한 티타늄이소프로폭사이드와 2메톡시에탄올을 첨가함으로써 이들 BST용액을 전형적으로 제조한다.
본 발명의 프리커서는, 과잉량의 A사이트와 B사이트재료를 첨가하는 점이 미국특허공보 제5,514,822호의 프리커서와 상이하다. 특히, 2메톡시에탄올과 2에틸헥사노익액시드와 과잉의 티타늄이소프로폭사이드에 과잉의 바륨을 첨가하여 과잉의 A사이트와 B사이트재료를 가지는 비화학양론적인 혼합물을 형성한다. 과잉의 바륨을 혼합하여 대략 O.O1내지 1OO몰%의 범위내에 있는 과잉의 A사이트재료의 농도를 달성하고, 각각의 티타늄에 대해서는 대략 0.01내지 100몰%의 범위내에 있는 과잉의 B사이트재료의 농도를 달성한다. 혼합용액을 가열하여 대략 0.33몰의 BST농도를 최종적으로 얻는다. 바륨알콕사이드, 스트론튬알콕사이드 및 티타늄알콕사이드; 바륨카복실레이트, 스트론튬카복실레이트 및 티타늄카복실레이트를 함유하는 프리커서용액의 형성시에 기타 유리복합체를 사용할 수 있다. 특히 바람직한 알콕사이드와 카복실레이트는, 바륨2에틸헥사노에이트, 스트론튬2에틸헥사노에이트 및 티타늄이소프로폭사이드; 바륨2에틸헥사노에이트, 스트론튬2에틸헥사노에이트 및 티타늄2에틸헥사노에이트; 바륨네오데카노에이트, 스트론튬네오데카노에이트 및 티타늄이소프로폭사이드; 바륨네오데카노에이트, 스트론튬네오데카노에이트 및 티타늄네오데카노에이트; 바륨옥타노에이트, 스트론튬옥타노에이트 및 티타늄옥타노에이트 등을 함유한다.
스텝 P42후에, 용매교환스텝 P44를 행하지만, 이 스텝은 매우 유용하지만 반드시 필요하지는 않다. 이 용매교환은, 스톡용액을 제조하기에 편리하고 또한 용이하게 저장하는 프리커서를 형성하는 최초의 용매를 도포공정 즉, 바람직한 "spin-on"공정에 적합한 점성을 가지는 용매로 주로 치환한다. 여기서 적합한 점성은 스톡용액보다 낮은 점성을 의미하는 것이 바람직하다. 이 용매의 교환시에, 크실렌을 BST스톡용액의 2메톡시에탄올과 교환하는 것이 가장 바람직하다. 따라서, 크실렌을 스톡용액에 첨가한 다음에, 대략 130℃에서 교반하면서 가열하여 2메톡시에탄올과 같은 다른 스톡용매를 증발시킬 수 있다. 이 용매교환스텝은 매우 유용하지만 필수적인 것은 아니다. N부틸아세테이트도 용제로서 만족스럽게 작용하므로 용제교환시에 크실렌 대신 사용할 수 있다.
액상의 프리커서를 형성하는 이 방법은 극히 정확한 양의 과잉의 A사이트와 B사이트재료를 BST에 첨가하도록 허용되므로, 용매교환스텝이나 다른 혼합스텝에서철저하게 교반하여 BST에 과잉의 A사이트와 B사이트재료를 균일하게 분산시킬 수 있다.
이 공정에서 카복실레이트를 사용함으로써 겔이 형성되지 않기 때문에 그 결과를 상당히 향상시킨다. 그렇치 않으면 겔이 형성하여, 과잉의 A사이트와 B사이트재료를 BST에 혼합하는 것을 방해하고 또한 균일하게 분산되는 것을 방해할 수 있다. 프리커서의 제조시에 사용되는 모든 액상의 화학제품 예를들면 크실렌, n부틸아세테이트 및 2메톡시에탄올은 반도체급 화학제품이 바람직하고, 이것은 반도체 기술분야에서 공지된 기술용어이다.
스텝 P45에서, 스텝 P44로부터 프리커서를 기판(18)에 도포한다. 이 처리스텝은, 프리커서용액을 기판(18)에 도포하고 대략 20초내지 60초의 기간동안 대략 100ORPM내지 2000RPM으로 기판(18)을 스피닝함으로써, 바람직하게 실행되지만, 다른 도포방법을 사용할 수도 있다. 예로서, 미국특허공보 제5,456,945호에서 설명한 바와 같은 분무퇴적처리를 대신에 사용할 수 있다.
스텝 P46과 P47에서, 프리커서를 처리하여 산화금속유전체재료(15)를 기판(18)위에 형성한다. 이 처리스텝은 스텝 P45의 결과를 건조하고 어닐링함으로써 바람직하게 완성된다. 스텝 P46에서, 바람직하게 건조공기나 질소에서 또한 바람직하게 종래기술에 비해서 비교적 높은 온도에서 즉 대략 100℃내지 500℃에서 대략 1분내지 대략 30분의 기간동안 프리커서를 건조한다. 가장 바람직하게는, 대략 2분내지 10분의 기간동안 대략 400℃의 공기에서 건조를 행한다. 이 높은 온도의 건조스텝은 과잉의 A사이트와 B사이트재료가 첨가된 BST의 예상가능한 특성을 얻는데 있어서 필수적이다.
스텝 P47에서, 건조된 프리커서를 어닐링하여 유전체층(15)을 형성한다. 이어닐링스텝을 다음의 어닐링스텝과 구분하기 위해 제1어닐링으로 칭한다. 제1어닐링은 대략 600℃내지 850℃의 온도로 산소분위기에서 행하는 것이 바람직하다. 노의 내부로 "푸시(push)"하는 10분과 노의 외부로 "풀(pull)"하는 10분을 포함하는 푸시/풀방법으로 대략 60분동안 O2에서 대략 800℃의 온도로 상기 스텝을 행하는 것이 가장 바람직하다. 예측가능한 유전체층의 결과를 얻기 위해서는 어닐링온도와 시간을 주의깊게 제어하는 것이 또한 필수적이다.
스텝 P48에서 제2전극(16)을 상기한 바와 같이 퇴적한다. 다음에, 장치를 패턴화하고, 이것은 제1전극의 퇴적후에 어떤 패터닝을 행했을 경우 제2전극의 패터닝만을 포함할 수 있다. 패터닝응력이 어닐링스텝에 의해 제거되고 또한 패터닝에 의해 발생되는 어떤 사화결함을 정정하기 위해 제2어닐링 스텝 P50전에 장치를 패터닝하는 것이 중요하다.
스텝 P50에서의 제2어닐링스텝은, 제1어닐링온도에 대해서 대략 50℃내지 1OO℃의 작은 온도범위 내에서의 변동이 상기한 바와 같이 선택될 수 있는 과잉의 A사이트와 B사이트재료에 의존하는 것이 가능하지만, 스텝 P47에서의 제1어닐링과동일한 온도에서 행하는 것이 바람직하다. 제2어닐링의 시간은 제1어닐링의 시간보다 짧은 것이 바람직하고, 또한 시료에 따라 대략 20분 내지 90분의 범위내에서 가능하지만, 30분동안 지속하는 것이 일반적이다. 다시, 예측가능한 결과를 얻기 위해서는 어닐링의 패러미터를 주의깊게 제어하는 것이 중요하다. 마지막으로, 스텝 P51에서 장치를 완성하여 평가한다.
유전체재료가 양호하고 예측가능한 결과를 얻는데 중요한 다른 요소는 프리커서의 제조시에 순도가 높은 바륨, 스트론튬 및 티타늄을 사용하는 것이다. 일반적으로, 상거래시에 소위 "높은순도"의 바륨, 스트론튬 및 티타늄은 한층더 풍부한원소에 대해서 1O-4내지 1O-5원자의 불순물사이의 불순물레벨을 가진다. 이와 같이 높은 불순물레벨은 "R&D급"재료로 칭한다. 이와 같은 R&D급재료로 제조된 프리커서용액은 본 발명에서 사용된 재료에 비해서 충분히 예측가능한 결과를 제공하지 않는다. 본 발명의 방법에서는, 한층더 높은 순도를 가진 재료를 사용하는 것이 요구된다. 예를들면, 어떤 한 원소에 대해서 1O-5원소이하의 불순물 즉, 1OPPM이하의 불순물을 가진 재료를 사용하는 것이 요구된다.
따라서, 본 발명의 또다른 특징은 산화금속의 프리커서가 불순물원소에 대하여 10PPM이하의 불순물을 바람직하게 함유하는 것이다. 상대적으로 작은 양의 불순물이 여러 경우에 있어서 최상의 결과를 부여하는 것으로 나타난다. R&D급 BST의 불순물 함유량의 정규레벨은 소망의 유전체특성을 방해한다. 더욱이, 소량의 불순물은 예측가능한 결과에 대한 전기적특성의 상당한 차이를 형성할 수 있으므로, 재료는 각 불순물원소에 대해서 1OPPM이하의 불순물을 가지는 것이 바람직하다.
[예]
다음의 비제한적인 예는 본 발명에 실제사용될 수 있는 바람직한 방법과 재료에 대하여 설명한다.
[예 1 : 시액의 순도결정]
표 1은 한층더 높은 불순물의 프리커서용액과 R&D급 프리커서용액에 대해서 PPM으로 측정된 불순물의 레벨을 나타낸다. 기입이 공백으로 남아있는 곳은, 불순물을 명세하지 않았다.
[표 1]
표 1에 나타낸 바와 같이, "고순도"용액은 4.3PPM이상의 농도의 불순물원소를 함유하지 않았고, 불순물전체의 합계는 대략 13PPM뿐이었다. R&D급 용액은 10∼100배의 높은 불순물레벨을 가졌다. 바람직하게는, 본 발명에서 사용하기 위해서는, 대부분의 불순물에 대한 불순물레벨은 1PPM이하로 될 것이다.
[예 2 : 과잉의 A와 B사이트재료를 사용하여 전극위에 BST막을 형성함]
[재료]
본 발명의 방법에 따라서 첨가된 과잉의 A사이트와 B사이트재료로 각종 시료를 제조하였다.
2메톡시에탄올에 0.33M BST(Ba0.7Sr0.3TiO3)를 함유하는 표준스톡용액에, 과잉의 B사이트재료로서 침가된 1O몰%와 과잉의 A사이트재료로서 0몰%를 보충하였다.
A과 B사이트물질을 보충한 후에, 혼합물에 대해서 크실렌의 교환을 행하였다. 2메톡시에탄올을 치환하기에 충분한 양으로 혼합물에 크실렌을 도입하였고, 또한 용액을 대략 130℃로 가열하여 비크실렌용매부분을 증류하였다. 과잉의 A와 B사이트물질에 관계없이, 최종적인 프리커서용액은 크실렌의 O.32M의 BST농도를 가졌다.
불활성가스분위기에서 기판(14)에 프리커서를 도포하였고, 대략 30초동안 1500RPM으로 스피닝하였고, 공기중에서 2분동안 400℃의 가열판위에서 건조하였고, 10분의 푸시인(push in)과 10분의 푸라우트(pull out)를 포함하는 70분동안 750℃에서 어닐링하였다. BST층(15)의 최조적인 두께는 1600Å이었다.
상부백금전극(16)은 스퍼터링에 의해 퇴적하였고 또한 패턴화하였다. 다음에 커패시터(10)를 10분의 푸시인과 풀아우트를 포함하는 30분동안 산소분위기에서 750℃로 다시 어닐링하였다.
이들 방법의 스텝을, 상기 사용하였던 O%의 A사이트재료에 대해서 다른 양으로 대치한 두개의 다른 시료에 대해서, 반복하였다. 바륨을 과잉의 A사이트재료로서 1%와 3%의 화학양론적인 양과 동일한 양만큼 첨가하였다.
10개의 시료의 전기특성을 표준기술에 따라서 측정하였다. 도5는 이와 같이 평가된 10개의 시료의 전기특성을 비교한 것을 나타낸다. 도5는 왼쪽에 있는 눈금인 유전율ε(시료에 대하여는 백색원으로 표시됨)과 오른쪽에 있는 눈금인 손실계수tanδ(시료에 대하여는 흑색원으로 표시됨)의 실질부분을 나타낸다. 양쪽의 세로좌표에 대한 가로좌료는 몰%의 과잉의 A사이트바륨의 함유량이다. 유전율은 과잉의 A사이트바륨이 증가함에 따라 서서히 증가하는 반면에 손실계수는 과잉의 A이트바륨이 증가함에 따라 다소 감소하거나 그대로이다.
[예 3 : 과잉의 B사이트재료를 사용하여 전극위에 BST막을 형성함]
본 발명의 방법에 따라서 프리커서용액에 첨가된 과잉의 B사이트재료로 각종 시료를 제조하였다.
2메톡시에탄올에 0.33MBST(Ba0.7Sr0.3TiO3)를 함유하는 표준스톡용액에, 과잉의 B사이트재료로서 첨가된 1mol%를 보충하였다.
B사이드재료를 보충한 후에, 혼합물에 대해서 크실렌의 교환을 행하였다. 증류에 의해 제거되는 2메톡시에탄올을 치환하기에 충분한 양으로 혼합물에 크실렌을 도입하였고, 또한 용액을 대략 130℃로 가열하여 비클실렌용매부분을 증류하였다. 과잉의 B사이트재료에 관계없이 최종적인 프리커서용액은 0.32M의 몰농도를 가졌다.
불활성가스분위기에서 기판(18)에 프리커서를 도포하였고, 대략 30초동안 1500RPM으로 스피닝하였고, 공기중에서 2분동안 400℃의 가열판위에서 건조하였고, 10분의 푸시인과 10분의 폴아우트를 포함하는 70분동안 750℃에서 어닐링하였다. BST층(15)의 최종적인 두께는 1600Å이었다.
상부전극(16)을 퇴적하고 패턴화하였다. 다음에, 커패시터(10)를 10분의 푸시인과 풀아우트를 포함하는 30분동안 산소분위기에서 750℃로 다시 어닐링하였다.
이들 방법의 스텝을, 상기 사용하였던 1%의 B사이트재료에 대해서 다른 양으로 대치한 4개의 다른 시료에 대해서, 반복하였다. Omol%(제어), 3mol%, 5mol% 및 1Omol%의 농도로 첨가된 과잉의 B사이트재료로서 티타늄으로 이들 4개의 부가적인시료를 제조하였다. 제1(1%)농도에 대한 시료와 마찬가지 방식으로, 상기 제1세트의 5시료전체를 750℃에서 어닐링하였다.
상기한 바와 같은 과잉의 B사이트재료의 농도를 사용하여 제1세트와 동일한 농도를 함유하는 제2세트의 5개의 시료를 제조하였지만, 800℃에서 어닐링하였다.
10개의 시료의 전기특성을 표준기술에 따라서 측정하였다. 도6은 이와 같이 평가된 10개의 시료의 전기특성을 비교한 것을 나타낸다. 도6은 왼쪽에 있는 눈금인 유전율ε과 오른쪽에 있는 눈금인 손실계수 tanδ의 실질부분을 나타낸다. 양쪽의 세로좌료에 대한 가로좌표는 몰%의 과잉의 B사이트티타늄의 함유량이다. 750℃에서 어닐링하였던 시료에 대한 측정은 백색원으로 나타낸 반면에, 800℃에서 어닐링하였던 시료에 대한 측정은 흑색원으로 나타낸다. 유전율의 과잉의 B사이트티타늄이 증가함에 따라 서서히 증가하는 반면에 손실계수는 과잉의 B사이트티타늄기 증가함에 따라 다소 상승하거나 그대로이다. 어닐링온도는 유전율ε에 대해서 상당한 차이가 있지만, 손실계수 tanδ에 대해서는 차이가 거의 없다.
도1에 도시한 바와 같이 3개의 시료용 커패시터(10)를 3세트제조하였다. 상기 세트중 두개의 시료에 있어서, 디프로슘옥사이드 Dy2O3와 크롬옥사이드 Cr2O3의 혼합물은 Ba0.7Sr0.3TiO3의 도우펀트물질이었다. Dy2O3는 A사이트의 도우펀트로 고려되는 반면에 Cr2O3는 B사이트의 도우펀트로 고려된다. 제1시료에서는 Dy2O3-Cr2O3도우펀트의 양이 O.4mol% 즉, Dy2O3의 O.4mol%와 Cr2O3의 O.4mol%이었고, 제2시료에서는, Dy2O3-Cr2O3도우펀트의 양이 1.Omol%이었다. 제3시료에서는, 제2의 B사이트도우펀트의 1.0mol%, 티타늄을 첨가한 것을 제외하고는, 도우펀트가 제2시료와 동일하였다. 각각의 경우에, 스톡 BST용액은, 상기한 바와 같이 제조된 0.5M BST용액(R&D급)이었고 n부틸아세테이트를 사용하여 O.3M로 희석하였고, 즉 상기 BST용액의 2㎖를 1.3㎖의 n부틸아세테이트에 첨가하여 최종적인 BST프리커서용액을 생성하였다. 도우펀트용액은 크실렌의 2에틸헥사노에이트이었고, 3개의 도우펀트프리커서에 대해서 각각 그램당 대략 O.1109mmol의 Dy, 0.0366mmol의 크롬 및 0.9144mmol의 티타늄을 가졌다. 용액을 1600rpm과 2000rpm의 범위내에서 스피닝하였고 도포에 대해서는 대략 700Å∼900Å의 막을 생성하였다. 건조스텝 P46을 2분동안 공기중에서 400℃의 가열판위에서 행하였다. 제1어닐링스텝 P47은 02분위기에서 80분동안 750℃로 행하였고, 제2어닐링스텝 P50은 02분위기에서 30분동안 750℃로 행하였다.시료의 유전체(15)의 두께는 1440Å내지 1510Å이었다.
3개의 시료를 시험하였고 도우핑하지 않은 샘플과 비교하였고 도7에 도시한결과를 얻었다. 이 도면에서, 유전율(원으로 도시됨)과 전류밀도 JA/㎠(직사각형으로 도시됨)는 Dy2O3-Cr2O3도우펀트의 농도(mol%)의 함수로서 표시된다. 흑색심볼은 티타늄의 도우핑된 시료에 대한 것이다. Dy2O3-Cr2O3도우핑에 대한 유전율과 전류밀도는 Ba0.7Sr0.3TiO3박막에 대한 결과로부터 약간만이 변동하지만, 티타늄 B사이트의 첨가에 의해 전류밀도가 상당히 개선된다. 즉 유전율을 상당히 변동시키지 않고 10의 인수만큼 거의 강하한다. 이것은 또한 B사이트티타늄도우핑을 사용함으로써 산화금속의 전기특성을 최적화하는 이점이 있고, 이에 의해 집적회로에 실제로 사용하는 산화금속박막의 제조를 가능하게 하는 것을 의미한다.
과잉의 A사이트와 B사이트의 재질을 첨가한 BST 등의 산화금속을 사용하여 집적회로 커패시터를 제조하는 신규한 구조와 공정에 대하여 설명하였다. 도면에 도시되고 또한 본 명세서에 설명된 특정한 실시예는 전적으로 예시인 것으로 이해되어야 하고, 본 발명을 제한하는 것으로 해석되어서는 아니된다. 예를들면, 도1의 커패시터(10)에 대해서 설명한 재료와 방법은, 도3의 커패시터구조 또는 커패시터의 다양한 기타변동 등의 다른 커패시터구조를 사용할 수 있고, 또는 도2의 버퍼층(25),(27)은 다른 커패시터구조뿐만 아니라, 도1, 3의 커패시터와 조합하여 사용할 수 있다. 구조와 공급은 광범위하게 다양한 다른 구조와 공정과 결합될 수있다. 기판과 전극층의 동일재료, 상이한 재료두께 및 기타 퇴적방법을 사용할 수있다. 설명된 처리스텝은 어떤 경우에도 다른 순서로 행해지고, 또한 동일구조와 공정은 설명한 각종구조와 공정으로 대치될 수 있는 것도 또한 명백하다.
이 기술분야에서 통상의 지식을 가진자는, 상기한 바와 같은 바람직한 실시예가 본 발명의 기술적범위와 기술적 사상으로부터 일탈함이 없이 다수의 수정을 행할 수 있는 것으로 이해되어야 한다. 따라서, 본 발명자는 본 발명의 최대한의 권리를 보호하기 위하여 본 발명이 균등의 원칙에 의존할 것을 이로써 진술한다.

Claims (9)

  1. 복수의 A사이트금속과 복수의 B사이트금속으로 ABO3퍼로브스카이트공식(perovskite formula)을 가진 박막 바륨스트론튬티타네이트층(15, 26, 37)을 포함한 집적회로(10, 20, 30)를 제조하는 방법에 있어서, 공식 ABO3(여기서 A는 바륨 및 스트론튬의 혼합물, B는 티타늄, O는 산소임)에 의해 규정된 비례에 따라 바륨, 스트론튬 및 티타늄으로 이루어지고, 또한 부가적으로 비스무스, 디스프로쉼, 납, 칼슘, 란탄 및 이들의 혼합물로부터 이루어진 그룹으로부터 선택된 A'재료와 지르코늄, 크롬, 탄달, 몰리브덴, 텅스텐, 니오븀 및 이들의 혼합물로 이루어진 그룹으로부터 선택된 B'재료를 포함하는 액상의 프리커서를 제공하는 단계와, 기판에 상기 액상의 프리커서를 도포하는 단계와, 상기 기판상의 상기 액상의 프리커서를 건조해서 상기 A'재료와 상기 B' 재료를 포함한 박막 바륨스트론튬티타네이트층을 형성하는 단계와, 상기 기판상에 상기 박막 바륨스트론튬티타네이트층을 포함하는 집적회로를 형성하는 단계로 이루어진 것을 특징으로하는 집적회로의 제조방법.
  2. (신설) 제1항에 있어서, 상기 박막 바륨스트론튬티타네이트층은 160nm까지의 두께를 가지는 것을 특징으로 하는 집적회로의 제조방법.
  3. (신설) 제1항에 있어서, 상기 공식 ABO3는 Ba0.7Sr0.3TiO3인 것을 특징으로 하는 집적회로의 제조방법.
  4. (신설) 제1항에 있어서, 상기 액상의 프리커서는 유기복합체에 대한 치환기로써 상기 B사이트재료 또는 A사이트재료를 포함하는 것을 특징으로 하는 집적회로의 제조방법.
  5. (신설) 제4항에 있어서, 바륨알콕사이드, 스트론튬알콕사이드, 티타늄알콕-사이드, 바륨카복실레이트, 스트론튬카복실레이트, 티타늄카복실레이트 및 이들의 혼합물로 이루어진 그룹으로부터 선택된 유기복합체를 포함하는 것을 특징으로 하는 집적회로의 제조방법.
  6. (신설) 제1항에 있어서, 상기 액상의 프리커서에 있어서의 A'는 디스프로슘이고, B'는 크롬인 것을 특징으로 하는 집적회로의 제조방법.
  7. (신설) 복수의 A사이트금속과 복수의 B사이트금속으로 ABO3퍼로브스카이트 공식을 가진 박막 바륨스트론튬티타네이트층(15, 26, 37)을 포함한 집적회로(10, 20, 30)에 있어서, 기판(11, 12, 13, 14, 21, 22, 23, 24, 25, 31, 32, 33, 34, 35, 36)으로 이루어지고, 상기 바륨스트론튬티타네이트박막(15, 26, 37)은 상기 기판 위에 형성되고, 공식 ABO3(여기서 A는 바륨 및 스트론튬의 혼합물, B는 티타늄, 0는 산소)에 따른 복수의 금속을 가지며, 비스무스, 디스프르슘, 납, 칼슘, 란탄 및 이들의 혼합물로 이루어진 그룹으로부터 선택된 A'금속을 포함하고, 또한 지르코늄, 크롬, 탄탈, 몰리브덴 텅스텐 및 니오븀으로 이루어진 그룹으로부터 선택된 B'금속을 포함하는 것을 특징으로 하는 집적회로.
  8. (신설) 제7항에 있어서, 상기 박막 바륨스트론튬티타네이트층은 1600Å까지의 두께를 가진 것을 특징으로 하는 집적회로.
  9. (신설) 제7항에 있어서, A'는 디스프로슘이고, B'는 크롬인 것을 특징으로 하는 집적회로.
KR1019960707597A 1994-07-05 1995-06-30 과잉의 A사이트와 B사이트 개질제(modifier)를 가진 ABO₃의 박막 및 그 박막을 가진 집적회로의 제조방법 Expired - Fee Related KR100252744B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US08/270,510 US5723361A (en) 1991-12-13 1994-07-05 Thin films of ABO3 with excess A-site and B-site modifiers and method of fabricating integrated circuits with same
US08/270,819 US5624707A (en) 1991-12-13 1994-07-05 Method of forming ABO3 films with excess B-site modifiers
US8/270,510 1994-07-05
US8/270,819 1994-07-05
PCT/US1995/008296 WO1996001493A1 (en) 1994-07-05 1995-06-30 Thin film of abo3 with excess a-site and b-site modifiers and method of fabricating integrated circuits with same

Publications (1)

Publication Number Publication Date
KR100252744B1 true KR100252744B1 (ko) 2000-05-01

Family

ID=26954336

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960707597A Expired - Fee Related KR100252744B1 (ko) 1994-07-05 1995-06-30 과잉의 A사이트와 B사이트 개질제(modifier)를 가진 ABO₃의 박막 및 그 박막을 가진 집적회로의 제조방법

Country Status (6)

Country Link
EP (1) EP0769206B1 (ko)
JP (1) JP3879015B2 (ko)
KR (1) KR100252744B1 (ko)
CN (1) CN1083161C (ko)
DE (1) DE69526082T2 (ko)
WO (1) WO1996001493A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5853500A (en) * 1997-07-18 1998-12-29 Symetrix Corporation Method for fabricating thin films of barium strontium titanate without exposure to oxygen at high temperatures
EP1103067A1 (de) * 1998-07-06 2001-05-30 Siemens Aktiengesellschaft Dram-speicherkondensator und verfahren zu dessen herstellung
JP2002367989A (ja) * 2001-06-12 2002-12-20 Tokyo Inst Of Technol 酸化物誘電体薄膜及びその製造方法
US8225458B1 (en) 2001-07-13 2012-07-24 Hoffberg Steven M Intelligent door restraint
US7382013B2 (en) * 2004-09-30 2008-06-03 Tdk Corporation Dielectric thin film, dielectric thin film device, and method of production thereof
JP6024449B2 (ja) * 2012-12-27 2016-11-16 富士通株式会社 強誘電体メモリの製造方法及び強誘電体メモリ

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5160762A (en) * 1990-05-31 1992-11-03 U.S. Philips Corporation Method of manufacturing mono-layer capacitors
US5166759A (en) * 1989-03-15 1992-11-24 Matsushita Electric Industrial Co., Ltd. Semiconductor-type laminated ceramic capacitor with a grain boundary-insulated structure
WO1993012538A1 (en) * 1991-12-13 1993-06-24 Symetrix Corporation Process for fabricating layered superlattice materials

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2361230B2 (de) * 1973-12-08 1975-10-30 Tdk Electronics Co. Ltd., Tokio Keramisches Dielektrikum
EP0425970B1 (en) * 1989-10-31 1994-05-18 Taiyo Yuden Co., Ltd. Solid dielectric capacitor and method of manufacture
JP2891304B2 (ja) * 1990-11-16 1999-05-17 三菱マテリアル株式会社 超高純度強誘電体薄膜

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5166759A (en) * 1989-03-15 1992-11-24 Matsushita Electric Industrial Co., Ltd. Semiconductor-type laminated ceramic capacitor with a grain boundary-insulated structure
US5160762A (en) * 1990-05-31 1992-11-03 U.S. Philips Corporation Method of manufacturing mono-layer capacitors
WO1993012538A1 (en) * 1991-12-13 1993-06-24 Symetrix Corporation Process for fabricating layered superlattice materials

Also Published As

Publication number Publication date
EP0769206A1 (en) 1997-04-23
DE69526082D1 (de) 2002-05-02
JP3879015B2 (ja) 2007-02-07
DE69526082T2 (de) 2002-07-18
EP0769206B1 (en) 2002-03-27
CN1156518A (zh) 1997-08-06
JPH10506227A (ja) 1998-06-16
WO1996001493A1 (en) 1996-01-18
CN1083161C (zh) 2002-04-17

Similar Documents

Publication Publication Date Title
US5814849A (en) Thin films of ABO3 with excess B-site modifiers and method of fabricating integrated circuits with same
KR100274512B1 (ko) 집적회로커패시터 및 그 제조방법
US5955754A (en) Integrated circuits having mixed layered superlattice materials and precursor solutions for use in a process of making the same
US6372286B1 (en) Barium strontium titanate integrated circuit capacitors and process for making the same
US5723361A (en) Thin films of ABO3 with excess A-site and B-site modifiers and method of fabricating integrated circuits with same
US6404003B1 (en) Thin film capacitors on silicon germanium substrate
EP0674019B1 (en) Semiconductor devices and their method of manufacture
KR19990044056A (ko) 분극혼화성의 버퍼층을 가지는 금속절연체반도체구조
US6864146B2 (en) Metal oxide integrated circuit on silicon germanium substrate
US6025619A (en) Thin films of ABO3 with excess A-site and B-site modifiers and method of fabricating integrated circuits with same
KR100252744B1 (ko) 과잉의 A사이트와 B사이트 개질제(modifier)를 가진 ABO₃의 박막 및 그 박막을 가진 집적회로의 제조방법
US5620739A (en) Thin film capacitors on gallium arsenide substrate and process for making the same
JP2007184622A (ja) 高キャパシタンス薄膜キャパシタの製造方法
JP3924928B2 (ja) 強誘電体材料及び強誘電体メモリ
US6327135B1 (en) Thin film capacitors on gallium arsenide substrate
JPH082919A (ja) 強誘電体結晶薄膜及び該強誘電体結晶薄膜を有する強誘電体薄膜素子及び該強誘電体結晶薄膜の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
PA0105 International application

Patent event date: 19961231

Patent event code: PA01051R01D

Comment text: International Patent Application

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19961231

Comment text: Request for Examination of Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 19990426

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19991119

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20000120

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20000121

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20030114

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20040114

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20050117

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20060117

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20070116

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20080107

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20090109

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20090109

Start annual number: 10

End annual number: 10

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20101210