KR100333298B1 - 저항기 및 그 제조방법 - Google Patents
저항기 및 그 제조방법 Download PDFInfo
- Publication number
- KR100333298B1 KR100333298B1 KR1019997012302A KR19997012302A KR100333298B1 KR 100333298 B1 KR100333298 B1 KR 100333298B1 KR 1019997012302 A KR1019997012302 A KR 1019997012302A KR 19997012302 A KR19997012302 A KR 19997012302A KR 100333298 B1 KR100333298 B1 KR 100333298B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- electrode layer
- substrate
- upper electrode
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/06—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C1/00—Details
- H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
- H01C1/142—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals or tapping points being coated on the resistive element
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C1/00—Details
- H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
- H01C1/146—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the resistive element surrounding the terminal
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/006—Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistor chips
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Non-Adjustable Resistors (AREA)
Abstract
Description
조합 | 제2 상면 전극층(23) | 보호층(25) | 향상되는 특성 |
1 | 금계 도전 분말 + 글라스(850℃ 소성) | 글라스계(600℃ 소성) | 이온 마이그레이션(migration)이 적기 때문에 부하 수명 특성이 향상된다 |
2 | 은계 도전 분말 + 글라스(850℃ 소성) | 수지계(200℃ 경화) | 보호층(25)의 처리온도가 낮기 때문에 저항값의 공정변화가 없어 제품의 저항값 오차가 작아지게 된다. |
3 | 금계 도전 분말+ 글라스(850℃ 소성) | 수지계(200℃ 경화) | 상기 조합 1 및 2의 특징을 모두 갖는다 |
조합 | 제1 상면 전극층(42) | 제2 상면 전극층(43) | 저항층(44) | 보호층(45) | 향상되는 특징 |
4 | 금계스퍼터링(300∼400℃ 열처리) | 금계 도전 분말 + 글라스(850℃ 소성) | 산화 루테늄계(850℃ 소성) | 글라스계(600℃소성) | 이온 마이그레이션이 적기 때문에 부하 수명 특성이 향상한다. |
5 | 금계스퍼터링(300∼400℃ 열처리) | 은계 도전 분말 + 글라스(850℃ 소성) | 산화 루테늄계(850℃ 소성) | 수지계(200℃경화) | 보호층의 처리온도가 낮기 때문에 저항값의 공정 변화가 없어 제품의 저항 값 오차가 작아진다. |
6 | 금계스퍼터링(300∼400℃ 열처리) | 금계 도전 분말 + 글라스(850℃ 소성) | 산화 루테늄계(850℃ 소성) | 수지계(200℃경화) | 상기 조합4 및 5의 특징을 모두 갖는다 |
7 | 니켈계스퍼터링(300∼400℃ 열처리) | 은계 도전 분말 + 수지(200℃ 경화) | 카본 수지계(200℃ 경화) | 수지계(200℃경화) | 상기 조합5의 특징을 가지며, 또한 상기 조합6보다 제1 상면 전극층이 비(卑)금속으로 되기 때문에 저가로 제조할 수 있다 |
8 | 니켈계스퍼터링(300∼400℃ 열처리) | 니켈계 도전 분말 + 수지 (200℃ 경화) | 카본 수지계(200℃ 경화) | 수지계(200℃경화) | 상기 조합7의 특징을 가지며, 또한 상기 조합7보다 제2 상면 전극층이 비(卑)금속으로 되기 때문에 저가로 제조할 수 있다 |
조합 | 제2 상면 전극층(63) | 제3 상면 전극층(66) | 보호층(65) | 향상되는 특징 |
1 | 은계 도전 분말 + 글라스(850℃ 소성) | 은계 도전 분말 + 수지(200℃ 경화) | 글라스계 (600℃ 소성) | 제3 상면 전극층(66)의 처리온도가 낮기 때문에 저항 값의 공정 변화가 없어 제품의 저항 값 오차가 작아진다 |
2 | 은계 도전 분말 (850℃ 소성) | 니켈계 도전 분말 + 수지(200℃ 경화) | 글라스계 (600℃ 소성) | 상기 조합1의 특징을 가지며, 또한 제3 상면 전극층(66)이 비(卑)금속으로 되기 때문에 보다 저가로 제조할 수 있다 |
3 | 은계 도전 분말 + 글라스(850℃ 소성) | 은계 도전 분말 + 수지(200℃ 경화) | 수지계 (200℃ 경화) | 보호층(65)의 처리온도가 낮게 되어 상기 조합1 보다 공정 변화가 적어지게 되어 제품의 저항 값 오차를 작게 할 수 있다 |
4 | 은계 도전 분말 + 글라스(850℃ 소성) | 니켈계 도전 분말 + 수지(200℃ 경화) | 수지계 (200℃ 경화) | 상기 조합3의 특징을 가지며, 또한 제3 상면 전극층이 비(卑)금속으로 되기 때문에 보다 저가로 제조할 수 있다 |
5 | 금계 도전 분말 + 글라스(850℃ 소성) | 은계 도전 분말 + 글라스 (600℃ 소성) | 글라스계 (600℃ 소성) | 이온 마이그레이션이 적기 때문에 부하 수명 특성이 향상된다 |
6 | 금계 도전 분말 + 글라스(850℃ 소성) | 은계 도전 분말 + 수지 (200℃ 경화) | 글라스계 (600℃ 소성) | 상기 조합1과 5의 특징을 모두 갖는다 |
7 | 금계 도전 분말 + 글라스(850℃ 소성) | 니켈계 도전 분말 + 수지 (200℃ 경화) | 글라스계 (600℃ 소성) | 상기 조합2와 5의 특징을 모두 갖는다 |
8 | 금계 도전 분말 + 글라스(850℃ 소성) | 은계 도전 분말 + 수지 (200℃ 경화) | 수지계 (200℃ 경화) | 상기 조합3과 5의 특징을 모두 갖는다 |
9 | 금계 도전 분말 + 글라스(850℃ 소성) | 니켈계 도전 분말 + 수지 (200℃ 경화) | 수지계 (200℃ 경화) | 상기 조합4와 5의 특징을 모두 갖는다 |
조합 | 제1 상면 전극층(82) | 제2 상면전극층(83) | 제3 상면전극층(86) | 저항층(84):상단보호층(85):하단 | 향상되는 특징 |
10 | 금계스퍼터링 | 은계 도전 분말 + 글라스(850℃ 소성) | 은계 도전 분말 + 글라스(200℃ 경화) | 산화 루테늄계(850℃ 소성)글라스계(600℃ 소성) | 표1의 조합1과 동일 특징 |
11 | 금계스퍼터링 | 은계 도전 분말 + 글라스(850℃ 소성) | 니켈계 도전 분말 + 수지(200℃ 경화) | 산화 루테늄계(850℃ 소성)글라스계(600℃ 소성) | 표1의 조합2와 동일 특징 |
12 | 금계스퍼터링 | 은계 도전 분말 + 글라스(850℃ 소성) | 은계 도전 분말 + 수지(200℃ 경화) | 산화 루테늄계(850℃ 소성)수지계(200℃ 경화) | 표1의 조합3과 동일 특징 |
13 | 금계스퍼터링 | 은계 도전 분말 + 글라스(850℃ 소성) | 니켈계 도전 분말 + 수지(200℃ 경화) | 산화 루테늄계(850℃ 소성)수지계(200℃ 경화) | 표1의 조합4와 동일 특징 |
14 | 금계스퍼터링 | 금계 도전 분말 + 글라스(850℃ 소성) | 은계 도전 분말 + 글라스(600℃ 소성) | 산화 루테늄계(850℃ 소성)글라스계(600℃ 소성) | 표1의 조합5와 동일 특징 |
15 | 금계스퍼터링 | 금계 도전 분말 + 글라스(850℃ 소성) | 은계 도전 분말 + 수지(200℃ 경화) | 산화 루테늄계(850℃ 소성)글라스계(600℃ 소성) | 표1의 조합6과 동일 특징 |
16 | 금계스퍼터링 | 금계 도전 분말 + 글라스(850℃ 소성) | 니켈계 도전 분말 + 수지(200℃ 경화) | 산화 루테늄계(850℃ 소성)글라스계(600℃ 소성) | 표1의 조합7과 동일 특징 |
17 | 금계스퍼터링 | 금계 도전 분말 + 글라스(850℃ 소성) | 은계 도전 분말 + 수지(200℃ 경화) | 산화 루테늄계(850℃ 소성)수지계(200℃ 경화) | 표1의 조합8과 동일 특징 |
18 | 금계스퍼터링 | 금계 도전 분말 + 글라스(850℃ 소성) | 니켈계 도전 분말 + 수지(200℃ 경화) | 산화 루테늄계(850℃ 소성)수지계(200℃ 경화) | 표1의 조합9와 동일 특징 |
19 | 니켈계스퍼터링 | 은계 도전 분말 + 수지(200℃ 경화) | 은계 도전 분말 + 수지(200℃ 경화) | 카본 수지계(200℃ 경화)수지계(200℃ 경화) | 제2 상면 전극층(83)과 저항층(84)에 저온 처리 재료를 사용하고 있기 때문에 절전할 수 있다 |
20 | 니켈계스퍼터링 | 은계 도전 분말 + 수지(200℃ 경화) | 니켈계 도전 분말 + 수지(200℃ 경화) | 카본 수지계(200℃ 경화)수지계(200℃ 경화) | 조합19의 특징과 제3 상면 전극층(86)이 비(卑)금속이기 때문에 저가로 제조할 수 있다 |
조합 | 제2 상면 전극층(105) | 제1 상면전극층(102) | 제3 상면전극층(106) | 저항층(103):상단보호층(104):하단 | 향상되는 특징 |
21 | 금계스퍼터링 | 은계 도전 분말 + 글라스(850℃ 소성) | 은계 도전 분말 + 수지(200℃ 경화) | 산화 루테늄계(850℃소성)글라스계(600℃소성) | 표1의 조합1과 동일 특징 |
22 | 금계스퍼터링 | 은계 도전 분말 + 글라스(850℃ 소성) | 니켈계 도전 분말 + 수지(200℃ 경화) | 산화 루테늄계(850℃소성)글라스계(600℃소성) | 표1의 조합2와 동일 특징 |
23 | 금계스퍼터링 | 은계 도전 분말 + 글라스(850℃ 소성) | 은계 도전 분말 + 수지(200℃ 경화) | 산화 루테늄계(850℃소성)수지계(200℃경화) | 표1의 조합3과 동일 특징 |
24 | 금계스퍼터링 | 은계 도전 분말 + 글라스(850℃ 소성) | 니켈계 도전 분말 + 수지(200℃ 경화) | 산화 루테늄계(850℃소성)수지계(200℃경화) | 표1의 조합4와 동일 특징 |
25 | 니켈계스퍼터링 | 은계 도전 분말 + 글라스(850℃ 소성) | 은계 도전 분말 + 수지(200℃ 경화) | 산화 루테늄계(850℃소성)수지계(200℃경화) | 조합23의 특징을 가지며, 제2 상면 전극층(105)이 비(卑)금속으로 되기 때문에 저가로 제조 가능 |
26 | 니켈계스퍼터링 | 은계 도전 분말 + 글라스(850℃ 소성) | 니켈계 도전 분말 + 수지(200℃ 경화) | 산화 루테늄계(850℃소성)수지계(200℃경화) | 조합25의 특징을 가지며, 제3 상면 전극층(106)이 비(卑)금속으로 되기 때문에 저가로 제조 가능 |
27 | 금계스퍼터링 | 금계 도전 분말 + 글라스(850℃ 소성) | 은계 도전 분말 + 글라스(600℃ 소성) | 산화 루테늄계(850℃ 소성)글라스계(600℃소성) | 표1의 조합5와 동일 특징 |
28 | 금계스퍼터링 | 금계 도전 분말 + 글라스(850℃ 소성) | 은계 도전 분말 + 수지(200℃ 경화) | 산화 루테늄계(850℃ 소성)글라스계(600℃소성) | 표1의 조합6과 동일 특징 |
29 | 금계스퍼터링 | 금계 도전 분말 + 글라스(850℃ 소성) | 니켈계 도전 분말 + 수지(200℃ 경화) | 산화 루테늄계(850℃ 소성)글라스계(600℃소성) | 표1의 조합7과 동일 특징 |
30 | 금계스퍼터링 | 금계 도전 분말 + 글라스(850℃ 소성) | 은계 도전 분말 + 수지(200℃ 경화) | 산화 루테늄계(850℃소성)수지계(200℃경화) | 표1의 조합8과 동일 특징 |
31 | 금계계스퍼터링 | 금계 도전 분말 + 수지(200℃ 소성) | 니켈계 도전 분말 + 수지(200℃ 경화) | 산화 루테늄계(850℃소성)수지계(200℃경화) | 표1의 조합9와 동일 특징 |
32 | 니켈계스퍼터링 | 금계 도전 분말 + 글라스(850℃ 소성) | 은계 도전 분말 + 수지(200℃ 경화) | 산화 루테늄계(850℃소성)수지계(200℃경화) | 조합25의 특징과 표1의 조합5의 특징을 모두 갖는다 |
33 | 니켈계스퍼터링 | 은계 도전 분말 + 글라스(850℃ 소성) | 니켈계 도전 분말 + 수지(200℃ 경화) | 산화 루테늄계(850℃소성)수지계(200℃경화) | 조합26의 특징과 표1의 조합5의 특징을 모두 갖는다 |
조합 | 상면 전극층(122) | 저항층(123) | 보호층(124) | 특징 |
1 | 은계 또는 금계의 도전 분말 + 글라스(850℃ 소성) | 산화 루테늄계(850℃ 소성) | 수지계(200℃ 경화) | 보호층의 형성온도가 낮기 때문에 저항값 정도(精度)가 양호 |
2 | 은계 또는 금계의 도전 분말 + 글라스(850℃ 소성) | 산화 루테늄계(850℃ 소성) | 글라스계(600℃ 소성) | 보호막이 글라스이기 때문에 내습성이 양호 |
3 | 은계 또는 금계의 도전 분말 + 글라스(850℃ 소성) | 카본 수지계(200℃ 경화) | 수지계(200℃ 경화) | 조합1의 특징에 추가하여, 저항층의 형성온도가 낮기 때문에 저 에너지화가 가능 |
4 | 은계 또는 금계의 도전 분말 + 글라스(850℃ 소성) | 니켈-크롬계크롬-실리콘계스퍼터링 박막 | 수지계(200℃ 경화) | 조합1의 특징과 동일 |
5 | 금계 유기 금속 화합물(850℃ 소성) | 산화 루테늄계(850℃ 소성) | 수지계(200℃ 경화) | 조합1의 특징에 추가하여, 금의 사용량이 적기 때문에 저가로 구성할 수 있다 |
6 | 금계 유기 금속 화합물(850℃ 소성) | 산화 루테늄계(850℃ 소성) | 글라스계(600℃ 소성) | 조합2의 특징에 추가하여, 금의 사용량이 적기 때문에 저가로 구성할 수 있다 |
7 | 금계 유기 금속 화합물(850℃ 소성) | 카본 수지계(200℃ 경화) | 수지계(200℃ 경화) | 조합3의 특징에 추가하여, 금의 사용량이 적기 때문에 저가로 구성할 수 있다 |
8 | 금계 유기 금속 화합물(850℃ 소성) | 니켈-크롬계크롬-실리콘계스퍼터링 박막 | 수지계(200℃ 경화) | (제1 실시예의 조합) |
9 | 니켈계 또는 동계 또는 금계 스퍼터링 | 니켈-크롬계크롬-실리콘계스퍼터링 박막 | 수지계(200℃ 경화) | 조합7의 특징에 추가하여, 니켈 또는 동의 경우, 비(卑)금속이기 때문에 저가로 구성할 수 있다 |
조합 | 제1 상면 전극층(142) | 제2 상면 전극층(145) | 저항층(143) | 보호층(144) | 특징 |
1 | 은계 또는 금계 도전 분말 + 글라스 (850℃ 소성) | 은계 또는 금계 도전 분말 + 글라스 (850℃ 소성) | 산화 루테늄계(850℃ 소성) | 글라스계(600℃ 소성) | 내습성 우수 |
2 | 은계 또는 금계 도전 분말 + 글라스 (850℃ 소성) | 은계 또는 니켈계 + 수지 (200℃ 경화) | 산화 루테늄계(850℃ 소성) | 수지계(200℃ 경화) | 표1의 조합1의 특징과 동일 |
3 | 은계 또는 금계 도전 분말 + 글라스 (850℃ 소성) | 은계 또는 니켈계 + 수지 (200℃ 경화) | 니켈-크롬계크롬-실리콘계스퍼터링 박막 | 수지계(200℃ 경화) | 상동 |
4 | 금계 유기 금속 화합물 (850℃ 소성) | 은계 또는 금계 도전 분말 + 글라스 (600℃ 소성) | 산화 루테늄계(850℃ 소성) | 글라스계(600℃ 소성) | 표1의 조합5의 특징과 동일 |
5 | 금계 유기 금속 화합물 (850℃ 소성) | 은계 또는 니켈계 + 수지 (200℃ 경화) | 니켈-크롬계크롬-실리콘계스퍼터링 박막 | 수지계(200℃ 경화) | (제2 실시예의 조합) |
6 | 금계 유기 금속 화합물 (850℃ 소성) | 은계 또는 니켈계 + 수지 (200℃ 경화) | 카본 수지계(200℃ 경화) | 수지계(200℃ 경화) | 표1의 조합7의 특징과 동일 |
7 | 니켈계 또는 동계 또는 금계 스퍼터링 | 은계 또는 니켈계 + 수지 (200℃ 경화) | 니켈-크롬계크롬-실리콘계스퍼터링 박막 | 수지계(200℃ 경화) | 표1의 조합9의 특징과 동일 |
8 | 니켈계 또는 동계 또는 금계 스퍼터링 | 은계 또는 니켈계 + 수지 (200℃ 경화) | 카본 수지계(200℃ 경화) | 수지계(200℃ 경화) | 표1의 조합9의 특징과 동일 |
조합 | 상면 전극층(162) | 보호층(164) | 향상되는 특징 |
1 | 금계 도전 분말+ 글라스(850℃ 소성) | 글라스계(600℃ 소성) | 이온 마이그레이션이 적기 때문에 부하 수명 특성이 향상한다 |
2 | 은계 도전 분말+ 글라스(850℃ 소성) | 수지계(200℃ 경화) | 보호층(34)의 처리 온도가 낮기 때문에 저항층의 공정 변화가 없어서 제품의 저항치 오차가 작아진다 |
3 | 금계 도전 분말+ 글라스(850℃ 소성) | 수지계(200℃ 경화) | 상기 조합1,2의 특징을 모두 가진다 |
4 | 금계 유기 금속 화합물 (850℃ 소성) | 글라스계(600℃ 소성) | 상기 조합1의 특징을 가지며, 금의 사용량이 적기 때문에 상기 조합1보다 저가로 제조할 수 있다 |
5 | 금계 유기 금속 화합물(850℃ 소성) | 수지계(200℃ 경화) | 상기 조합3,4의 특징을 모두 가진다 |
조합 | 상면 전극층(182) | 저항층(183) | 보호층(184) | 향상되는 특징 |
6 | 금계 스퍼터링(300~400℃ 열처리) | 산화 루테늄계(850℃ 소성) | 수지계(200℃ 경화) | 보호층의 처리온도가 낮기 때문에 공정 변화가 없어서 제품의 저항값 오차가 작아진다 |
7 | 금계 스퍼터링 (300~400℃ 열처리) | 카본 수지계(200℃ 경화) | 수지계(200℃ 경화) | 상기 조합6의 특징을 가지며, 또한 상기 조합6 보다 저항층의 처리온도가 낮기 때문에 저가이고 또한 전력 에너지의 절약이 가능하게 된다 |
8 | 니켈계 스퍼터링(300∼400℃ 열처리) | 카본 수지계(200℃ 경화) | 수지계(200℃ 경화) | 상기 조합7의 특징을 가지며, 또한 상기 조합7 보다 전극재료가 비(卑)금속으로 되기 때문에 저가로 제조가 가능하게 된다 |
조합 | 제1 상면 전극층 (202) | 제2 상면 전극층 (205) | 보호층 (204) | 향상되는 특징 |
1 | 은계 도전 분말 + 글라스(850℃ 소성) | 은계 도전 분말 + 수지(200℃ 경화) | 수지계(200℃ 경화) | 보호층(204)의 처리온도가 낮기 때문에 저항값의 공정 변화가 없어서 제품의 저항값 오차가 작아지게 된다 |
2 | 은계 도전 분말 + 글라스(850℃ 소성) | 니켈계 도전 분말 + 수지(200℃ 경화) | 수지계(200℃ 경화) | 상기 조합1의 특징을 가지며, 또한 제2 상면 전극층(205)의 재질을 비(卑)금속으로 하여 저가로 제조할 수 있다 |
3 | 은계 도전 분말 + 글라스(850℃ 소성) | 은계 도전 분말 + 글라스(600℃ 소성) | 글라스계(600℃ 경화) | 이온 마이그레이션이 적기 때문에 부하 수명 특성이 향상된다 |
4 | 금계 도전 분말 + 글라스(850℃ 소성) | 은계 도전 분말 + 수지(200℃ 경화) | 수지계(200℃ 경화) | 상기 조합1과 3의 특징을 모두 가진다 |
5 | 금계 도전 분말 + 글라스(850℃ 소성) | 니켈계 도전 분말 + 수지(200℃ 경화) | 수지계(200℃ 경화) | 상기 조합2와 3의 특징을 모두 가진다 |
6 | 금계 유기 금속 화합물(850℃ 소성) | 은계 도전 분말 + 글라스(600℃ 소성) | 글라스계(600℃ 경화) | 상기 조합3의 특징을 가지며, 또한 금의 사용량이 감소하므로 저가이다 |
7 | 금계 유기 금속 화합물(850℃ 소성) | 은계 도전 분말 + 수지(200℃ 경화) | 수지계(200℃ 경화) | 상기 조합1과 6의 특징을 모두 가진다 |
8 | 금계 유기 금속 화합물(850℃ 소성) | 니켈계 도전 분말 + 수지(200℃ 경화) | 수지계(200℃ 경화) | 상기 조합2와 6의 특징을 모두 가진다 |
조합 | 제1 상면 전극층 (222) | 제2 상면 전극층 (225) | 보호층 (224) | 향상되는 특성 |
9 | 금계 스퍼터링 (300∼400℃ 열처리) | 은계 도전 분말 + 수지 (200℃ 경화) | 수지계(200℃ 경화) | 보호층(224)의 처리온도가 낮기 때문에 저항값의 공정 변화가 없어서 제품의 저항값 오차가 작아지게 된다 |
10 | 금계 스퍼터링 (300∼400℃ 열처리) | 니켈계 도전 분말 + 수지 (200℃ 경화) | 수지계(200℃ 경화) | 상기 조합9의 특징을 가지며, 또한 제2 상면 전극층의 재질을 비(卑)금속으로 하여 저가로 제조할 수 있다 |
11 | 니켈계 스퍼터링 (300∼400℃ 열처리) | 은계 도전 분말 + 수지 (200℃ 경화) | 수지계(200℃ 경화) | 저항층으로서 카본 수지계가 필요하게 된다. 카본 수지계를 사용함으로써 절전이 가능하다 |
조합 | 제1 상면 전극층 (242) | 제2 상면 전극층 (245) | 보호층 (244) | 향상되는 특징 |
12 | 은계 도전 분말 + 글라스 (850℃ 소성) | 은계 도전 분말 + 수지 (200℃ 경화) | 수지계(200℃ 경화) | 보호층(244)의 처리온도가 낮기 때문에 저항층의 공정변화가 없어서 제품의 저항값 오차가 작아진다 |
13 | 은계 도전 분말 + 글라스 (850℃ 소성) | 니켈계 도전 분말 + 수지 (200℃ 경화) | 수지계(200℃ 경화) | 상기 조합12의 특징을 가지며, 또한 제2 상면 전극층의 재질을 비(卑)금속으로 하여 저가로 제조할 수 있다 |
14 | 금계 도전 분말 + 글라스 (850℃ 소성) | 은계 도전 분말 + 글라스 (600℃ 소성) | 글라스계(600℃ 경화) | 이온 마이그레이션이 적기 때문에 부하 수명 특성이 향상된다 |
15 | 금계 도전 분말 + 글라스 (850℃ 소성) | 은계 도전 분말 + 수지 (200℃ 경화) | 수지계(200℃ 경화) | 상기 조합12와 14의 특징을 모두 가진다 |
16 | 금계 도전 분말 + 글라스 (850℃ 소성) | 니켈계 도전 분말 + 수지 (200℃ 경화) | 수지계(200℃ 경화) | 상기 조합13 및 14의 특징을 모두 가진다 |
17 | 금계 유기 금속 화합물 (850℃ 소성) | 은계 도전 분말 + 글라스 (600℃ 경화) | 글라스계(600℃ 경화) | 상기 조합14의 특징을 가지며, 또한 금의 사용량이 감소하기 때문에 저가이다 |
18 | 금계 유기 금속 화합물 (850℃ 소성) | 은계 도전 분말 + 수지 (200℃ 경화) | 수지계(200℃ 경화) | 상기 조합12와 17의 특징을 모두 가진다 |
19 | 금계 유기 금속 화합물 (850℃ 소성) | 니켈계 도전 분말 + 수지 (200℃ 경화) | 수지계(200℃ 경화) | 상기 조합13과 17의 특징을 모두 가진다 |
조합 | 제1 상면 전극층 (262) | 제2 상면 전극층 (265) | 보호층(264) | 향상되는 특성 |
20 | 은계 도전 분말 + 글라스 (850℃ 소성) | 금계 스퍼터링 (200℃ 열처리) | 수지계(200℃ 경화) | 보호층(264)의 처리온도가 낮기 때문에 저항값의 공정 변화가 없어 제품의 저항값 오차가 작아진다 |
21 | 은계 도전 분말 + 글라스 (850℃ 소성) | 니켈계 스퍼터링 (200℃ 경화) | 글라스계(600℃ 소성) | 제2 상면 전극의 재질을 비(卑)금속으로 하여 저가로 제조할 수 있다 |
22 | 금계 도전 분말 + 글라스 (850℃ 소성) | 금계 스퍼터링 (200℃ 열처리) | 글라스계(600℃ 소성) | 이온 마이그레이션이 적기 때문에 부하 수명 특성이 향상된다 |
23 | 금계 도전 분말 + 글라스 (850℃ 소성) | 금계 스퍼터링 (200℃ 열처리) | 수지계(200℃ 경화) | 상기 조합20과 22의 특징을 모두 가진다 |
24 | 금계 도전 분말 + 글라스 (850℃ 소성) | 니켈계 스퍼터링 (200℃ 열처리) | 글라스계(200℃ 경화) | 상기 조합21과 22의 특징을 모두 가진다 |
25 | 금계 도전 분말 + 글라스 (850℃ 소성) | 니켈계 스퍼터링 (200℃ 열처리) | 수지계(200℃ 경화) | 상기 조합21, 22 및 20의 특징을 모두 가진다 |
26 | 금계 유기 금속 화합물 (850℃ 소성) | 금계 스퍼터링 (200℃ 열처리) | 글라스계(600℃ 소성) | 상기 조합22의 특징을 가지며, 또한 금의 사용량이 적기 때문에 저가로 제조할 수 있다 |
27 | 금계 유기 금속 화합물 (850℃ 소성) | 금계 스퍼터링 (200℃ 열처리) | 수지계(200℃ 경화) | 상기 조합23의 특징을 가지며, 또한 금의 사용량이 적기 때문에 저가로 제조할 수 있다 |
28 | 금계 유기 금속 화합물 (850℃ 소성) | 니켈계 스퍼터링 (200℃ 열처리) | 글라스계(200℃ 경화) | 상기 조합24의 특징을 가지며, 또한 금의 사용량이 적기 때문에 저가로 제조할 수 있다 |
29 | 금계 유기 금속 화합물 (850℃ 소성) | 니켈계 스퍼터링 (200℃ 열처리) | 수지계(200℃ 경화) | 상기 조합25의 특징을 가지며, 또한 금의 사용량이 적기 때문에 저가로 제조할 수 있다 |
Claims (30)
- 기판과, 상기 기판의 상면의 측부 및 측면의 일부에 걸쳐서 설치된 한 쌍의 제1 상면 전극층과, 상기 제1 상면 전극층에 전기적으로 접속하도록 설치된 한 쌍의 제2 상면 전극층과, 상기 제2 상면 전극층에 전기적으로 접속하도록 설치된 저항층과, 적어도 상기 저항층의 상면을 덮도록 설치된 보호층을 구비한 저항기.
- 제1항에 있어서, 기판의 측면의 일부에 위치하는 제1 상면 전극층은 상기 기판의 높이 방향의 상기 저항층 측에 설치한 저항기.
- 제2항에 있어서, 기판의 측면의 일부에 위치하는 제1 상면 전극층의 면적은 기판의 측면의 면적의 반분 이하인 저항기.
- 제1항에 있어서, 제1 상면 전극층 및 제2 상면 전극층을 도금 층으로 덮음과 동시에, 상기 도금층과 보호층은 동일 면 또는 상기 도금층이 높게 되도록 한 저항기.
- 제1항에 있어서, 제1 상면 전극층은 금계의 유기 금속 화합물을 소성하여 구성하거나 또는 금계의 스퍼터링에 의해 형성한 저항기.
- 제5항에 있어서, 제2 상면 전극층은 은 또는 금계의 도전 분체에 글라스를 함유하여 이루어진 저항기.
- 제6항에 있어서, 보호층은 수지계 또는 글라스계중 어느 것으로 이루어진 저항기.
- 제1항에 있어서, 제1 상면 전극층은 니켈계의 스퍼터링에 의해 형성한 저항기.
- 제8항에 있어서, 제2 상면 전극층, 저항층 및 보호층을 수지계로 구성한 저항기.
- 제1항에 있어서, 제1 상면 전극층 및 제2 상면 전극층은 기판의 길이 방향의 변과 접하지 않도록 한 저항기.
- 분할 홈을 가진 시트형상의 기판의 분할 홈의 상면에 걸쳐짐과 동시에 상기 분할 홈에 전극 페이스트를 유입하여 제1 상면 전극층을 형성하고, 상기 제1 상면 전극층과 전기적으로 접속하도록 제2 상면 전극층을 형성하며, 상기 제2 상면 전극층 사이를 전기적으로 접속하도록 저항층을 형성하고, 적어도 저항층의 상면을 덮도록 보호층을 형성하며, 상기 제1 상면 전극층을 형성하여 이루어진 상기 시트형상의 기판의 분할 홈에서 상기 시트형상의 기판을 스트립형상의 기판으로 분할하고 상기 스트립형상의 기판을 조각형상으로 분할하여 이루어지는, 기판측면의 일부에 전극을 갖는 저항기의 제조방법.
- 분할 홈을 가진 시트형상의 기판의 분할 홈의 상면에 걸쳐짐과 동시에 상기 분할 홈 내에 스퍼터링에 의해 제1 상면 전극층을 형성하고, 상기 제1 상면 전극층과 전기적으로 접속하도록 제2 상면 전극층을 형성하며, 상기 제2 상면 전극층 사이를 전기적으로 접속하도록 저항층을 형성하고, 적어도 저항층의 상면을 덮도록 보호층을 형성하며, 상기 제1 상면 전극층을 형성하여 이루어진 상기 시트형상의 기판의 분할 홈에서 상기 시트형상의 기판을 스트립형상의 기판으로 분할하고 상기 스트립형상의 기판을 조각형상으로 분할하여 이루어지는, 기판측면의 일부에 전극을 갖는 저항기의 제조방법.
- 기판과, 상기 기판의 상면의 측부 및 측면의 일부에 걸쳐서 설치된 한 쌍의 제1 상면 전극층과, 상기 제1 상면 전극층에 전기적으로 접속하도록 설치된 한 쌍의 제2 상면 전극층과, 상기 제2 상면 전극층에 전기적으로 접속하도록 설치된 저항층과, 적어도 상기 제2 상면 전극층의 상면의 일부에 설치된 제3의 상면 전극층과, 적어도 상기 저항층의 상면을 덮도록 설치된 보호층을 구비한 저항기.
- 기판과, 상기 기판의 상면에 설치된 한 쌍의 제1 상면 전극층과, 상기 제1 상면 전극층에 전기적으로 접속하도록 설치된 저항층과, 적어도 상기 제1 상면 전극층의 상면 및 상기 기판의 측면의 일부에 설치된 제2 상면 전극층과, 적어도 상기 저항층을 덮도록 설치된 보호층과, 적어도 상기 제1 상면 전극층의 일부에 겹치는 제3의 상면 전극층을 구비한 저항기.
- 분할 홈을 가진 시트형상의 기판의 상면의 측부 및 분할 홈의 상면에 걸쳐짐과 동시에 상기 분할 홈내에 전극 페이스트를 유입하여 제1 상면 전극층을 형성하고, 상기 제1 상면 전극층과 전기적으로 접속하도록 제2 상면 전극층을 형성하며, 상기 제2 상면 전극층 사이를 전기적으로 접속하도록 저항층을 형성하고, 적어도 상기 저항층의 상면을 덮도록 보호층을 형성하며, 적어도 상기 제2 상면 전극층의 상면의 일부에 겹치는 제3 상면 전극층을 형성하고, 상기 제3 상면 전극층을 형성하여 이루어진 상기 시트형상의 기판의 분할 홈에서 상기 시트형상의 기판을 스트립형상의 기판으로 분할하고 상기 스트립형상의 기판을 조각형상으로 분할하여 이루어지는 저항기의 제조방법.
- 분할 홈을 가진 시트형상의 기판의 상면의 측부 및 분할 홈의 상면에 걸쳐짐과 동시에 상기 분할 홈 내에 스퍼터링에 의해 제1 상면 전극층을 형성하며, 상기 제1 상면 전극층과 전기적으로 접속하도록 제2 상면 전극층을 형성하고, 상기 제2 상면 전극층 사이를 전기적으로 접속하도록 저항층을 형성하며, 적어도 상기 저항층의 상면을 덮도록 보호층을 형성하고, 적어도 상기 제2 상면 전극층의 상면의 일부에 겹치는 제3 상면 전극층을 형성하고, 상기 제3 상면 전극층을 형성하여 이루어진 상기 시트형상의 기판의 분할 홈에서 상기 시트형상의 기판을 스트립형상의기판으로 분할하고 상기 스트립형상의 기판을 조각형상으로 분할하여 이루어지는 저항기의 제조방법.
- 분할 홈을 가진 시트형상의 기판의 상면의 측부에 분할 홈의 상면에 걸치지 않고서 제1 상면 전극층을 형성하고, 상기 제1 상면 전극층 사이를 전기적으로 접속하도록 저항층을 형성하며, 적어도 상기 저항층의 상면을 덮도록 보호층을 형성하고, 적어도 상기 제1 상면 전극층과 전기적으로 접속하여 시트형상의 기판의 분할 홈의 상면에 걸쳐짐과 동시에 상기 분할 홈 내에 스퍼터링에 의해 제2 상면 전극층을 형성하며, 적어도 상기 제1 상면 전극층의 상면의 일부에 겹치도록 제3 상면 전극층을 형성하고, 상기 제3 상면 전극층을 형성하여 이루어진 상기 시트형상의 기판의 분할 홈에서 상기 시트형상의 기판을 스트립형상의 기판으로 분할하고 상기 스트립형상의 기판을 조각형상으로 분할하여 이루어지는 저항기의 제조방법.
- 기판과, 상기 기판의 상면의 측부에 설치된 한 쌍의 상면 전극층과, 상기 상면 전극층에 전기적으로 접속하도록 설치된 저항층과, 적어도 상기 저항층을 덮도록 설치된 보호층과, 상기 상면 전극층과 전기적으로 접속하도록 상기 기판의 측면의 일부에 설치된 측면 전극층을 구비한 저항기.
- 기판과, 상기 기판의 상면의 측부에 설치된 한 쌍의 제1 상면 전극층과, 상기 제1 상면 전극층에 전기적으로 접속하도록 설치된 저항층과, 적어도 상기 제1상면 전극층의 상면에 설치된 제2 상면 전극층과, 적어도 상기 저항층의 상면을 덮도록 설치된 보호층과, 상기 제1 상면 전극층 또는 상기 제2 상면 전극층과 전기적으로 접속하도록 상기 기판의 측면의 일부에 설치된 측면 전극층을 구비한 저항기.
- 분할 홈을 가진 시트형상의 기판의 상면에 분할 홈에 걸치지 않고서 한 쌍의 상면 전극층을 형성하는 공정과, 상기 상면 전극층 사이를 전기적으로 접속하도록 저항층을 형성하는 공정과, 적어도 저항층의 상면을 덮도록 보호층을 형성하는 공정과, 인접하는 상기 상면 전극층 사이의 분할 홈에 걸치고 또한 상기 상면 전극층과 전기적으로 접속하도록 한 쌍의 측면 전극층을 형성하는 공정과, 상기 상면 전극층을 형성하여 이루어진 상기 시트형상의 기판의 분할 홈에서 상기 시트형상의 기판을 스트립형상의 기판으로 분할하는 공정과, 상기 스트립형상의 기판을 조각형상으로 분할하는 공정을 구비한 저항기의 제조방법.
- 분할 홈을 가진 시트형상의 기판의 상면에 분할 홈에 걸치지 않고서 한 쌍의 제1 상면 전극층을 형성하는 공정과, 상기 상면 전극층 사이를 전기적으로 접속하도록 저항층을 형성하는 공정과, 적어도 저항층의 상면을 덮도록 보호층을 형성하는 공정과, 적어도 상기 제1 상면 전극층의 상면을 덮도록 제2 상면 전극층을 형성하는 공정과, 인접하는 상기 제1 상면 전극층 사이 또는 제2 상면 전극층 사이의 분할 홈에 걸치고 또한 상기 제1 상면 전극층 또는 제2 상면 전극층과 전기적으로 접속하도록 한 쌍의 측면 전극층을 형성하는 공정과, 상기 상면 전극층을 형성하여이루어진 상기 시트형상의 기판의 분할 홈에서 상기 시트형상의 기판을 스트립형상의 기판으로 분할하는 공정과, 상기 스트립형상의 기판을 조각형상으로 분할하는 공정을 구비한 저항기의 제조방법.
- 기판과, 상기 기판의 주면의 측부 및 측면의 일부에 설치된 한 쌍의 상면 전극층과, 상기 상면 전극층에 전기적으로 접속하도록 설치된 저항층과, 적어도 상기 저항층의 상면을 덮도록 설치된 보호층을 구비한 저항기.
- 분할 홈을 가진 시트형상의 기판의 분할 홈의 상면에 걸쳐짐과 동시에 상기 분할 홈에 전극 페이스트를 유입하여 상면 전극층을 형성하는 공정과, 상기 상면 전극층 사이를 전기적으로 접속하도록 저항층을 형성하는 공정과, 적어도 상기 상면 전극층과 저항층의 상면을 덮도록 보호층을 형성하는 공정과, 상기 상면 전극층을 형성하여 이루어진 상기 시트형상의 기판의 분할 홈에서 상기 시트형상의 기판을 스트립형상의 기판으로 분할하는 공정과, 상기 스트립형상의 기판을 조각형상으로 분할하는 공정을 구비한 저항기의 제조방법.
- 분할 홈을 가진 시트형상의 기판의 분할 홈의 상면에 걸쳐짐과 동시에 상기 분할 홈 내에 스퍼터링에 의해 상면 전극층을 형성하는 공정과, 상기 상면 전극층 사이를 전기적으로 접속하도록 저항층을 형성하는 공정과, 적어도 상기 상면 전극층과 저항층의 상면을 덮도록 보호층을 형성하는 공정과, 상기 상면 전극층을 형성하여 이루어진 상기 시트형상의 기판의 분할 홈에서 상기 시트형상의 기판을 스트립형상의 기판으로 분할하는 공정과, 상기 스트립형상의 기판을 조각형상으로 분할하는 공정을 구비한, 기판측면의 일부에 전극을 갖는 저항기의 제조방법.
- 기판과, 상기 기판의 상면의 측부 및 측면의 일부에 설치된 한 쌍의 제1 상면 전극층과, 상기 제1 상면 전극층에 전기적으로 접속하도록 설치된 저항층과, 적어도 상기 제1 상면 전극층의 상면에 설치된 제2 상면 전극층과, 적어도 상기 저항층의 상면을 덮도록 형성된 보호층을 구비한 저항기.
- 기판과, 상기 기판의 상면에 설치된 한 쌍의 제1 상면 전극층과, 상기 제1 상면 전극층에 전기적으로 접속하도록 설치된 저항층과, 적어도 상기 제1 상면 전극층의 상면 및 상기 기판의 측면의 일부에 설치된 제2 상면 전극층과, 적어도 상기 저항층을 덮도록 형성된 보호층을 구비한 저항기.
- 분할 홈을 가진 시트형상의 기판의 상면의 측부 및 분할 홈의 상면에 걸쳐짐과 동시에 상기 분할 홈 내에 전극 페이스트를 유입하여 제1 상면 전극층을 형성하는 공정과, 상기 제1 상면 전극층 사이를 전기적으로 접속하도록 저항층을 형성하는 공정과, 적어도 상기 제1 상면 전극층과 저항층의 상면을 덮도록 보호층을 형성하는 공정과, 적어도 상기 제1 상면 전극층과 전기적으로 접속하는 제2 상면 전극층을 형성하는 공정과, 상기 제2 상면 전극층을 형성하여 이루어진 상기 시트형상의 기판의 분할 홈에서 상기 시트형상의 기판을 스트립형상의 기판으로 분할하는 공정과, 상기 스트립형상의 기판을 조각형상으로 분할하는 공정을 구비한, 기판측면의 일부에 전극을 갖는 저항기의 제조방법.
- 분할 홈을 갖는 시트형상의 기판의 상면의 측부 및 분할 홈의 상면에 걸쳐짐과 동시에 상기 분할 홈 내에 스퍼터링에 의해 제1 상면 전극층을 형성하는 공정과, 상기 제1 상면 전극층 사이를 전기적으로 접속하도록 저항층을 형성하는 공정과, 적어도 상기 제1 상면 전극층과 저항층의 상면을 덮도록 보호층을 형성하는 공정과, 적어도 상기 제1 상면 전극층과 전기적으로 접속하는 제2 상면 전극층을 형성하는 공정과, 상기 제2 상면 전극층을 형성하여 이루어진 상기 시트형상의 기판의 분할 홈에서 상기 시트형상의 기판을 스트립형상의 기판으로 분할하는 공정과, 상기 스트립형상의 기판을 조각형상으로 분할하는 공정을 구비한, 기판측면의 일부에 전극을 갖는 저항기의 제조방법.
- 분할 홈을 가진 시트형상의 기판의 상면의 측부에 분할 홈의 상면에 걸치지 않고서 제1 상면 전극층을 형성하는 공정과, 상기 제1 상면 전극층 사이를 전기적으로 접속하도록 저항층을 형성하는 공정과, 적어도 상기 제1 상면 전극층과 저항층의 상면을 덮도록 보호층을 형성하는 공정과, 적어도 상기 제1 상면 전극층과 전기적으로 접속하고 시트형상의 기판의 분할 홈의 상면에 걸쳐짐과 동시에 상기 분할 홈 내에 전극 페이스트를 유입하여 제2 상면 전극층을 형성하는 공정과, 상기 제2 상면 전극층을 형성하여 이루어진 상기 시트형상의 기판의 분할 홈에서 상기 시트형상의 기판을 스트립형상의 기판으로 분할하는 공정과, 상기 스트립형상의 기판을 조각형상으로 분할하는 공정을 구비한, 기판측면의 일부에 전극을 갖는 저항기의 제조방법.
- 분할 홈을 가진 시트형상의 기판의 상면의 측부에 분할 홈의 상면에 걸치지 않고서 제1 상면 전극층을 형성하는 공정과, 상기 제1 상면 전극층 사이를 전기적으로 접속하도록 저항층을 형성하는 공정과, 적어도 상기 제1 상면 전극층과 저항층의 상면을 덮도록 보호층을 형성하는 공정과, 적어도 상기 제1 상면 전극층과 전기적으로 접속하고 시트형상의 기판의 분할 홈의 상면에 걸쳐짐과 동시에 상기 분할 홈 내에 스퍼터링에 의해 제2 상면 전극층을 형성하는 공정과, 상기 제2 상면 전극층을 형성하여 이루어진 상기 시트형상의 기판의 분할 홈에서 상기 시트형상의 기판을 스트립형상의 기판으로 분할하는 공정과, 상기 스트립형상의 기판을 조각형상으로 분할하는 공정을 구비한, 기판측면의 일부에 전극을 갖는 저항기의 제조방법.
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP97-177956 | 1997-07-03 | ||
JP9177956A JPH1126203A (ja) | 1997-07-03 | 1997-07-03 | 抵抗器およびその製造方法 |
JP97-183370 | 1997-07-09 | ||
JP9183370A JPH1126205A (ja) | 1997-07-09 | 1997-07-09 | 抵抗器およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20010014217A KR20010014217A (ko) | 2001-02-26 |
KR100333298B1 true KR100333298B1 (ko) | 2002-04-25 |
Family
ID=26498304
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019997012302A Expired - Fee Related KR100333298B1 (ko) | 1997-07-03 | 1998-07-02 | 저항기 및 그 제조방법 |
Country Status (5)
Country | Link |
---|---|
US (1) | US6636143B1 (ko) |
EP (1) | EP1018750A4 (ko) |
KR (1) | KR100333298B1 (ko) |
CN (1) | CN1160742C (ko) |
WO (1) | WO1999001876A1 (ko) |
Families Citing this family (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6859783B2 (en) * | 1995-12-29 | 2005-02-22 | Worldcom, Inc. | Integrated interface for web based customer care and trouble management |
US6587836B1 (en) | 1997-09-26 | 2003-07-01 | Worldcom, Inc. | Authentication and entitlement for users of web based data management programs |
EP1981041A2 (en) * | 2000-01-17 | 2008-10-15 | Matsushita Electric Industrial Co., Ltd. | Resistor and method for manufacturing the same |
TW517251B (en) * | 2000-08-30 | 2003-01-11 | Matsushita Electric Ind Co Ltd | Resistor and method of manufacturing resistor |
JP2002260901A (ja) * | 2001-03-01 | 2002-09-13 | Matsushita Electric Ind Co Ltd | 抵抗器 |
EP1460649A4 (en) * | 2001-11-28 | 2008-10-01 | Rohm Co Ltd | RESISITF PAVE AND METHOD OF MANUFACTURING THE SAME |
US6727798B2 (en) | 2002-09-03 | 2004-04-27 | Vishay Intertechnology, Inc. | Flip chip resistor and its manufacturing method |
JP3967272B2 (ja) * | 2003-02-25 | 2007-08-29 | ローム株式会社 | チップ抵抗器 |
US6828898B2 (en) * | 2003-04-03 | 2004-12-07 | Cts Corporation | Fuel tank resistor card having improved corrosion resistance |
EP1855294A1 (en) * | 2005-03-02 | 2007-11-14 | Rohm Co., Ltd. | Chip resistor and manufacturing method thereof |
PL1889920T3 (pl) * | 2005-04-13 | 2010-06-30 | Consejo Superior Investigacion | Sposób identyfikacji związków do terapii antynowotworowej in vitro |
JP2007073693A (ja) * | 2005-09-06 | 2007-03-22 | Rohm Co Ltd | チップ抵抗器とのその製造方法 |
JP4889525B2 (ja) * | 2007-03-02 | 2012-03-07 | ローム株式会社 | チップ抵抗器、およびその製造方法 |
JP2009302494A (ja) * | 2008-05-14 | 2009-12-24 | Rohm Co Ltd | チップ抵抗器およびその製造方法 |
JP2010161135A (ja) * | 2009-01-07 | 2010-07-22 | Rohm Co Ltd | チップ抵抗器およびその製造方法 |
JP5543146B2 (ja) * | 2009-07-27 | 2014-07-09 | ローム株式会社 | チップ抵抗器およびチップ抵抗器の製造方法 |
US8441335B2 (en) | 2010-10-21 | 2013-05-14 | Analog Devices, Inc. | Method of trimming a thin film resistor, and an integrated circuit including trimmable thin film resistors |
WO2012114673A1 (ja) * | 2011-02-24 | 2012-08-30 | パナソニック株式会社 | チップ抵抗器およびその製造方法 |
US8723637B2 (en) | 2012-04-10 | 2014-05-13 | Analog Devices, Inc. | Method for altering electrical and thermal properties of resistive materials |
TW201409493A (zh) * | 2012-08-24 | 2014-03-01 | Ralec Electronic Corp | 晶片式排列電阻器及其製造方法 |
JP2014072242A (ja) * | 2012-09-27 | 2014-04-21 | Rohm Co Ltd | チップ部品およびその製造方法 |
US9963777B2 (en) | 2012-10-08 | 2018-05-08 | Analog Devices, Inc. | Methods of forming a thin film resistor |
CN104376938B (zh) * | 2013-08-13 | 2018-03-13 | 乾坤科技股份有限公司 | 电阻装置 |
JP6326192B2 (ja) * | 2014-03-19 | 2018-05-16 | Koa株式会社 | チップ抵抗器およびその製造法 |
DE102016101247A1 (de) * | 2015-11-02 | 2017-05-04 | Epcos Ag | Sensorelement und Verfahren zur Herstellung eines Sensorelements |
US10312317B2 (en) * | 2017-04-27 | 2019-06-04 | Samsung Electro-Mechanics Co., Ltd. | Chip resistor and chip resistor assembly |
CN109841366A (zh) * | 2019-02-25 | 2019-06-04 | 广东风华高新科技股份有限公司 | 一种电阻器端电极薄膜化的制备方法 |
TWI707366B (zh) * | 2020-03-25 | 2020-10-11 | 光頡科技股份有限公司 | 電阻元件 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR960042780A (ko) * | 1995-05-25 | 1996-12-21 | 모리시타 요이찌 | 칩형상전자부품 및 그 제조방법 |
JPH0969406A (ja) * | 1995-08-31 | 1997-03-11 | Matsushita Electric Ind Co Ltd | 角形薄膜チップ抵抗器の製造方法 |
Family Cites Families (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US2934736A (en) * | 1957-10-08 | 1960-04-26 | Corning Glass Works | Electrical resistor |
US4176445A (en) * | 1977-06-03 | 1979-12-04 | Angstrohm Precision, Inc. | Metal foil resistor |
JPS59185801U (ja) * | 1983-05-26 | 1984-12-10 | アルプス電気株式会社 | チツプ抵抗 |
JPS6176377A (ja) * | 1984-09-25 | 1986-04-18 | Alps Electric Co Ltd | サ−マルヘツド |
NL8500433A (nl) * | 1985-02-15 | 1986-09-01 | Philips Nv | Chipweerstand en werkwijze voor de vervaardiging ervan. |
JPS61210601A (ja) * | 1985-03-14 | 1986-09-18 | 進工業株式会社 | チツプ抵抗器 |
US4792781A (en) * | 1986-02-21 | 1988-12-20 | Tdk Corporation | Chip-type resistor |
JPS63283001A (ja) * | 1987-05-14 | 1988-11-18 | Matsushita Electric Ind Co Ltd | チップ電子部品 |
US4829553A (en) * | 1988-01-19 | 1989-05-09 | Matsushita Electric Industrial Co., Ltd. | Chip type component |
DE3921651A1 (de) * | 1989-06-30 | 1991-01-10 | Siemens Ag | Mindestens sechsflaechiges elektronikbauteil fuer gedruckte schaltungen |
US5077564A (en) * | 1990-01-26 | 1991-12-31 | Dynamics Research Corporation | Arcuate edge thermal print head |
JPH0430502A (ja) * | 1990-05-28 | 1992-02-03 | Matsushita Electric Ind Co Ltd | 角形チップ部品 |
JP2836303B2 (ja) * | 1990-08-13 | 1998-12-14 | 松下電器産業株式会社 | 角形チップ抵抗器およびその製造方法 |
JP2535441B2 (ja) * | 1990-08-21 | 1996-09-18 | ローム株式会社 | チップ型抵抗器の製造方法 |
US5294910A (en) * | 1991-07-01 | 1994-03-15 | Murata Manufacturing Co., Ltd. | Platinum temperature sensor |
JPH0629102A (ja) * | 1992-07-10 | 1994-02-04 | Alps Electric Co Ltd | チップ抵抗器およびその製造方法 |
US5680092A (en) * | 1993-11-11 | 1997-10-21 | Matsushita Electric Industrial Co., Ltd. | Chip resistor and method for producing the same |
JPH07230905A (ja) * | 1994-02-17 | 1995-08-29 | Matsushita Electric Ind Co Ltd | チップ抵抗器の製造方法 |
JPH08306503A (ja) * | 1995-05-11 | 1996-11-22 | Rohm Co Ltd | チップ状電子部品 |
JP3637124B2 (ja) * | 1996-01-10 | 2005-04-13 | ローム株式会社 | チップ型抵抗器の構造及びその製造方法 |
JPH09246001A (ja) * | 1996-03-08 | 1997-09-19 | Matsushita Electric Ind Co Ltd | 抵抗組成物およびこれを用いた抵抗器 |
EP0810614B1 (en) * | 1996-05-29 | 2002-09-04 | Matsushita Electric Industrial Co., Ltd. | A surface mountable resistor |
JPH1126204A (ja) * | 1997-07-09 | 1999-01-29 | Matsushita Electric Ind Co Ltd | 抵抗器およびその製造方法 |
TW424245B (en) * | 1998-01-08 | 2001-03-01 | Matsushita Electric Ind Co Ltd | Resistor and its manufacturing method |
-
1998
- 1998-07-02 US US09/462,221 patent/US6636143B1/en not_active Expired - Fee Related
- 1998-07-02 WO PCT/JP1998/002989 patent/WO1999001876A1/ja active IP Right Grant
- 1998-07-02 EP EP98929809A patent/EP1018750A4/en not_active Withdrawn
- 1998-07-02 KR KR1019997012302A patent/KR100333298B1/ko not_active Expired - Fee Related
- 1998-07-02 CN CNB988067897A patent/CN1160742C/zh not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR960042780A (ko) * | 1995-05-25 | 1996-12-21 | 모리시타 요이찌 | 칩형상전자부품 및 그 제조방법 |
JPH0969406A (ja) * | 1995-08-31 | 1997-03-11 | Matsushita Electric Ind Co Ltd | 角形薄膜チップ抵抗器の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN1261977A (zh) | 2000-08-02 |
EP1018750A1 (en) | 2000-07-12 |
EP1018750A4 (en) | 2008-02-27 |
US6636143B1 (en) | 2003-10-21 |
CN1160742C (zh) | 2004-08-04 |
WO1999001876A1 (fr) | 1999-01-14 |
KR20010014217A (ko) | 2001-02-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100333298B1 (ko) | 저항기 및 그 제조방법 | |
EP0929083B1 (en) | Resistor and its manufacturing method | |
US20090108986A1 (en) | Chip Resistor | |
KR20080031982A (ko) | 칩 저항기 및 그 제조 방법 | |
JP2000306711A (ja) | 多連チップ抵抗器およびその製造方法 | |
JPS63144554A (ja) | 厚膜混成集積回路基板の製造方法 | |
JPH0963805A (ja) | 角形チップ抵抗器 | |
JP2000138102A (ja) | 抵抗器およびその製造方法 | |
JP2000340413A (ja) | 多連チップ抵抗器およびその製造方法 | |
JP4081873B2 (ja) | 抵抗器およびその製造方法 | |
JPH05135902A (ja) | 角形チツプ抵抗器およびその製造方法 | |
JPH0513201A (ja) | 角形チツプ抵抗器 | |
JP3867587B2 (ja) | チップ抵抗器 | |
WO2021161630A1 (ja) | 硫化検出センサ | |
JP3769859B2 (ja) | 抵抗器およびその製造方法 | |
JP2000188204A (ja) | 抵抗器およびその製造方法 | |
JP3767084B2 (ja) | 抵抗器の製造方法 | |
JPH11204303A (ja) | 抵抗器およびその製造方法 | |
JPH0645101A (ja) | チップ抵抗器およびその製造方法 | |
JP5166685B2 (ja) | チップ抵抗器とのその製造方法 | |
JP2021181931A (ja) | 硫化検出センサおよび硫化検出センサの製造方法 | |
JP2718178B2 (ja) | 角板型薄膜チップ抵抗器の製造方法 | |
JPH05144602A (ja) | 角形チツプ抵抗器 | |
JPH10321401A (ja) | 抵抗器およびその製造方法 | |
JPH1126203A (ja) | 抵抗器およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
PA0105 | International application |
St.27 status event code: A-0-1-A10-A15-nap-PA0105 |
|
PA0201 | Request for examination |
St.27 status event code: A-1-2-D10-D11-exm-PA0201 |
|
R17-X000 | Change to representative recorded |
St.27 status event code: A-3-3-R10-R17-oth-X000 |
|
PG1501 | Laying open of application |
St.27 status event code: A-1-1-Q10-Q12-nap-PG1501 |
|
E902 | Notification of reason for refusal | ||
PE0902 | Notice of grounds for rejection |
St.27 status event code: A-1-2-D10-D21-exm-PE0902 |
|
P11-X000 | Amendment of application requested |
St.27 status event code: A-2-2-P10-P11-nap-X000 |
|
P13-X000 | Application amended |
St.27 status event code: A-2-2-P10-P13-nap-X000 |
|
E701 | Decision to grant or registration of patent right | ||
PE0701 | Decision of registration |
St.27 status event code: A-1-2-D10-D22-exm-PE0701 |
|
GRNT | Written decision to grant | ||
PR0701 | Registration of establishment |
St.27 status event code: A-2-4-F10-F11-exm-PR0701 |
|
PR1002 | Payment of registration fee |
St.27 status event code: A-2-2-U10-U12-oth-PR1002 Fee payment year number: 1 |
|
PG1601 | Publication of registration |
St.27 status event code: A-4-4-Q10-Q13-nap-PG1601 |
|
PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 4 |
|
FPAY | Annual fee payment |
Payment date: 20060327 Year of fee payment: 5 |
|
PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 5 |
|
LAPS | Lapse due to unpaid annual fee | ||
PC1903 | Unpaid annual fee |
St.27 status event code: A-4-4-U10-U13-oth-PC1903 Not in force date: 20070409 Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE |
|
PC1903 | Unpaid annual fee |
St.27 status event code: N-4-6-H10-H13-oth-PC1903 Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE Not in force date: 20070409 |
|
R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-5-5-R10-R18-oth-X000 |
|
PN2301 | Change of applicant |
St.27 status event code: A-5-5-R10-R13-asn-PN2301 St.27 status event code: A-5-5-R10-R11-asn-PN2301 |