[go: up one dir, main page]

KR100299600B1 - 위상동기루프주파수신디사이저및이를이용한고속주파수로크방법 - Google Patents

위상동기루프주파수신디사이저및이를이용한고속주파수로크방법 Download PDF

Info

Publication number
KR100299600B1
KR100299600B1 KR1019940016799A KR19940016799A KR100299600B1 KR 100299600 B1 KR100299600 B1 KR 100299600B1 KR 1019940016799 A KR1019940016799 A KR 1019940016799A KR 19940016799 A KR19940016799 A KR 19940016799A KR 100299600 B1 KR100299600 B1 KR 100299600B1
Authority
KR
South Korea
Prior art keywords
signal
frequency
converter
voltage
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019940016799A
Other languages
English (en)
Other versions
KR960016153A (ko
Inventor
나가꾸라도미오
Original Assignee
가네꼬 히사시
닛뽕덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛뽕덴끼 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR960016153A publication Critical patent/KR960016153A/ko
Application granted granted Critical
Publication of KR100299600B1 publication Critical patent/KR100299600B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/101—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional control signal to the controlled loop oscillator derived from a signal generated in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L1/00—Stabilisation of generator output against variations of physical values, e.g. power supply
    • H03L1/02—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only
    • H03L1/022—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only by indirect stabilisation, i.e. by generating an electrical correction signal which is a function of the temperature
    • H03L1/026—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only by indirect stabilisation, i.e. by generating an electrical correction signal which is a function of the temperature by using a memory for digitally storing correction values

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

본 발명은 주파수 안정상태에서 희망하는 주파수를 출력하는 전압 제어된 발진기에 대한 주파수 제어 전압을 수신하고, 상기 주파수 제어 전압을 해당 디지털 신호로 변환하고 상기 디지털 신호를 출력하는 A-D 변환기와, 상기 디지털 신호의 신호값을 기억하는 기억 유닛과, 상기 신호값을 해당 아나로그 신호로 변환하고 상기 아나로그 신호를 출력하는 D-A 변환기와, 상기 A-D 변환기에 대하여 상기 주파수 제어 전압의 입력과, 상기 기억 유닛으로부터 상기 신호값의 판독과, 상기 D-A 변환기로부터의 아나로그 신호의 출력을 제어하는 제어 유닛 및, 상기 신디사이저가 개시되기전 제어 유닛에 의해 상기 전압 제어된 발진기에 상기 아나로그 신호의 출력전압을 인가하는 루프 필터를 포함하는 PLL 주파수 신디사이저와 이 신디사이저를 이용하는 고속 주파수 로크방법에 관한 것이다.

Description

위상동기루프 주파수 신디사이저 및 이를 이용한 고속 주파수 로크 방법
제 1 도는 종래의 PLL 주파수 신디사이저를 도시하는 블록도.
제 2 도는 본 발명의 제 1 실시예를 도시하는 블록도.
제 3 도는 제 2 도에 도시한 제 1 실시예의 동작을 도시하는 순서도.
제 4 도는 본 발명의 제 2 실시예를 도시하는 블록도.
제 5 도는 제 4 도에 도시한 제 2 실시예의 동작을 도시하는 순서도.
* 도면의 주요 부분에 대한 부호의 설명
3 : 위상 비교기 9 : A-D 변환기
12 : 기억유닛 102 : 주파수 분할기
109 : 제어기 111 : D-A 변환기
본 발명은 고속 주파수 다중 채널 라디오 등에 이용되며 고속 주파수 로크 함수를 갖는 PLL(Phase-Lockde Loop) 주파수 신디사이저 및, 이 신디사이저를 이용하는 고속 주파수 로크 방법에 관한 것이다.
종래의 PLL 주파수 신디사이저는 일본 특허 공부 제 1-305724 호에 공지되어 있다. 종래의 PLL 주파수 신디사이저에 따르면, 고속 주파수 로크 동작을 실현하기 위하여 동작을 개시할 때 기억 수단으로부터 호출된 디지털 신호가 아나로그 신호로 변환되고, 또한 전압 제어된 발진기의 희망하는 발진 주파수 제어 전압에 대응하는 포텐셜이 포텐셜 주입 수단에 의해 루프 필터로 주입된다.
제 1 도는 상기 출원에 공지된 PLL 주파수 신디사이저를 도시하는 블록도이다. 이 신디사이저에 따르면, 기준 발진기(101)로부터의 출력은 주파수 분할기(102)에 의해 1/M 신호 출력으로 주파수 분할되고 기준 신호로서 위상 비교기(103)에 입력된다. 다른 한편으로, 희망하는 주파수를 출력하는 전압-제어된 발진기(104)로부터의 출력은 가변 주파수 분할기(105)에 의해 1/N 신호 출력으로 주파수 분할되며, 위상 비교기(103)에 입력된다. 위상 비교기는 주파수 분할기(102)로부터의 출력 및 가변 주파수 분할기(105) 사이에서 위상차 성분을 출력한다. 위상 비교기(103)로부터 출력은 전압 제어된 발진기(104)로부터의 출력에 관한 위상차를 제어하기 위해서 전하펌프(106) 및 루프 필터(107)를 통해 전압 제어된 발진기(104)의 제어 단자에 입력된다. 이 동작과 더불어 기준 신호와 함께 동기화된 안정한 출력이 전압 제어된 발진기(104)로부터 획득될 수 있다.
파우어가 처음 턴온(turn-on)할때나 채널 사이의 주파수가 변화할 때 주파수 로크 시간을 감소시키기 위해서, PLL 주파수 신디사이저는 제어기(109)로부터 전송된 채널 지정 데이터를 기초로 디지털 대응 신호를 출력하는 ROM(110)과, 이 ROM(110)으로부터 전송된 상기 대응 신호로 변환하는 D-A 변환기(111)와, D-A 변환기(111)의 출력 회로에 공급된 주입 레지스터(112) 및, 제어기(109)로부터 스위칭 제어 신호에 따른 동작을 전환하는 전환 스위치(103)를 포함한다.
상술한 종래의 PLL 주파수 신디사이저에서 온도의 변화나 전압 제어된 발진기에서의 변화는 희망하는 주파수로 주파수 제어 전압을 변화하게 한다. 이런 이유로 대략적인 범위에서의 포텐셜은 주입 수단에 의해 인가될 수 있다. 이것은 전압 제어된 발진기로부터 출력 주파수가 PLL 주파수 신디사이저의 동작을 시작할 때 희망하는 주파수로부터 크게 편기하기 때문이다. 이 경우에 주파수 로크 시간은 충분히 감소될 수 없다.
본 발명은 상술한 문제점을 해결하기 위해 행해지며, 또한 첫 번째 목적은 온도의 변화 혹은 디바이스의 불규칙의 변경에 무관한 고속 주파수 로크 동작을 안정하게 수행할 수 있는 PLL 주파수 신디사이저를 제공하는 것이다.
본 발명의 두 번째 목적은 첫 번째 목적에 의해 제공된 PLL 주파수 신디사이저를 이용하는 안정한 고속 주파수 로크 방법을 제공하는 것이다.
본 발명의 제 1 측면에 따르면, 루프 필터를 포함하는 PLL 주파수 신디사이저를 제공하고 있으며, 주파수 제어 전압에 대응하는 디지털 신호를 출력하기 위해 주파수 안정 상태로 전압 제어된 발진기로부터 주파수 제어 전압을 수신하는 A-D 변환기와, 디지털 신호를 기억하는 기억 유닛과, 디지털 신호에 대응하는 아나로그 신호를 출력하기 위해 기억 유닛으로부터 판독된 디지털 신호를 수신하는 D-A 변환기 및, 아나로그 신호의 출력 전압을 주파수 신디사이저가 개시되기 전 루프 필터에 인가하는 수단을 포함하고 있다.
본 발명의 제 2 측면에 따르면, 루프 필터를 포함하는 PLL 주파수 신디사이저를 제공하고 있으며, 주파수 제어 전압에 대응하는 제 1 디지털 신호를 출력하기 위해 주파수 안정상태로 전압 제어된 발진기로부터 주파수 제어 전압을 수신하는 A-D 변환기와, 제어 전압으로 A-D 변환기로부터 출력을 기억하는 기억 유닛과, 온도차에 따라 주파수 제어 단자들간에서 포텐셜차이를 출력하는 온도 부상 수단과, 제 2 디지털 신호를 출력하기 위해 주파수 안정 상태로서 제어 전압에 상기 포텐셜 차이를 가산하는 제어 유닛과, 제 2 디지털 신호를 아나로그 신호 변환하고 아나로그 신호를 출력하는 D-A 변환기 및, 주파수 신디사이저가 개시되기 전에 아나로그 신호의 출력 전압을 루프 필터에 인가하는 수단을 포함한다.
본 발명의 제 3 측면에 따르면, 기준 발진 전압에 관한 위상차 성분은 발진된 아나로그 기준 발진 전압과 동기화된 안정한 출력 주파수를 획득하고 기준 발진기로 출력하는데 보상되도록 아나로그 주파수 제어 전압을 발진하고 출력하는 전압제어된 발진기를 포함하는 PLL 주파수 신디사이저를 제공하고 있으며, 주파수 안정 상태로 주파수 제어 전압을 수신하고 주파수 제어 전압을 대응하는 디지털 신호로 변환하고 이 디지털 신호를 출력하는 A-D 변환기와, 디지털 신호의 신호값을 기억하는 기억 유닛과, 상기 신호값을 대응하는 아나로그 신호로 변환하고 이 아날로그 신호를 출력하는 D-A 변환기와, 기억 유닛으로부터 신호값을 판독하는 A-D 변환기로의 주파수 제어 전압의 입력 및 D-A 변환기로부터 아나로그 신호의 출력을 제어하는 제어 유닛 및, 주파수 신디사이저가 개시되기 전에 상기 제어 유닛에 의해 전압 제어된 발진기에 아나로그 신호의 출력 전압을 인가하는 루프 필터를 포함한다.
본 발명의 제 4 측면에 따르면, 제 3 측면에 따른 PLL 주파수 신디사이저를 제공하고 있으며, 신디사이저 주위의 상태온도를 검출하는 온도 검출 수단과, 신디사이저의 동작 및 비동작 상태간의 온도 차이에 따라 제어 유닛의 단자들간에서 포텐셜 차이를 보상하는 온도 보상 신호를 출력하는 온도 보상 수단을 더 포함하는 경우에, 제어 유닛은 아나로그 신호를 신호값과 보상 신호를 기초로 해서 온도 보상된 온도 보상 아나로그 신호로 변환시킨다.
제 2 목적을 성취하기 위해서, 본 발명의 제 5 측면에 따르면 PLL 주파수 신디사이저가 개시되기 바로 전 기억 유닛에 기억되는 A-D 변환기로부터 출력 신호를 판독하는 단계와, D-A 변환기에 의한 판독 신호에 대응하는 출력 전압에 따라 판독 신호를 아나로그 신호로 변환하는 단계와, 출력 전압을 루프 필터의 개패시터에 인가하는 단계와, 전하 펌프로부터 루프 필터를 차단하기 위해 루프 스위치를 켜서 고속 주파수 로크 동작을 수행하기 위해 PLL 주파수 신디사이저를 명령하는 단계와, 주파수 안정 상태에서 A-D 변환으로부터 출력신호를 검출하는 단계와, PLL 주파수 신디사이저의 동작이 정지하기 바로 직전에 기억 유닛에 출력 신호를 기억하는 단계 및, 루프 스위치를 그리고 PLL 주파수 신디사이저의 동작을 정지하는 단계를 포함하는 고속 주파수 로크 방법을 제공하고 있다.
본 발명의 제 6 측면에 따르면, 기억 유닛에 기억되는 A-D 변환기로부터의 출력신호와 우선정지 바로 전에 제 1 온도정보를 판독하는 단계와, ROM 으로부터의 제 1 온도 정보에 관한 온도 차이에 대응한 전압 전하량의 디지털값을 판독하기 위해 온도 검출기로써 검출된 제 2 온도 정보를 수신하는 단계와, 기억 유닛으로부터 판독된 출력 신호의 합성 및 ROM 으로부터 판독된 디지털값을 D-A 변환기에 의한 합성신호에 대응하는 출력 전압에 따라 온도 합성신호로 변환하는 단계와, 전하 펌프로부터 루프 필터를 차단하기 위해 루프 스위치를 키고 고속 주파수 로크동작을 수행하기 위해 PLL 주파수 신디사이저를 명령하는 단계와, A-D 변환기로부터 출력 신호를 주파수 안정 상태에서 검출하는 단계와, 온도 검출기로부터 새 온도 정보를 수신하고 PLL 주파수 신디사이저의 동작이 정지되기 바로 전에 기억 유닛에 출력 신호와 정보를 기억하는 단계 및 루프 스위치를 턴 오프(turn-off)하고 PLL 주파수 신디사이저를 정지하는 단계를 포함하는 고속 주파수 로크 방법을 제공하고 있다.
본 발명의 PLL 주파수 신디사이저는 이 장치가 동작할 때 주파수 안정 상태에서 전압 제어된 발진기에 의해 발진되고 출력되는 주파수 제어 전압의 제어 전압값을 기억 유닛에 기억하는 기능과, 선동작 상태의 출력 전압을 상기 장치가 다시 동작될 때 오류없이 전압 제어된 발진기의 제어 단자에 인가하기 위해 기억 유닛으로부터 기억된 내용을 판독하는 기능을 구비한다.
본 발명의 다른 PLL 주파수 신디사이저에서, 주파수 안정상태의 온도 정보는 기억 유닛에 기억되며, 온도의 변화를 고려한 출력 전압을 인가하기 위해 상기 장치가 다시 동작될 때 상기 정보는 기억 유닛으로부터 판독된다.
두 PLL 주파수 신디사이저에서, 안정한 고속 주파수 로크 동작은 항상 주파수 신디사이저에 의해 수행된다.
상술로부터 명확한 바와같이, 본 발명의 PLL 주파수 신디사이저에 의하면, 안정한 주파수로 전압 제어된 발진기로부터 발진되어 출력된 온도 정보 혹은 주파수 제어 전압이 기억된다. 상기 장치가 재개시될 때, 고주파수 로크 동작이 온도의 변화 혹은 장치의 비규칙성에 관계없이 안정하게 수행될 수 있는 이유는 출력 전압 혹은 온도 보상된 출력 전압이 오류없이 루프 필터에 인가되기 때문이다.
본 발명의 상기 외에 여러 장점, 특징 및 부가적인 목적이 다음의 상세한 설명과 첨부도면에 관련해서 행해질 때 본 기술에 숙련된 사람에게 명확해지는데, 본 발명의 원리에 부합하는 양호한 구조적 실시예가 실시예를 통해 나타나게 된다.
본 발명의 PLL 주파수 신디사이저의 양호한 실시예가 첨부도면(제 2 도 내지 제 5 도)과 관련해서 상세히 후술된다. 본 발명의 PLL 주파수 신디사이저가 동일 주파수에서 간헐적으로 동작하고 있음을 주목한다.
제 2 도는 본 발명의 일실시예에 따른 PLL 주파수 신디사이저의 기본 장치를 도시하는 블록 다이어그램이다.
이 PLL 주파수 신디사이저는 아나로그 기준 발진 전압을 발진하고 출력하는 기준 발진기(1)와, 기준 전압과 동기화된 안정한 출력 주파수를 얻기 위한 기준 전압과 관련한 위상차 성분을 보상하기 위해서 아나로그 주파수 제어 전압을 발진하고 출력하는 전압 제어된 발진기(VCO; 5)를 포함한다.
또한, PLL 주파수 신디사이저는 이의 주요 구성으로서, 주파수 안정 상태에서 주파수 제어 전압을 수신하고 해당 디지털 신호로 전압을 변환해서 디지털 신호를 출력하는 A-D(아나로그-디지탈)변환기(9)와 디지털 신호의 신호 출력 전압값을 기억하는 기억 유닛(12)과, 신호 출력 전압값을 해당 아나로그 신호로 변환하고 아나로그 신호를 출력하는 D-A(디지탈-아나로그)변환기(11)와, 상기 A-D 변환기(9)에 대해 주파수 제어 전압의 입력을 제어하고, 기억 유닛(12)으로부터 신호 출력 전압을 판독하는 제어 유닛(10) 및, 장치가 개시되기전 제어 유닛(1)에 의해 전압 제어된 발진기(5)에 아나로그 신호의 출력 전압을 인가하는 루프 필터(8)를 포함한다.
PLL 주파수 신디사이저의 일반적인 동작이 간략히 후술된다. PLL 주파수 신디사이저가 초기 동작 상태에 있을 때 기준 발진기(1)로부터 발진되어 출력된 기준 발진 전압이 주파수 분할기(2)에 의해 주파수 분할되고 나서 위상 비교기(3)에 입력된다. 달리 말해서, 전압 제어된 발진기(5)로부터 발진되어 출력된 주파수 제어 전압이 주파수 분할기에 의해 주파수 분할되고 나서 위상 비교기(3)에 입력된다. 위상 비교기(3)는 주파수 분할기(2 및 4)로부터의 전압들간의 위상차에 대응하는 위상차 신호를 출력한다. 위상 비교기(3)로부터 출력된 위상차 신호(펄스 신호)는 펄스 신호를 전압 값으로 변환하는 전하 펌프(6)와 단락된 상태의 루프 스위치(7) 및 루프 필터를 통해 전압 제어된 발진기(5)의 단자에 입력된다. 전압 제어된 발진기(5)는 위상차를 보상할 때 획득된 주파수 제어 전압을 발진시키고 출력한다. 이런 동작과 함께 기준 신호와 동기화된 안정한 출력 주파수가 획득될 수 있다.
달리 표현해서, PLL 주파수 신디사이저가 OFF 상태에 있을 때, 제어 유닛(10)은 루프 스위치(7)를 턴오프하기 위해 제어한다. 모든 기준 발진기(1), 주파수 분할기(2), 위상 비교기(3), 주파수 분할기(4), 전압 제어된 발진기(5) 및 전하 펌프가 꺼지게 된다. 파우어가 전원 절약을 위해 비사용 상태에서 턴오프되는 경우의 이른바 간헐적인 제어에 있어서, 시스템 정합의 관점에서, 선정된 주파수를 출력하기 위해 전압 제어된 발진기(5)로부터 출력된 주파수 제어 전압은 루프 필터(8)의 캐패시터(C)에 의해 유지되어야만 하고, 또한 고속 주파수 로크 동작이 PLL 주파수 신디사이저를 재개시할 때 수행되어지는 것이 필요하다. 개패시터(C)에서 유지되는 전하는 전하 펌프(6)의 형태에 따라 변화할 수 있기 때문에 루프 스위치(7)는 회로의 OFF 상태를 확고히 하는데 제공된다.
제 2 도에 도시한 본 발명의 제 1 실시예의 동작이 제 3 도에 도시한 순서도와 관련해서 기술하고자 한다.
PLL 주파수 신디사이저가 개시되기 바로전에, 제어유닛(10)은 기억유닛(12; F-1)에 기억된 신호(V1)를 판독한다. D-A 변환기(11)는 신호(V1)를 신호값에 대응하는 아나로그 신호로 변환하고 이 아나로그 신호를 출력한다. 아나로그 신호의 출력 전압(V1)을 루프 필터(8; F-2)의 캐패시터에 인가된다. 루프 스위치(7)가 PLL 주파수 신디사이저를 개시하기 위해 켜질 때(F-3), 출력 전압(V1)은 선정된 주파수를 얻기 위해 루프 필터(8)에 이미 인가된다. 따라서 고속 주파수 로크 동작이 수행된다(F-4).
계속해서, PLL주파수 신디사이저의 동작이 정지하기 바로전, 주파수 안정 상태에서 A-D 변환기(9)에 의해 루프 필터(8)를 통해 출력된 아나로그 신호를 변환할 때 획득된 디지털 신호는 기억 유닛(12; F-5)에서 검출되어 기억된다. 그 결과, 루프 스위치(7)는 PLL 주파수 신디사이저(F-7)를 정지시키기 위해 꺼지게 된다.
제 4 도는 다른 실시예(제 2 실시예)에 따른 PLL 주파수 신디사이저의 기본적인 장치를 도시하는 블록 다이어그램이다. 상기 PLL 주파수 신디사이저에 있어서, 출력 전압은 OFF 상태에서 검출된 온도의 변화를 기초로 루프 필터(8)에 인가된다.
좀 더 특별하게, 제 2 실시예의 PLL 주파수 신디사이저는 본 장치의 상태 온도(T1및 T2)를 검출하는 온도 검출 수단과, 본 장치의 동작 및 비동작 상태간의 온도 차이(T2-T1)와 일치해서 제어 유닛(10)의 단자 사이의 포텐셜 차이를 보상하는 보상 신호 △V를 출력하는 온도 보상 수단을 포함한다. 제어 유닛(10)은 A-D 변환기(9)로부터의 디지털 신호(V1; 제 1 디지털 신호)를 디지털 신호(V1) 및 보상 신호(△V)를 기초로 해서 온도 보상된 온도 보상 디지털 신호(V1+△V; 제 2 디지털 신호)로 변환시킨다.
제 2 실시예의 동작이 제 5 도에 도시한 순서도와 관련해서 기술될 것이다.
제어유닛(10)은 PLL 주파수 신디사이저가 개시되기 바로전 온도 검출기(13)에 의해 검출된 온도 정보 T2를 수신한다. 제어 유닛(10)은 온도 차이(T2-T1)를 확인하기 위해 기억 유닛(12)에 기억된 온도 정보(T1) 및 디지털 신호(V1)를 판독한다. 제어 유닛(10)은 온도 차이(T2-T1)에 대응하는 전압 변화량의 디지털값 △V의 정보를 ROM(Read Only Memory : 14, (S-1))으로부터 판독하고, 또한 디지털 신호 △V를 디지털 신호 V1에 추가할 때 발생되는 합성 디지털 신호 V1+△V를 D-A 변환기(11)에 전송한다. D-A 변환기(11)는 합성 디지털 신호를 온도 보상된 보상 아나로그 신호 V1+△V로 변환하고 나서 이 신호를 출력한다. 이때에, 보상 아나로그 신호의 출력 전압 V1+△V는 루프 필터(8 : S-2)에 인가된다. 즉 온도 검출기(13) 및 ROM(14)은 각각 상술한 온도 검출 수단 및 온도 보상 수단으로 동작한다.
계속해서, 제어 유닛(10)은 PLL 주파수 신디사이저가 꺼지기 바로전 주파수 안정 상태에서 A-D 변환기(9)에 의해 루프 필터(8)를 통해 출력된 아나로그 신호를 변환할 때 획득되는 디지털 신호 V1을 검출하고 나서 기억 유닛(12)에 디지털 신호 V1을 기억한다. 동시에 제어유닛(10)은 온도 검출기(13)로부터 온도 정보 T1을 수신하고 기억 유닛(12)에 이 정보를 기억한다.
제 2 실시예의 PLL 주파수 신디사이저에 있어서, 온도가 간헐적인 동작 사이에서 갑자기 변화할 때도 출력 전압은 오류를 최소화하는 동안 선정된 주파수를 획득하기 위해 전압 제어된 발진기(5)에 인가된다. 따라서, 안정한 고속 주파수 로크 동작이 수행될 수 있다.
또한, PLL 주파수 신디사이저는 주파수가 변화하는 동안에 이용되도록 하기 위해 개선될 수 있다. 이 경우에 전원이 켜질 때 주파수 분할기(4)의 제수(divisor)가 변경되고, 주파수는 예를들면 L 내지 H 채널로 변경된다. 이때에 제어 전압과 온도 정보는 주파수값과 일치해서 기억 유닛(12)에 기억된다.
PLL 주파수 신디사이저가 개시되기 바로전에 제 2 실시예에서처럼, 온도의 변화로 인한 디지털 신호 △V1을 디지털 신호 V1에 추가할 때와 그와 유사하게 수행될 때 합성디지탈 신호 V1+△V의 출력이 획득되고 나서, 보상 아나로그 신호의 출력 전압 V1+△V이 루프필터(8)에 인가된다.
또한, 이 경우에, 오류를 최소화하는 동안 선정된 주파수를 획득하기 위해 출력 전압은 전압 제어된 발진기(5)에 인가될 수 있다. 그러므로 안정한 고속 주파수 로크 동작이 수행될 수 있다.

Claims (6)

  1. 루프 필터를 구비한 PLL(Phase-Locked Loop) 주파수 신디사이저에 있어서;
    주파수 안정 상태에서 전압 제어 발진기로부터 주파수 제어 전압을 수신하여 상기 주파수 제어 전압에 대응하는 디지털 신호를 출력하는 A-D 변환기;
    상기 디지털 신호를 기억하는 기억 유닛;
    상기 기억 유닛으로부터 판독된 디지털 신호를 수신하여 상기 디지털 신호에 대응하는 아나로그 신호를 출력하는 D-A 변환기; 및
    상기 주파수 신디사이저가 기동되기 전에 상기 루프 필터에 아나로그 신호의 출력 전압을 인가하는 수단을 포함하는 PLL 주파수 신디사이저.
  2. 루프 필터를 구비한 PLL 주파수 신디사이저에 있어서;
    주파수 안정 상태에서 전압 제어 발진기로부터 주파수 제어 전압을 수신하여 상기 주파수 제어 전압에 대응하는 제 1 디지털 신호를 출력하는 A-D 변환기;
    상기 A-D 변환기로부터의 상기 제 1 디지털 신호를 기억하는 기억 유닛;
    온도차에 대응하여 주파수 제어 단자들 사이의 전위차를 출력하는 온도 보상수단;
    주파수 안정 상태에서 상기 제 1 디지털 신호에 상기 전위차를 가산하여 제 2 디지털 신호를 출력하는 제어 유닛;
    상기 제 2 디지털 신호를 아나로그 신호로 변환하여 상기 아나로그 신호를 출력하는 D-A 변환기; 및
    상기 주파수 신디사이저가 기동되기 전에 상기 루프 필터에 상기 아나로그 신호의 출력 전압을 인가하는 수단을 포함하는 PLL 주파수 신디사이저.
  3. 기준 발진 전압에 관한 위상차 성분이 기준 발진기로부터 발진되어 출력된 아나로그 기준 발진 전압에 동기화된 안정한 출력 주파수를 획득하기 위해 보상되도록 아나로그 주파수 제어 전압을 발진하여 출력하는 전압 제어 발진기를 구비하는 PLL 주파수 신디사이저에 있어서;
    주파수 안정 상태에서 주파수 제어 전압을 수신하고, 상기 주파수 제어 전압을 대응하는 디지털 신호로 변환하여 상기 디지털 신호를 출력하는 A-D 변환기;
    상기 디지털 신호의 신호값을 기억하는 기억 유닛;
    상기 신호값을 대응하는 아나로그 신호로 변환하여 상기 아나로그 신호를 출력하는 D-A 변화기;
    상기 A-D 변환기에 대한 상기 주파수 제어 전압의 입력, 상기 기억 유닛으로 부터의 상기 신호값의 판독, 상기 D-A 변환기로부터의 상기 아나로그 신호의 출력을 제어하는 제어 유닛;
    상기 신디사이저가 기동되기 전에 상기 제어 유닛에 의해서 상기 전압 제어 발진기에 상기 아나로그 신호의 출력 전압을 인가하는 루프 필터를 포함하는 PLL 주파수 신디사이저.
  4. 제 3 항에 있어서,
    상기 신디사이저 주위의 상태 온도를 검출하는 온도 검출 수단;
    상기 신디사이저의 동작 상태 및 비동작 상태간의 온도차에 대응하여 상기 제어 유닛의 단자들간의 전위차를 보상하기 위해 온도 보상 신호를 출력하는 온도 보상 수단을 더 포함하며;
    상기 제어 유닛은 상기 신호값과 상기 보상 신호에 기초하여 상기 아나로그 신호를 온도 보상된 온도 보상 아나로그 신호로 변환하는 PLL 주파수 신디사이저.
  5. 고속 주파수 로크 방법에 있어서;
    PLL 주파수 신디사이저가 기동되기 직전에 기억 유닛에 기억된 출력 신호를 A-D 변환기로부터 판독하는 단계;
    판독 신호를 D-A 변환기에 의해서 상기 판독 신호에 대응하는 출력 전압이 되는 아나로그 신호로 변환하여 상기 출력 전압을 루프 필터의 캐패시터에 인가하는 단계;
    충전 펌프로부터 상기 루프 필터를 차단하기 위해 루프 스위치를 턴온(turn-on)하여 상기 PLL 주파수 신디사이저에게 고속 주파수 로크 동작의 실행을 명령하는 단계;
    주파수 안정 상태에서 상기 A-D 변환기로부터 출력 신호를 검출하고, 상기 PLL 주파수 신디사이저의 동작이 정지되기 직전에 상기 기억 유닛에 상기 출력 신호를 기억하는 단계; 및
    상기 루프 스위치를 턴오프(turn-off)하고, 상기 PLL 주파수 신디사이저의 동작을 정지시키는 단계를 포함하는 고속 주파수 로크 방법.
  6. 고속 주파수 로크 방법에 있어서;
    기억 유닛에 기억되는 A-D 변환기로부터의 출력 신호와 이전의 정지 직전의 제 1 온도 정보를 판독하고, PLL 주파수 신디사이저가 기동되기 직전에 ROM으로부터 상기 제 1 온도 정보에 대한 온도차에 대응하는 전압 변화량의 디지털값을 판독하기 위해 온도 검출기에 의해 검출된 제 2 온도 정보를 수신하는 단계;
    상기 기억 유닛으로부터 판독된 상기 출력 신호와 상기 ROM으로부터 판독된 상기 디지털값과의 합성 신호를 D-A 변환기에 의해서 상기 합성 신호에 대응하는 출력 전압이 되는 온도 보상 신호로 변환하고 상기 출력 전압을 루프 필터의 캐패시터에 인가하는 단계;
    충전 펌프로부터의 상기 루프 필터를 차단하기 위해 루프 스위치를 턴온하고, 고속 주파수 로크 동작의 실행을 상기 PLL 주파수 신디사이저에 명령하는 단계;
    주파수 안정 상태에서 상기 A-D 변환기로부터 출력 신호를 검출하고, 상기 온도 검출기로부터 새로운 온도 정보를 수신하여 상기 PLL 주파수 신디사이저의 동작이 정지하기 직전에 상기 출력 신호와 상기 정보를 상기 기억 유닛에 기억하는 단계; 및
    상기 루프 스위치를 턴오프하고 상기 PLL 주파수 신디사이저를 정지시키는 단계를 포함하는 고속 주파수 로크 방법.
KR1019940016799A 1993-07-12 1994-07-11 위상동기루프주파수신디사이저및이를이용한고속주파수로크방법 Expired - Fee Related KR100299600B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP5171427A JP2581398B2 (ja) 1993-07-12 1993-07-12 Ｐｌｌ周波数シンセサイザ
JP93-171427 1993-07-12

Publications (2)

Publication Number Publication Date
KR960016153A KR960016153A (ko) 1996-05-22
KR100299600B1 true KR100299600B1 (ko) 2001-10-22

Family

ID=15922938

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940016799A Expired - Fee Related KR100299600B1 (ko) 1993-07-12 1994-07-11 위상동기루프주파수신디사이저및이를이용한고속주파수로크방법

Country Status (5)

Country Link
US (1) US5477194A (ko)
JP (1) JP2581398B2 (ko)
KR (1) KR100299600B1 (ko)
CN (1) CN1049541C (ko)
TW (2) TW296513B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100891475B1 (ko) 2002-05-20 2009-04-02 후지쯔 마이크로일렉트로닉스 가부시키가이샤 주파수 신디사이저 회로
KR101358289B1 (ko) * 2005-09-26 2014-02-06 사이프레스 세미컨덕터 코포레이션 전력을 보존하기 위한 위상동기루프의 3-상태화

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI98258C (fi) * 1994-06-07 1997-05-12 Nokia Telecommunications Oy Menetelmä vaihelukitun silmukan ohjaamiseksi ja vaihelukittu silmukka
US5659884A (en) * 1995-02-10 1997-08-19 Matsushita Communication Industrial Corp. Of America System with automatic compensation for aging and temperature of a crystal oscillator
JP3186500B2 (ja) * 1995-03-29 2001-07-11 三菱電機株式会社 無線装置及び無線装置の調整方法
JP2953992B2 (ja) * 1995-06-02 1999-09-27 埼玉日本電気株式会社 Ｐｌｌ回路
US5604465A (en) * 1995-06-07 1997-02-18 International Business Machines Corporation Adaptive self-calibration for fast tuning phaselock loops
JP3256422B2 (ja) * 1995-10-23 2002-02-12 日本電気株式会社 周波数シンセサイザ
US5926515A (en) * 1995-12-26 1999-07-20 Samsung Electronics Co., Ltd. Phase locked loop for improving a phase locking time
US5898903A (en) * 1996-03-14 1999-04-27 Alligator Communications, Inc. Multiple address radio system having automatic radio calibration for reducing frequency offset between radio frequency carriers
US5604468A (en) * 1996-04-22 1997-02-18 Motorola, Inc. Frequency synthesizer with temperature compensation and frequency multiplication and method of providing the same
US5955928A (en) * 1996-12-26 1999-09-21 Micro Magic, Inc. Automatically adjusting the dynamic range of the VCO in a PLL at start-up for optimal operating point
US5889829A (en) * 1997-01-07 1999-03-30 Microchip Technology Incorporated Phase locked loop with improved lock time and stability
CN1146111C (zh) * 1997-06-19 2004-04-14 皇家菲利浦电子有限公司 数字通信设备
JP2959535B2 (ja) * 1997-09-19 1999-10-06 日本電気株式会社 間欠制御受信回路
KR19990030658A (ko) * 1997-10-02 1999-05-06 윤종용 고속 위상 동기 루프 및 그의 로킹 방법
US6411237B1 (en) 1997-10-21 2002-06-25 Emhiser Research Ltd Nonlinear digital-to-analog converters
WO1999021281A1 (en) * 1997-10-21 1999-04-29 Lautzenhiser Lloyd L Adaptive frequency-hopping oscillators
EP0993122B1 (en) * 1998-10-06 2005-05-11 STMicroelectronics S.r.l. Method for reducing the settling time in PLL circuits
FI106757B (fi) * 1999-03-15 2001-03-30 Nokia Networks Oy Menetelmä ja järjestely ohjaussignaalin muodostamiseksi
JP2001344039A (ja) * 2000-03-31 2001-12-14 Seiko Epson Corp 情報処理装置、情報処理装置の制御方法および情報処理装置の制御プログラム
US6268780B1 (en) 2000-04-26 2001-07-31 National Semiconductor Corporation Frequency synthesizer with digital frequency lock loop
US7546097B2 (en) * 2002-03-06 2009-06-09 Qualcomm Incorporated Calibration techniques for frequency synthesizers
US6876266B2 (en) * 2002-06-10 2005-04-05 Gct Semiconductor, Inc. LC oscillator with wide tuning range and low phase noise
US6714085B1 (en) 2002-10-24 2004-03-30 General Dynamics Decision Systems, Inc Prepositioned frequency synthesizer and method therefor
AU2002349049A1 (en) * 2002-11-28 2004-06-18 Fraunhofer-Gesellschaft Zur Forderung Der Angewandten Forschung E.V. Frequency generator
TWI361479B (en) * 2003-08-28 2012-04-01 Gct Semiconductor Inc Integrated circuit package having inductance loop formed from a bridge interconnect
TW200520121A (en) * 2003-08-28 2005-06-16 Gct Semiconductor Inc Integrated circuit package having an inductance loop formed from a multi-loop configuration
TWI357651B (en) * 2003-08-28 2012-02-01 Gct Semiconductor Inc Integrated circuit package having inductance loop
JP4176705B2 (ja) 2004-12-02 2008-11-05 シャープ株式会社 Ｐｌｌ回路
CN100382432C (zh) * 2005-04-11 2008-04-16 南京理工大学 快速捷变频集成锁相式频率合成器
JP2007027981A (ja) 2005-07-13 2007-02-01 Futaba Corp 発振装置およびその制御方法
JP4752682B2 (ja) * 2006-08-29 2011-08-17 横河電機株式会社 位相同期ループ回路及び信号発生装置
US7696829B2 (en) * 2006-09-21 2010-04-13 Infineon Technologies Ag Frequency synthesizer and method
GB2442278B (en) * 2006-09-29 2011-07-20 Avaya Ecs Ltd Phase locked loop
JP4374463B2 (ja) * 2006-12-26 2009-12-02 日本電波工業株式会社 発振周波数制御回路
US8063708B2 (en) * 2007-05-16 2011-11-22 Hynix Semiconductor Inc. Phase locked loop and method for operating the same
CN101842987B (zh) * 2007-11-12 2013-11-06 松下电器产业株式会社 Pll电路和使用该pll电路的角速度传感器
US8125284B2 (en) * 2008-09-29 2012-02-28 Mi Zhang Temperature compensation method and apparatus for an output frequency signal based on successive approximation
US20110260761A1 (en) * 2008-10-17 2011-10-27 Freescale Semiconductor, Inc. Temperature compensation in a phase-locked loop
US8169271B2 (en) 2009-03-06 2012-05-01 Intel Corporation Interference resistant local oscillator
US8018289B1 (en) * 2009-08-19 2011-09-13 Integrated Device Technology, Inc. Holdover circuit for phase-lock loop
CN101783677B (zh) * 2010-03-26 2012-04-11 海能达通信股份有限公司 一种锁相环的锁定方法及锁定电路
TWI408526B (zh) * 2010-11-19 2013-09-11 Richtek Technology Corp 具自動溫度補償之多段式電壓調節電路及方法
KR20130056932A (ko) 2011-11-23 2013-05-31 에스케이이노베이션 주식회사 배터리 팩
JP6133071B2 (ja) * 2013-02-07 2017-05-24 古河電気工業株式会社 発振回路及びその制御方法
JP2016072912A (ja) * 2014-10-01 2016-05-09 富士通株式会社 クロック信号生成装置の制御装置、クロック信号生成装置の制御方法、制御プログラム、及び、クロック信号生成装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01305724A (ja) * 1988-06-03 1989-12-11 Matsushita Electric Ind Co Ltd 周波数シンセサイザ
CA1325251C (en) * 1988-09-02 1993-12-14 Shigeki Saito Frequency synthesizer
JPH03157018A (ja) * 1989-08-10 1991-07-05 Mitsubishi Electric Corp 周波数シンセサイザ
JPH04345319A (ja) * 1991-05-23 1992-12-01 Fujitsu Ltd 高速同期周波数シンセサイザ
US5334952A (en) * 1993-03-29 1994-08-02 Spectralink Corporation Fast settling phase locked loop

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100891475B1 (ko) 2002-05-20 2009-04-02 후지쯔 마이크로일렉트로닉스 가부시키가이샤 주파수 신디사이저 회로
KR101358289B1 (ko) * 2005-09-26 2014-02-06 사이프레스 세미컨덕터 코포레이션 전력을 보존하기 위한 위상동기루프의 3-상태화

Also Published As

Publication number Publication date
TW296513B (ko) 1997-01-21
TW333382U (en) 1998-06-01
CN1049541C (zh) 2000-02-16
KR960016153A (ko) 1996-05-22
CN1103217A (zh) 1995-05-31
US5477194A (en) 1995-12-19
JP2581398B2 (ja) 1997-02-12
JPH0730413A (ja) 1995-01-31

Similar Documents

Publication Publication Date Title
KR100299600B1 (ko) 위상동기루프주파수신디사이저및이를이용한고속주파수로크방법
EP0202072B1 (en) Frequency synthesizer
US5389899A (en) Frequency synthesizer having quick frequency pull in and phase lock-in
JPH0318122A (ja) 位相差検出回路
JPH05304467A (ja) 発振回路
KR960028380A (ko) 위상동기루프회로의 클럭지연보상 및 듀티제어 장치
KR920005495A (ko) Pll 회로 및 pll 회로를 사용한 반도체 집적회로
JP2765443B2 (ja) 位相同期ループ回路
KR100251631B1 (ko) 위상동기시간의 개선을 위한 위상동기루프및 그 동기화방법
JPS5881337A (ja) 周波数シンセサイザ
JP2000040959A (ja) Ｐｌｌ周波数シンセサイザ
JP3110318B2 (ja) 位相同期ループ・周波数シンセサイザ
JP2004172686A (ja) 基準信号発生器
KR960015575B1 (ko) 에프엠 반송파 신호 발생회로
JPH0712176B2 (ja) 周波数変調器
US5406229A (en) Phase locked loop frequency synthesizer with fast frequency switching
JP2827389B2 (ja) Ｐｌｌ用半導体集積回路
JPH0786931A (ja) 周波数シンセサイザ
JP3226838B2 (ja) Ｐｌｌ周波数シンセサイザ
JP2927801B2 (ja) Ｐｌｌ回路
JPH0529931A (ja) 周波数シンセサイザ
JPH04122126A (ja) 周波数変換回路
KR20000007762A (ko) 오픈루프형 위상동기루프 신디사이저
JPH06125270A (ja) 周波数シンセサイザ
JPH0818448A (ja) 位相同期式周波数シンセサイザ用制御回路

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

A201 Request for examination
P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20040612

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20040612

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000