[go: up one dir, main page]

KR100294968B1 - 반도체기판용다층땜납밀봉밴드및그제조방법 - Google Patents

반도체기판용다층땜납밀봉밴드및그제조방법 Download PDF

Info

Publication number
KR100294968B1
KR100294968B1 KR1019980002229A KR19980002229A KR100294968B1 KR 100294968 B1 KR100294968 B1 KR 100294968B1 KR 1019980002229 A KR1019980002229 A KR 1019980002229A KR 19980002229 A KR19980002229 A KR 19980002229A KR 100294968 B1 KR100294968 B1 KR 100294968B1
Authority
KR
South Korea
Prior art keywords
solder
layer
substrate
core
tin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019980002229A
Other languages
English (en)
Other versions
KR19980079651A (ko
Inventor
데이비드 린 에드워즈
아르만도 살바토레 카마라노
제프리 토마스 코핀
마크 제라드 코트니
스테판 에스. 쥬니어 드로핏츠
쥬니어 엘스워스 마이클 조셉
루이스 지그문트 골드만
수슈므나 이루반티
프랑크 루이스 폼페오
윌리엄 에드워드 사블린스키
래드 에이. 쉐리프
힐튼 티. 토이
Original Assignee
포만 제프리 엘
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 포만 제프리 엘, 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 포만 제프리 엘
Publication of KR19980079651A publication Critical patent/KR19980079651A/ko
Application granted granted Critical
Publication of KR100294968B1 publication Critical patent/KR100294968B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

본 발명은 일반적으로 반도체 기판 및 칩 캐리어에 대한 밀봉을 제공하기 위한 새로운 방법에 관한 것이다. 구체적으로, 본 발명은 칩 캐리어 상의 칩에 대한 보호를 제공하는 다층 금속 밀봉을 사용하는 구조 및 방법을 포함한다. 이러한 다층 금속 밀봉은 기밀(氣密) 수명(hermeticity lifetime)을 증가시킴은 물론 외부 환경의 영향으로부터 칩을 보호한다.
바람직한 실시예에 있어서, 다층 금속 밀봉은 3개의 층으로 된 땜납 삽입식 구조(solder sandwich structure)로 이러한 구조는 모듈에 대해 비용이 저렴하고, 높은 신뢰도를 갖는 기밀식 밀봉(hermetic seal)을 형성하는데 사용된다. 이러한 삽입식 밀봉 구조는 고융점 온도를 갖는 두꺼운 땜납 내부 코어 및 저융점 온도를 갖는 얇은 땜납층들을 구비하는데, 여기서 얇은 땜납층들은 서로 동일한 또는 상이한 융점 온도를 갖는다.

Description

반도체 기판용 다층 땜납 밀봉 밴드 및 그 제조 방법
본 발명은 일반적으로 반도체 기판 및 칩 캐리어에 대한 밀봉을 제공하기 위한 새로운 방법에 관한 것이다. 구체적으로, 본 발명은 칩 캐리어 상의 칩에 대한 보호를 제공하는 다층 금속 밀봉을 사용하는 구조 및 방법을 포함한다. 이러한 다층 금속 밀봉은 칩의 피로도(fatigue) 수명을 증가시킴은 물론 외부환경으로부터 칩을 보호하기도 한다.
바람직한 실시예에 있어서, 다층 금속 밀봉은 3개의 층으로 된 땜납 삽입식 구조(solder sandwich structure)인데 이러한 구조는 모듈에 대해 비용이 저렴하고, 높은 신뢰도를 갖는 모듈에 대한 기밀식 밀봉을 형성하는데 사용된다. 이러한 삽입식 밀봉 구조는 고융점 온도를 갖는 두꺼운 땜납 내부 코어 및 두꺼운 땜납 내부 코어의 양 측면 상에 저융점 온도를 갖는 얇은 땜납층들을 구비하는데, 여기서 얇은 땜납 층들은 서로 동일한 또는 상이한 융점 온도를 갖는다.
반도체 장치는 새로운 기술이 발전함에 따라 크기가 점점 작아지고 집적도가 점점 더 커지고 있다. 그러나, 칩 회로 집적도가 증가함에 따라 경쟁력을 유지하기 위해 이에 상응하여 전체 칩 패키징 전략이 증요하게 되었다. 따라서, 칩 및 칩 캐리어 제조자들은 항상 문제점들을 인식하여 제거하고, 패키지의 크기, 무게 및 비용을 감소시키며, 개선된 열 효율을 제공하고, 더 양호하고 좀 더 발전된 칩을 제조함으로써 제품 품질을 개선하도록 요구받고 있다. 복잡 다기한 공정을 감소시켜 체계적인 문제를 해소하기 위한 중요한 개선이 이루어지고 있지만, 공정의 개선만으로는 성능과 신뢰성 양자에 영향을 미치는 모든 문제를 해소하기에는 충분하지 못하다.
패키지를 외부 환경으로부터 높은 수준으로 보호하는 한가지 방법은 패키지를 기밀 방식으로 밀봉시키는 것이다. 물론, 모듈의 재작업 가능성(reworkability)을 보존하는 것은 특히 다중칩 모듈(multi-chip modules: MCMs)의 경우에, 비용면에서 유리하다.
재작업이 가능한 기밀 밀봉을 얻기 위한 하나의 방법으로 땜납 밀봉을 사용하는 방법이 있다. 전통적인 땜납 밀봉 패키지가 신뢰성을 가지기 위해서는, 모듈에 전원이 인가될 때 모듈이 밀봉부에 있는 캡의 팽창이 밀봉부에 있는 기판의 팽창과 거의 일치하는 팽창 일치 구성소자를 사용하도록 하는 것이 필요하다. 초기의 땜납 밀봉 패키지에 있어서는, 칩 전력의 크기가 작고 모듈의 온도가 거의 등온 상태였기 때문에, 캡의 열팽창 계수(thermal coefficient of expansion: TCE)를 기판의 열팽창 계수에 일치시킴으로써 팽창이 일치를 이루었다. 흔히 동일한 재료를 기판과 캡(또는 커버) 모두에 사용함으로써 이러한 팽창의 일치를 달성할 수 있었다. 이러한 방법에 따라, 세라믹 기판은 흔히 세라믹 캡으로 밀봉되는데 밀봉의 신뢰성은 매우 높지만, 캡이 지나치게 비싸다는 문제가 있었다.
어떤 경우에는, 세라믹 캡은 열 전도도가 그리 높지 않지만, 대부분의 재료들은 상당히 높은 열 전도도를 가지며, 이로 인해 열팽창 계수가 너무 커서 밀봉의 신뢰성 요건을 만족하기 어렵다.
모듈의 전력값이 커지면, 모듈은 더 이상 등온을 유지하지 못하며, 어떤 경우에는 사용 중인 기판의 온도가 캡의 온도보다 상당히 높다. 이들 모듈이 땜납 밀봉 위치에서 일치된 팽창량을 갖기 위해서는 구성소자들이 상이한 열팽창 계수를 가져야 한다. 캡에 대한 최적의 열팽창 계수는 기판의 열팽창 계수 및 사용 중인 모듈의 열 구배(熱勾配)(thermal gradient)의 함수이다. 응용되는 경우마다 적절한 열팽창 계수를 선택해야 하는데, 이것은 캡의 비용을 높이는 원인이 된다.
Hascoe에게 부여된 미국 특허 제 4,020,987호에는, 용기를 기밀 방식으로 밀봉하는데 사용되는 땜납 프리폼 링(solder preform ring)을 형성하기 위해 펀치되는 얇은 상부 및 하부 합금 코팅을 갖는 합금 코어를 개시하고 있다. 리플로우(reflow) 도중에 모든 땜납층들이 녹아내려 혼합되어 균질 땜납 밴드(homogeneous seal band)를 형성한다.
Gordon 등에게 부여된 미국 특허 제 4,291,815호에는, 평평한 팩(flat pack) 내에서 반도체 칩의 기밀 밀봉용 세라믹 덮개(ceramic lid)의 주변부 둘레에 제공되는 기밀 밀봉 영역을 정하는 일체형으로 되어 있으며, 열 용융이 가능한 층을 포함하는 세라믹 덮개 어셈블리를 개시한다.
Falanga에게 부여된 미국 특허 제 4,746,583호에는 미리 절단한(pre-cut) 금-주석 땜납 프레임 형태로 되어 있는 땜납층이 금으로 된 층 상에 접착 용접(tack weld)되어 있는 세라믹이 결합된 커버가 개시되어 있다. 금으로 된 층은 땜납층에 의해 용이하게 가용성(可溶性)(wettable) 상태가 되며, 또한 매우 큰 부식 방지 특성을 갖는다.
Fukuoka에게 부여된 미국 특허 제 5,153,709호에는 접속 도전체 패턴, 환형 무기물 절연층(annular inorganic insulation layer), 환형 금속화층 및 공융 땜납(eutectic solder)을 사용하는 세라믹 기판에 캡을 접합시키는 것에 대하여 기술하고 있다.
본 출원인에게 양도되었고, 본 명세서에 참조되어 본 발명의 일부를 이루는, Ference 등에게 부여된 미국 특허 제 5,244,143호에는 전자 장치 상에 땜납 마운드(solder mounds)를 사출 성형(injection molding)시키기 위한 장치 및 방법을 개시하고 있다.
Miura에게 부여된 미국 특허 제 5,329,160호에는 갭 형성 스페이서에 의해 분리되는 저융점 납땜용 금속을 개시하고 있는데, 여기서 갭 형성 스페이서는 커버를 금속화된 밀봉용 부분들을 갖는 세라믹 기판에 접합시키는데 사용된다.
Call 등에게 부여된 미국 특허 제 5,471,027호에는 단일 보호 캡슐제를 갖는 칩 캐리어를 형성하기 위한 방법을 개시하고 있다. 구체적으로, 상기 특허는 액자(picture-frame) 형태의 영역을 사용하는 것을 개시하고 있는데, 이러한 영역은 기판 상부 표면 상에 그리고 기판 단부로부터 떨어진 곳에만 존재하며, 캡 밀봉제(sealant)를 사용하여 기판에 대해 캡 또는 커버 또는 히트 싱크(heat sink)를 밀봉하기 위해 사용된다.
본 출원인에게 양도되었고, 본 명세서에 참조되어 본 발명의 일부를 이루며, 1995년 11월 21일 출원된 Braun 등의 미국 특허출원 번호 제 08/561,571호에는 금속 재료용 형틀(mold)을 형성하기 위한 장치 및 방법이 개시되어 있는데, 상기 개시 내용에서는 형틀 내 금속 내부 접속부들이, 예를 들어 땜납 접속 및 핀(fins)을 구비한 히트 싱크 등과 같은 구조를 형성하는데 사용될 수 있다.
본 출원인에게 양도되었고, 본 명세서에 참조되어 본 발명의 일부를 이루며, 1995년 11월 21일 출원된 Covell 등의 미국 특허출원 번호 제 08/562,079호에는 형틀 이송 장치 및 방법이 개시되어 있는데, 상기 개시 내용에서는 형틀 내에서 만들어진 금속 접속부들이 예를 들어 핀(fins)을 구비한 히트 싱크 등과 같은 구조를 형성하는데 또한 사용될 수 있다.
따라서, 기밀 밀봉의 신뢰성과 재작업 가능성을 유지하고, 비용을 감소시키며, 패키지의 열 성능을 개선하기 위한 하나의 방법은 사용 중에 캡과 기판 사이의 상당히 큰 팽창 불일치를 조절할 수 있는 새로운 땜납 밀봉을 개발하는 것이다.
본 발명은 판도체 기판용 다층 금속 밀봉을 제공하는 새로운 구조 및 그 형성 방법에 관한 것이다.
따라서, 본 발명의 목적은 밀봉부에서 서로 상이한 열 팽창률을 갖는 캡에 반도체 기판을 기밀 밀봉하기 위한 다층으로 된 금속 밀봉을 제공하는 것이다.
본 발명의 다른 목적은 반도체 기판용 다층 땜납 밀봉을 제공하는 것이다.
본 발명의 또 다른 목적은 땜납 밀봉의 적어도 하나의 층은 두껍고 고융점 온도를 가지며, 땜납 밀봉의 적어도 2개의 층은 얇고 저융점 온도를 갖는 다층 땜납 밀봉을 제공하는 것이다.
본 발명의 또 다른 목적은 유체가 새지 않는(fluid-tight) 밀봉을 제공하는 것이다.
본 발명의 또 다른 목적은 기밀 밀봉을 제공하는 것이다.
도 1은 반도체 모듈을 형성하기 위해 본 발명의 땜납 밀봉 밴드를 사용하여 커버가 반도체 기판에 고정되는 본 발명의 바람직한 실시예를 예시한 도면.
도 2는 도 1에 도시된 코너 부분 "A"를 확대 예시한 도면.
도 3은 본 발명의 또 다른 바람직한 실시예의 코너부를 확대 예시한 도면.
도 4는 미리 형성된 땜납 밀봉 밴드를 사용하여 본 발명의 바람직한 실시예를 제조하는 하나의 방법을 예시한 도면.
도 5는 미리 형성된 땜납 밀봉 밴드가 먼저 커버에 고정되는 본 발명의 바람직한 실시예를 제조하기 위한 하나의 방법을 예시한 도면.
도 6은 본 발명의 바람직한 실시예를 제조하기 위한 또 다른 방법을 예시한 도면.
도 7은 본 발명의 바람직한 실시예를 제조하기 위한 또 다른 방법을 예시한 도면.
* 도면의 주요부분에 대한 부호의 설명
10 : 기판
14 : 땜납 접속부(땜납 볼)
16 : 칩
18 : 전기적 디바이스(디커플링 커패시터)
20 : 커버(캡)
22 : 렛지(ledge)
23 : 땜납 밀봉(땜납 프리폼)
25 : 모듈
32 : 입력/출력(I/O) 수단(핀)
36 : 열 전달 장치
43 : 땜납 코어층
41, 45 : 땜납층(내부 접속 땜납층)
58, 66, 68, 76, 78 : 서브-어셈블리
따라서, 본 발명의 하나의 특징은 커버와 반도체 기판 사이에 기밀 밀봉을 제공하는 땜납용 밀봉 밴드를 포함하는 것으로, 상기 밀봉 밴드는 적어도 하나의 제 1 땜납 내부 접속부층과 적어도 하나의 제 2 땜납 내부 접속부층 사이에 삽입되는 고융점 땜납 코어를 포함하고, 상기 제 1 및 제 2 내부 접속부 땜납층은 고융점 땜납 코어보다는 낮은 융점을 갖는 땜납 재료들로 이루어지며, 리플로우가 일어나더라도 상기 제 1 및/또는 제 2 땜납 내부 접속부층은 상기 고융점 땜납 코어와 일체로 융합되지 않는다.
본 발명의 다른 특징은 커버와 반도체 기판 사이에 기밀 밀봉 밴드를 형성하기 위한 방법에 관한 것으로, 이 방법은 a) 적어도 하나의 고온 땜납 코어의 하나의 측면에 고정되는 적어도 하나의 제 1 땜납층과, 적어도 하나의 고온 땜납 코어의 다른 하나의 측면에 고정되는 적어도 하나의 제 2 땜납층을 포함하는 적어도 하나의 땜납 프리폼 밴드(preform band)를 형성하는 단계, b) 서브-어셈블리를 형성하기 위해 상기 반도체 기판과 커버 사이에 상기 땜납 프리폼 밴드를 위치시키는 단계 및 c) 상기 서브-어셈블리를 가열 환경 내에 위치시키고, 또한 기밀 밀봉 밴드가 상기 기판과 커버 사이에 형성되도록 상기 땜납 코어층은 리플로우시키지 않으면서 상기 제 1 및 제 2 땜납층을 리플로우시키는 단계를 포함한다.
본 발명의 또 다른 특징은 커버와 반도체 기판 사이에 기밀 밀봉 밴드를 형성하기 위한 방법에 관한 것으로, 이 방법은 a) 적어도 하나의 제 1 땜납층을 상기 기판에 고정시켜 제 1 서브-어셈블리를 형성하는 단계, b) 적어도 하나의 제 2 땜납층을 상기 기판에 고정시켜 제 2 서브-어셈블리를 형성하는 단계, c) 상기 제 1 땜납층과 제 2 땜납층이 땜납 코어를 둘러싸서 제 3 서브-어셈블리를 형성하도록 상기 제 1 서브-어셈블리와 제 2 서브-어셈블리 사이에 적어도 하나의 고온 땜납 코어 프리폼을 위치시키는 단계 및 d) 상기 제 3 서브-어셈블리를 가열 환경 내에 위치시키고, 또한 기밀 밀봉 땜납 밴드가 상기 기판과 커버 사이에 형성되도록 상기 땜납 코어층은 리플로우시키지 않으면서 상기 제 1 및 제 2 땜납층을 리플로우시키는 단계를 포함한다.
본 발명의 또 다른 특징은 커버와 반도체 기판 사이에 기밀 밀봉 밴드를 형성하기 위한 방법에 관한 것으로, 상기 방법은 a) 적어도 하나의 고온 땜납 코어의 하나의 측면에 고정되는 적어도 하나의 제 1 땜납층을 포함하는 적어도 하나의 땜납 프리폼 밴드(solder preform band)를 형성하는 단계, b) 상기 제 1 땜납층이 상기 커버와 직접 접촉하도록 상기 땜납 프리폼 밴드를 커버에 고정시키는 단계, c) 적어도 하나의 제 2 땜납층을 상기 기판의 외주 표면에 고정시키는 단계, d) 상기 반도체 기판과 커버가 서브-어셈블리를 형성하여 상기 땜납 코어가 상기 제 2 땜납층과 직접 접촉하도록, 반도체 기판과 커버를 위치시키는 단계 및 e) 상기 서브-어셈블리를 가열 환경 내에 위치시키고, 또한 기밀 밀봉 땜납 밴드가 상기 기판과 커버 사이에 형성되도록 상기 땜납 코어층은 리플로우시키지 않으면서 상기 제 1 및 제 2 땜납층을 리플로우시키는 단계를 포함한다.
신규한 본 발명의 특징들 및 본 발명 소자들의 특성이 첨부된 특허 청구범위애 구체적으로 기술되어 있다. 도면은 단지 예시하기 위한 것으로, 동일한 축척으로 도시되어 있지 않다. 또한, 도면에서 유사한 참조 번호들은 동일, 유사한 구성을 나타낸다. 본 발명은 동작의 구조 및 방법 양자와 관련하여 첨부된 도면과 함께 상세한 설명을 참조하여 가장 잘 이해될 것이다.
반도체 모듈에 전원이 인가되면, 반도체 소자들에 의해 발생되는 열이 기판과 캡을 가열시킨다. 각 구성요소의 열팽창 계수와 결합된 구성요소의 열 상승의 크기가 그 구성요소가 얼마나 팽창되는지를 결정한다. 기판과 캡의 팽창이 서로 조금이라도 차이가 나면 (캡을 기판에 부착시키는) 밀봉부가 변형을 일으킨다. 밀봉부의 변형은 팽창의 차이에 비례하고, 밀봉부의 두께에 반비례한다. 본 발명의 신규한 밀봉 구조는 종래의 땜납 밀봉보다 안정되고, 신뢰성이 있으며, 훨씬 더 두꺼워서, 종래의 땜납 밀봉에서의 캡과 기판 사이의 팽창 불일치의 양의 수배에 해당하는 팽창 불일치도 조절할 수 있다.
IBM사의 다층 세라믹(multilayered ceramic: MLC) 전자 패키지들은 해당 산업계에서 기술적으로 가장 진보한 전자 패키지들에 속하지만, 일부 고기능 모듈에서는 값비싼 구성요소들이 필요하다. 본 발명은 성능을 저하시킴이 없이 이러한 패키지들의 비용을 감소시키는 하나의 방법을 기술한다. 비용을 감소시키는 패키징 방법들을 사용하여 제조된 전자 패키지들은 시장에서 이용될 가능성이 더 높다.
당업자들이 알고 있는 바와 같이, 패키징 밀도는 통상 기판 또는 모듈의 표면적 또는 넓이(real estate)를 더 많이 이용함으로써 증가된다.
도 1 및 도 2는 본 발명의 조립된 모듈 (25)의 바람직한 실시예를 예시하고 있다. 통상적으로, 적어도 하나의 칩 (16)이 먼저 땜납 볼과 같은 복수의 땜납 접속부 (14)를 통해 기판(또는 모듈) (10)에 고정된다. 기판 (10)은 또한 예를 들어 디커플링 커패시터와 같은 하나 이상의 전기적 디바이스(들) (18)을 가질 수 있는데, 이 전기적 디바이스(들) (18)도 역시 땜납 볼과 같은 복수의 땜납 접속부 (14)를 통해 기판 (10)에 전기적으로 접속된다. 커버 (20)이 칩 (16), 디커플링 커패시터 (18), 땜납 접속부 (14) 등과 같은 전자 소자들 전체를 덮어서 보호하도록 놓여질 때 칩 (16)과 캡 또는 커버 (20) 사이에 직접 열접촉이 이루어지도록, 선택 사양인 열전도성 재료 (28)이 칩 (16)의 노출된 표면 상에 도포될 수 있다. 그 후, 캡 또는 커버 (20)을 기판 또는 모듈 (10)에 고정시키기 위해 캡 밀봉제 또는 땜납 밀봉 (23)이 제공된다.
기판 (10)의 재료는 예를 들면 통상적으로 알루미나, 유리와 알루미나 혼합물(alumina with glass frits), 질화 알루미늄, 붕소화규산염, 세라믹, 유리 세라믹을 포함하는 군에서 선택된다.
캡 또는 커버 (20)의 재료는 예를 들면 통상적으로 알루미나, 알루미늄, 질화 알루미늄, 알루미늄과 실리콘 카바이드의 혼합물, 구리, 구리-텅스텐, (구리가 주입된 불변강(不變鋼)(invar))인 쿠바르(cuvar), (은이 주입된 불변강(不變鋼)(invar))인 실바르(silvar) 및 이들의 합금을 포함하는 군에서 선택된다.
칩 (16), 디커플링 커패시터 (18)과 같은 반도체 소자들은 통상 기판 (10)에 전기적으로 접속되어 있는데, 전기적 접속 방법의 몇가지 예를 들면 땜납 볼, 땜납 칼럼, 저융점 땜납, 고융점 땜납, 핀, 또는 와이어를 이용하는 방법 등이 있다.
기판 (10)은 통상 예를 들어 핀과 같은 전기적 입력/출력(I/O) 수단 (32)를 통해 보드 또는 카드(도시되지 않음)에 고정된다.
히트 싱크(heat sink) 또는 히트 스프레더(heat spreader) (36)과 같은 선택 사항인 열 전달 장치 (36)은 접착제 (24)를 사용하여 커버 (20)에 고정될 수 있다. 그러나, 예를 들면, 양면 접착 테이프, 하나 이상의 클립과 같은 기타 다른 기계적 수단이 히트 싱크 (36)을 캡 (20)에 부착시키는데 사용될 수 있다. 히트 싱크 (36)은 또한 하나 이상의 히트 핀(heat fins) (38)을 가질 수 있다.
앞에서 기술한 바와 같이, 선택 사항인 열적 화합물(thermal compound) (28)이 칩 (16)과 캡 (20) 사이에 위치되어 히트 싱크 접착제 (24)를 통해 (선택 사항인) 열 전달 장치 (36)에 대한 효과적인 열 전달 경로를 제공한다.
도 3은 본 발명의 또 다른 바람직한 실시예의 코너부를 확대 예시한 도면이다. 도 3에 도시된 바와 같이, 캡 (20)은 표면적 (21)을 구비한 연장부 (22)를 가져 캡의 땜납 밀봉 (23)을 조절한다.
도 1, 2 및 3을 참조하면, 액자(picture-frame) 형태의 영역 (11)이 기판 (10)의 표면의 주변 단부 상에 제공된다. 유사한 액자 형태의 영역 (21)이 또한 캡 또는 커버 (20)의 표면의 주변 단부 상에 제공된다. 그 후, 본 발명의 땜납 밀봉 (23)이 영역 (11)을 영역 (21)에 고정시키는데 사용되어, 칩 (20)이 기밀 방식으로 기판 (10)에 밀봉된다.
땜납에 대해 가용성(可溶性)(wettability)을 갖기 위해, 각각 캡 (20) 및 기판 (10) 상의 상기 액자 형태의 영역 (21) 및 (11)은, 예를 들어 니켈층 위에 금층이 있는 땜납 가능한 층으로 도금된다. 땜납 가용성 표면 (11) 및 (21)의 형태를 갖는 상기 프레임은 통상 그 폭이 약 1.5 mm 내지 2.5 mm이다.
따라서, 예를 들어 칩, 디커플링 커패시터 (18) 등과 같은 장치들은 모두 상기 액자 형태의 영역 (11) 내에 배열되도록 제한되어야 하는데, 이러한 액자 형태의 영역 (11)은 통상 기판 상부 표면 영역의 80 % 이하이다.
캡 또는 커버 (20)은 통상적으로 금속 또는 세라믹 또는 복합 재료(composite material)로 이루어져 있으며, 대부분의 경우 기판 (10)의 상부 표면에 영구적으로 고정된다. 이것은 일차적으로 기판 (10) 상의 전기적 특성부, 예를 들어, 기판 (10) 상의 칩 (16), 땜납 볼 (14), 디커플링 커패시터 (18) 및 노출되어 있는 임의의 금속 부분(metallurgy)에 해당하는 회로에 기계적 및 화학적 손상이 가해지는 것을 방지하기 위한 것이다. 캡 (20) 또는 캡 땜납 밀봉 (23) 내에 누출이 발생하거나 캡 (20)에 조금이라도 오정합(misalignment)이 발생하면, 모듈의 수율(yield)에 손실이 발생할 수 있다는 것이 잘 알려져 있다. 값비싼 모듈 (10)의 경우, 이러한 손실이 상당한 것일 수 있다.
본 발명의 땜납 밀봉 (23)은 기본적으로 적어도 하나의 두꺼운 코어 (43)을 포함하고, 상기 두꺼운 코어 (43)은 코어 (43)의 각 측면 상에서 적어도 하나의 제 1 땜납층 (41) 및 적어도 하나의 제 2 땜납층 (45)를 갖는다. 두꺼운 코어 (43)의 화학적 조성은 기본적으로 제 1 땜납층 (41) 및 제 2 땜납층 (45)와 상이하여 두꺼운 땜납 코어 (43)은 내부 접속 땜납층인 제 1 땜납층 (41) 및 제 2 땜납층 (45) 중 어느 하나보다는 더 높은 융점을 갖는다. 이러한 방법으로, 제 1 및 제 2 땜납층 (41) 및 (45)는 두꺼운 땜납 코어 (43)을 용융시키거나 또는 왜곡시키지 않고도 캡 (20)을 기판 (10)에 부착시키도록 리플로우된다.
어떤 경우에는, 제 1 땜납층 (41) 및 제 2 땜납층 (45)가 캡 (20)을 기판 (10)에 동시 결합을 용이하게 하기 위해 동일한 조성으로 이루어지고, 따라서 동일한 융점을 갖는다.
또 다른 경우에는, 땜납 밀봉 (23)의 3개의 층, 즉 땜납층 (41), (43) 및 (45)가 모두 상이한 융점을 갖는다. 예를 들어, 제 1 땜납층 (41)의 융점은 제 2 땜납층 (45)의 융점보다 낮고, 땜납층 (41) 및 (45)는 모두 땜납 코어층 (43)의 융점보다 낮은 융점을 가질 수 있다. 이러한 방법은 땜납 프리폼 (23)이 좀 더 양호하게 직렬로 부착되어 모듈 (25)를 용이하게 형성하는데 사용될 수 있다.
이러한 방법을 사용하면, 땜납 프리폼 (23)은 코어층 (43)을 용융시키지 않고 땜납층 (41)을 리플로우시킴으로써 기판 (10) 상의 땜납 가용성 영역 (11)에 부착될 수 있다. 그 후, 땜납 프리폼 (23)이 부착된 캡 (20)은 두꺼운 코어 (43) 또는 땜납층 (45) 중 어느 하나를 리플로우시키지 않고 땜납층 (41)을 리플로우시킴으로써 기판 (10) 상의 땜납 가용성 영역 (11)에 부착될 수 있다. 이러한 방법을 사용하면 캡 결합부(cap joint)에 대한 땜납이 기판 (10)에 부착되기 전에 형성되어 검사될 수 있기 때문에 제조 수율을 더 높일 수 있다. 이것은 또한 모듈의 재작업(rework)을 용이하게 해주는데, 그 이유는 캡이 제거되는 동안 내부 접속 땜납층 (41)만 리플로우된다면, 내부 접속 땜납층 (45)와 두꺼운 땜납 코어 (43)은 캡 (20)에 부착된 채로 남아 있기 때문이다. 이것은 캡을 다시 씌우기(re-capping) 전에 기판 (10) 상의 땜납 가용성 영역 (11)을 마무리(dress)해주는데 필요한 노력을 줄여준다.
본 발명의 땜납 밀봉 구조 (23)은 온도상의 차이(temperature hierarchy)을 요구하는데, 땜납 밀봉 (23)은 두꺼운 코어층 (43)을 포함하되 이 코어층 (43)의 융점은 바깥쪽의 내부 접속 땜납층 (41) 및 (45)의 융점보다 더 높다. 이러한 구조가 타당하기 위해서는, 이들 융점 사이에 충분한 차이(margin)가 있어서 단단한 코어 (43)이 캡 (20)과 기판 (10)에 내부 접속되는 동안 용융되거나 심하게 연질화되지 않아야 한다. 통상의 결합 장비를 사용할 경우, 두꺼운 땜납 코어 (43)와 땜납층 (41) 및 (45) 간의 융점에 있어서 50 ℃ 이상의 차이를 갖는 것이 적절한 것으로 밝혀졌다. 물론, 노(爐)(furnace) 또는 오븐 기술이 발달하면 이러한 차이를 감소시킬 수 있다. 바람직한 실시예에 있어서는, 두꺼운 코어 땜납층 (43)이 여러 가지 재료 중 융점이 내부 접속 땜납층 (41) 및 (45) 양자의 융점보다 적어도 50 ℃ 이상 더 높은 재료에서 선택된다.
예를 들어, 두꺼운 코어 땜납층 (43)은 납/주석, 납/인듐, 고주석/비스무트(High Tin/Bismuth), 또는 저주석/비스무트(Low Tin/Bismuth) 땜납 재료로부터 선택된다.
땜납 재료 (43)이 납/주석인 경우, 납은 중량비로 약 60 내지 100 % 범위이고, 나머지는 주석과 임의의 다른 성분인 것이 바람직하다.
땜납 재료 (43)이 납/인듐인 경우, 납은 중량비로 약 70 내지 100 % 범위이고, 나머지는 인듐과 임의의 다른 성분인 것이 바람직하다.
땜납 재료 (43)이 주석 함량이 많은 주석/비스무트인 경우, 주석이 중량비로 약 77 내지 100 % 범위이고, 나머지는 비스무트와 임의의 다른 성분인 것이 바람직하다.
땜납 재료 (43)이 주석 함량이 적은 주석/비스무트인 경우, 주석이 중량비로 약 0 내지 20 % 범위이고, 나머지는 비스무트와 임의의 다른 성분인 것이 바람직하다.
두께가 더 얇거나 또는 바깥쪽 내부 접속 땜납층 (41) 및 (45)는 각각 납/주석, 납/인듐, 또는 주석-비스무트 땜납 재료로부터 선택될 수 있다.
땜납 재료 (41) 및/또는 (45)가 납/주석인 경우, 납은 중량비로 약 0 내지 40 % 범위이고, 나머지는 주석과 임의의 다른 성분인 것이 바람직하다.
땜납 재료 (41) 및/또는 (45)가 납/인듐인 경우, 납은 중량비로 약 30 내지 60 % 범위이고, 나머지는 인듐과 임의의 다른 성분인 것이 바람직하다.
땜납 재료 (41) 및/또는 (45)가 주석/비스무트인 경우, 주석이 중량비로 약 37 내지 48 % 범위이고, 나머지는 비스무트와 임의의 다른 성분인 것이 바람직하다.
상술한 중량비를 갖는 땜납 재료를 사용하면, 모듈 설계자는 내부 접속 땜납층 (41) 및/또는 (45)와 땜납 코어 (43)이 (PbSn과 같이) 원소는 동일하지만 그 비율을 서로 상이하게 하거나 PbSn으로 된 코어와 PbIn으로 된 내부 접속 땜납층이나 또는 PbSn으로 된 코어와 SnBi로 된 내부 접속 땜납층과 같이 서로 상이하지만 상융성(相融性)(compatible)이 있는 재료를 사용하여 생성될 수 있음을 이해할 것이다. 2개의 내부 접속 땜납층 (41) 및 (45)는 서로 같거나 다른 합금으로 만들어질 수 있다.
그러나, 필요한 온도 상의 차이 및 층간 상융성(inter-layer compatibility)을 제공하기 위해 다른 시스템에서 사용되는 땜납들도 코어층 (43) 또는 땜납층 (41) 및/또는 (45) 중 어느 하나로 사용될 수 있다는 점은 당업자에게 명백하다. 이들 땜납들의 몇가지 예를 들면 인듐/은, 주석/안티몬, 주석/은, 또는 이들의 합금을 포함할 수 있지만, 이에 제한되는 것은 아니다.
상기 열거된 땜납 재료 중 일부는 미량(trace quantities)의 다른 원소, 즉 예를 들어 2 % 정도까지의 구리를 가질 수 있다.
숙련된 금속 재료 학자들이라면, 내부 코어 (43)으로 사용하기 위해 소정의 재료가 선택되면 코어층과 상융성이 있으며 또한 융점이 50 ℃ 차이를 유지할 수 있도록 내부 접속 땜납층 (41) 및 (45)로 사용 가능한 재료의 선택 범위를 줄일 수 있다는 것은 자명한 일이다.
땜납 코어 (43)의 두께에 따라 최종 땜납 접합부의 두께가 결정되거나, 또는 더 높은 높이를 갖는 받침부(standoff)를 사용하고 내부 접속 땜납층들의 두께가 그 차이를 보충하게 하여 접합부를 더 크게 할 수도 있다.
바람직한 땜납 갭을 달성하기 위한 또 다른 방법은 설계 갭 두께를 다음에 열거한 a), b) 및 c)의 합과 동일하게 만드는 것이다:
a) 상부 또는 제 2 땜납 내부 접속 땜납층 (45)를 포함하는 받침부의 두께,
b) 코어 땜납 (43)의 두께 및
c) 하부 또는 제 1 내부 접속 땜납층 (41)을 포함하는 받침부의 두께.
이러한 방법으로, 두께가 약 1.0 mm인 바람직한 땜납 접합부는 두께가 약 0.8 mm인 두꺼운 코어 땜납 (43)과 두께가 각각 약 0.1 mm인 내부 받침부를 포함하는 2개의 내부 접속 땜납층 (41) 및 (45)에 의해 달성될 수 있다.
도 4는 본 발명의 바람직한 실시예를 만드는 하나의 방법을 예시하고 있다. 일차적으로, 캡 밀봉제 또는 땜납 밀봉 (23)이 공지의 방법으로 형성된다. 예를 들어 먼저 두꺼운 땜납 코어 (43)이 형성된다. 그 후, 적어도 하나의 제 1 땜납층 (41)과 적어도 하나의 제 2 땜납층 (45)가 두꺼운 땜납 코어 (43)의 각 측면 상에 형성되어 땜납 밀봉 구조 (23)이 얻어진다. 그 후, 땜납 밀봉 (23)은 캡 (20) 상의 영역 (21)과 기판 (10) 상의 영역 (11)에 있는 소정의 위치에 놓여지고, 제 1 및 제 2 땜납층 (41) 및 (45)를 리플로우하기 위해 상기 어셈블리가 가열 환경 내에 놓여진다. 어셈블리가 리플로우된 후 냉각되면 기판 (10)과 캡 (20) 사이에 기밀 밀봉이 형성되어, 모듈 (25)를 형성한다.
도 5는 본 발명의 바람직한 실시예를 만드는 또 다른 방법을 예시하고 있다. 이러한 실시예에서는, 땜납 밀봉 (23)이 임의의 종래 기술의 방법을 사용하여 형성될 수 있다. 땜납 밀봉은 먼저 캡 상의 소정의 밀봉 위치 (21) 상에 놓여지고, 이러한 서브-어셈블리는 가열 환경에 놓이게 되어 얇은 땜납층 (45)가 리플로우되어 땜납 코어 (43) 및 캡 (20) 양자에 부착되고, 서브-어셈블리 (58)을 형성한다. 그 후, 서브-어셈블리 (58)은 기판 (10) 상에 놓여지게 되어 영역 (11)의 적어도 일부가 제 1 땜납층 (41)과 접촉된다. 그 후, 어셈블리 (58)이 리플로우된 후 냉각되면 기판 (10) 및 캡 (20) 사이에 기밀 밀봉이 형성되어, 모듈 (25)를 형성한다.
도 6은 본 발명의 바람직한 실시예를 만드는 또 다른 방법을 예시하고 있다. 이 방법에서는, 제 1 땜납층 (41)의 얇은 층이 기판 (10) 상의 영역 (11)의 적어도 일부분 상에 놓여진 후 리플로우되어 서브-어셈블리 (66)을 형성한다. 얇은 층으로 된 제 2 땜납층 (45)는 캡 (20) 상의 영역 (21)의 적어도 일부분 상에 놓여진 후 리플로우되어 서브-어셈블리 (68)을 형성한다. 그 후, 두꺼운 땜납 코어 (43)은 서브-어셈블리 (66) 및 (68) 사이에 놓여져 땜납층 (41) 및 (45)의 적어도 일부분이 코어층 (43)과 물리적으로 접촉한다. 그 후, 상기 어셈블리가 리플로우된 후 냉각되면 기판 (10) 및 캡 (20) 사이에 기밀 밀봉이 형성되어, 모듈 (25)를 형성한다.
도 7은 본 발명의 바람직한 실시예를 만드는 또 다른 방법을 예시하고 있다. 이 방법에서는, 제 1 땜납층 (41)의 얇은 층이 기판 (10) 상의 영역 (11)의 적어도 일부분 상에 놓여진 후 리플로우되어 서브-어셈블리 (76)을 형성한다. 얇은 층으로 된 제 2 땜납층 (45)는 바람직하게는 먼저 본 명세서에서 설명되어 있는 임의의 공지 방법에 의해 두꺼운 땜납 코어 (43)에 고정된다. 그 후, 상기 서브-어셈블리는 캡 (20) 상에 놓여져 영역 (21)의 적어도 일부분이 제 2 땜납층 (45)의 적어도 일부분과 물리적으로 접촉된 상태로 리플로우되어 서브-어셈블리 (78)을 형성한다. 그러나, 어떤 경우에는, 제 2 땜납층 (45)와 두꺼운 땜납 코어 (43)이 별개로 형성된 후 제 2 땜납층 (45)를 리플로우시켜 캡 (20)에 부착하여 서브-어셈블리 (78)을 형성할 수 있다. 그 후, 이들 2개의 서브-어셈블리 (76) 및 (78)은 땜납층 (41) 및 (43)이 서로 물리적으로 접촉되도록 함께 놓여진다. 그 후, 상기 어셈블리가 리플로우된 후 냉각되면 기판 (10) 및 캡 (20) 사이에 기밀 밀봉이 형성되어, 모듈 (25)를 형성한다.
캡 밀봉제 또는 땜납 밀봉 (23)을 형성하는 여러 가지 방법이 있다.
본 발명의 땜납 구조 (23)은 몇 가지 방법으로 만들어질 수 있다. 하나의 실시예에서는, 땜납 프리폼 (23)이 두꺼운 땜납 코어 (43)만으로 이루어진다. 그 후, 상기 프리폼 (23)은 기판 (10)과 캡 (20) 상에 미리 주석이 입혀진(pre-tinned) 구성요소들이나 내부 접속 땜납층의 개별 프리폼 (41) 및 (45) 중 어느 한가지를 사용하여 캡 (20)과 기판 (10)에 부착된다.
또 다른 실시예에 있어서, 땜납 프리폼 (23)은 두꺼운 땜납 코어 (43)과 내부 접속 땜납층 (41) 또는 (45) 중 어느 하나로 이루어진다. 구성요소 (20) 및 (10) 중 어느 하나에 내부 접속 땜납층 (45) 또는 (41)을 리플로우시키고, 또한 얇은 개별 프리폼 (41) 또는 (45)를 리플로우시키거나, 미리 주석이 입혀진 구성요소를 사용하여 두꺼운 코어를 다른 구성요소에 부착시킴으로써 프리폼이 캡 (20)의 영역 (21) 또는 기판 (10)의 영역 (11)에 부착된다.
바람직한 하나의 실시예에 있어서, 프리폼 (23)은 상부 내부 접속 땜납층 (45), 두꺼운 코어 (43) 및 하부 내부 접속 땜납층 (41)로 된 3개의 땜납층을 갖는다. 프리폼 (23)은 구성요소 (10) 및 (20) 양자에 동시에 부착되거나, 캡에 부착되기 전에 기판 (10)에 먼저 부착되거나, 또는 바람직하게는 캡 (20)에 먼저 부착된 후에 기판 (10)에 부착될 수 있다.
또 다른 바람직한 실시예에 있어서, 제 2 또는 상부 땜납층 (45)의 융점은 하부 또는 제 1 땜납층 (41)보다 더 높다. 많은 제조량과 높은 제조 수율을 유지하고, 단단한 땜납 결합부를 만들기 위해, 3개의 상이한 층 내에서 사용되는 땜납들은 상부 내부 접속 땜납층 (45)의 융점이 하부 내부 접속 땜납층 (41)의 융점보다 높으며, 두꺼운 코어 땜납 (43)은 하부 내부 땜납층 (45)의 융점보다 적어도 50 ℃ 높은 융점을 갖도록 선택된다.
바람직한 하나의 실시예의 경우, 밀봉 모듈 (25)에 대한 제조 공정은 다음과 같이 이루어질 수 있다:
a) 상부 내부 접속 땜납층 (45)를 리플로우시킴으로써 캡 (20)의 렛지(ledge) (22)에 땜납 프리폼을 부착하는 단계,
b) 프리폼 (23)이 부착된 채로 하부 내부 접속 땜납층 (41)을 리플로우시킴으로써 기판 (10)에 캡 (20)을 부착시키는 단계 및
c) 요구되는 기밀(hermeticity)의 정도를 측정하기 위해 모듈에 대한 누출 테스트를 행하는 단계.
예를 들어, 2개의 층으로 된 프리폼 (23)의 경우, 공정이 코어 (43)과 층 (45)를 갖는 삽입형 프리폼을 이용하여 시작될 수 있다. 캡 (20)과 기판 (10) 양자는 각각 땜납 가용성 표면 (21) 및 (11)과 같은 액자 형태의 영역을 갖는다. 땜납 가용성 표면은 땜납에 의해 가용성 상태가 되는 영역으로, 예를 들어 니켈층 위에 금층이 도금된 영역이다.
그 후, 캡 (20)을 용융(flux)시키고 캡 (20) 상에 2개의 층으로 된 프리폼 (23)을 놓음으로써, 2개의 층으로 된 프리폼 (23)이 캡 (20)의 땜납 가용성 영역 (21)에 부착된다. 저융점 내부 접속 땜납층 (45)가 땜납 가용성 영역 (21)과 단단하게 접촉되어 있는지에 대해 유의하여야 한다. 그 후 상기 부분 어셈블리가 노(furnace) 내부에 위치된 후, 땜납층 (45)가 리플로우된다. 리플로우된 후, 캡/프리폼 결합형 구조는 임의의 용융 잔류물(flux residue)을 제거하기 위해 세정(洗淨)(clean)된다.
액자 형태의 표면 영역 (11)을 용융시킨 후 얇은 층으로 된 별도의 저융점 땜납층 (41)을 액자 형태의 표면 영역 (11) 상에 위치시킨 다음 땜납층 (41)을 리플로우시킴으로써 땜납 가용성 기판 표면 영역 (11)에 미리 주석이 입혀질 수 있다. 그 후, 임의의 용융 잔류물은 당 기술 분야에서 공지된 방법에 의해 세정된다.
낮은 압력하에서 캡 (20)과 기판 (10)을 함께 지지하는 고정물(fixture)이 만들어지도록 캡 (20)과 기판 (10)을 조립하는 방법으로 프리폼 (23)을 갖는 캡 (20)이 미리 주석이 입혀진 기판 영역 (11) 상에서 조립될 수 있으며, 그 후 기판 내부 접속 땜납층 (41)은 (용융이 전혀 없이) 산소가 없거나 또는 비활성 기체 분위기(inert environment)에서 리플로우된다. 이러한 공정 도중에는 코어층 (43)이 리플로우되지 않는다는 점에 유의하여야 한다. 조립된 모듈 (25)는 임의의 유체 누출 여부에 대한 테스트가 행해진다.
3개의 층으로 된 프리폼 (23)의 경우, 공정이 층 (41) 및 (45) 사이에 코어층 (43)이 삽입된 삽입형 프리폼을 사용하여 시작될 수 있다. (니켈층 위에 금층이 도금된) 땜납 가용성 표면에 해당하는 액자 형태의 영역 (21) 및 (11)이 캡 (20) 및 기판 (10) 상에 각각 형성된다. 그 후, 캡 (20)은 프리폼 (23)을 이용하여 기판 (10) 상에 결합되는데, 이러한 결합은 낮은 압력하에서 캡 (20), 프리폼 (23) 및 기판 (10)을 함께 지지하는 고정물(fixture)이 만들어지도록 캡 (20), 프리폼 (23) 및 기판 (10)을 적층시킴으로써 이루어진다. 그 후, 내부 접속 땜납층 (41) 및 (45)는 (용융 없이) 산소가 없거나 또는 비활성 기체 분위기(inert environment)에서 리플로우된다. 또한 땜납 코어 (43)이 상기 결합 공정 도중에 리플로우되지 않는다는 점에 유의하여야 한다. 조립된 모듈 (25)는 임의의 누출 여부에 대한 테스트가 행해진다.
3개 층으로 된 프리폼 (23)의 경우, 제 2 공정이 사용될 수 있다. 이러한 공정은 바깥쪽 층 (41) 및 (45)의 사이에 코어층 (43)이 삽입된 프리폼을 사용하여 시작될 수 있다. 캡 (20)과 기판 (10)에는 (니켈층 위에 금층이 도금된) 땜납 가용성 표면에 해당하는 액자 형태의 영역 (21) 및 (11)이 각각 제공된다. 프리폼 (23)은 캡 (20)을 용융시킨 후 캡 (20) 상에 프리폼 (23)을 놓음으로써 캡 (20)에 부착된다. 내부 접속 땜납층 (45)(두꺼운 코어 (43)은 제외)가 리플로우된 후, 남아 있는 임의의 용융 잔류물을 제거하기 위해 상기 영역 또는 결합 구조가 세정된다. 낮은 압력하에서 캡 (20)과 기판 (10)을 함께 지지하는 고정물(fixture)이 만들어지도록 캡 (20)과 기판 (10)을 조립하는 방법으로 프리폼 (23)을 갖는 캡 (20)이 기판 (10) 상에서 조립될 수 있다. 기판 내부 접속 땜납층 (41)(코어층 (43)은 제외)은 (용융 없이) 산소가 없거나 또는 비활성 기체 분위기(inert environment)에서 리플로우된다. 조립된 모듈 (25)는 임의의 누출 여부에 대한 테스트가 행해진다.
그러나 어떤 경우에는, 공정이 고융점 땜납만으로 이루어진 두꺼운 코어 프리폼 (43)을 사용하여 시작될 수 있다. (니켈층 위에 금층이 도금된) 땜납 가용성 표면이 각각 캡 (20) 및 기판 (10) 상에서 액자 패턴의 영역 (21) 및 (11)로 형성된다. 캡 (20)을 용융시킨 후, 내부 접속 땜납층 (45)(코어 (43)은 제외)을 리플로우시키고, 그 후 용융 잔류물을 세정시켜 제거함으로써 두꺼운 고융점 프리폼 (43) 및 별도의 저융점 프리폼 (45)가 캡 (20)에 부착된다. 기판 (10)은 영역 (11) 내에서 액자 형태의 표면을 용융시킴으로써 미리 주석이 입혀지고, 얇은 층으로 된 별도의 저융점 땜납층 (41)이 영역 (11) 상에 놓여진다. 그리고 나서, 땜납 (41)이 리플로우된 후, 용융된 잔류물이 세정되어 제거된다. 낮은 압력하에서 캡 (20)과 기판 (10)을 함께 지지하는 고정물(fixture)이 만들어지도록 캡 (20)과 기판 (10)을 조립한 후, 기판 내부 접속 땜납층 (41)(코어층 (43)은 제외)을 (용융 없이) 산소가 없거나 또는 비활성 기체 분위기(inert environment)에서 리플로우시킴으로써 코어 프리폼 (43) 및 저융점 프리폼 (45)를 갖는 캡 (20)이 미리 주석이 입혀진 기판 (10) 상에서 조립될 수 있다. 조립된 모듈 (25)는 임의의 누출 여부에 대한 테스트가 행해진다.
당업자들은 도 5 및 도 7에 예시된 실시예들의 경우, 코어층 (43)이 캡 또는 커버 (20)이 아니라 기판 (10)에 먼저 부착될 수도 있다는 것을 명확히 알 수 있다.
이러한 새로운 땜납 구조는 비용과 신뢰성 면에서 몇가지 장점이 있다. 이것은 (층 (45/43/41)로 구성되는) 새로운 두꺼운 땜납 구조 (23)이 캡 (20)과 기판 (10) 사이에서 더 넓은 범위의 팽창 불일치(mismatch)를 조절할 수 있는 능력을 가지기 때문이다. 비용을 절약하는 가능한 방법 중의 하나로 캡의 열팽창 계수(TCE)가 제품을 특정시킬 가능성이 작은 값을 갖도록 선택하는 방법으로, 이러한 방법에 따르면 필요한 설계도의 수가 줄어들어 비용을 줄일 수 있다.
본 발명에서는 조절 가능한 팽창 범위가 더 커질 수 있으므로, 캡의 열팽창 계수(TCE)의 허용 오차(tolerances)가 상당히 크게 증가되어 캡에 드는 비용이 줄어들 수 있으므로 추가로 비용을 절약할 수 있다. 비용면에서의 가장 큰 장점은 열팽창 계수 특성은 더욱 양호한 최적의 값을 가지면서도 가격은 덜 비싼 재료가 캡 (20)에 대한 재료로 사용될 수 있다는 점이다.
또 다른 장점은 (금속층 (45/43/41)로 구성되는) 상술한 땜납 구조 (23)이 기존의 설계와 일체로 사용되어 상당히 큰 팽창을 제공하여 높은 밀봉의 신뢰성을 달성할 수 있다는 점이다.
또 다른 성능 상의 장점은 본 발명은 모듈 설계자가 더 높은 전도도를 갖는 캡을 사용할 수 있는 선택권을 갖도록 해줌으로써 칩의 동작 온도가 낮아지며 그에 따라 모듈의 수명이 더 길어질 수 있다는 점이다.
본 발명에서 개시된 것과 같은 전자 패키지 또는 모듈은 다수의 장점을 갖는다. 이를테면, a) 캡에 대한 열팽창 계수의 허용 오차가 증가(open up)되고, b) 덜 비싼 재료의 캡을 사용할 수 있으므로 패키지에 드는 비용이 감소될 수 있다.
또한, 본 발명에서는 세라믹 캡이 더 높은 열 전도도를 갖는 캡으로 대체되어 칩의 동작 온도가 낮아질 수 있기 때문에 더 양호한 성능을 갖는 소정의 패키지를 선택할 수 있다.
본 발명의 구조 및 공정은 종래 기술에 비해 몇가지 장점을 제공한다. 예를 들면, WCu, AlSiC, Cu 및 인바르(InVar)의 혼합물, 쿠바르(CuVar), 실바르(SilVar)와 같이 열전도도는 더 높고 비용은 더 낮은 캡의 사용을 가능하게 해준다. 본 발명은 기존의 땜납 밀봉 패키지를 직접 대체할 수 있으므로, 밀봉의 신뢰성에 상당한 개선을 제공한다.
본 발명의 또 다른 장점은 모듈의 재작업 가능성에 대한 선택권이 그대로 유지되어 남은 조각(scrap)에 의해 발생하는 비용 손실이 줄어들도록 해준다는 점이다.
실시예
다음의 예는 본 발명의 추가로 예시하기 위한 것으로 본 발명의 범위를 제한하기 위한 것이 아니다.
실시예 1
본 발명의 새로운 땜납 밀봉에서는 캡과 기판 사이의 간격이 약 0.3 mm 내지 2.0 mm이고, 통상은 약 1.0 mm이다.
본 발명의 조립된 땜납 내부 접속 구조는 바람직한 실시예와 일치하는 온도 차이를 갖는다. 상부 내부 접속 땜납층 (45)의 조성은 약 96.5 %의 주석(Sn)과 3.5 %의 은(Ag)으로 되어 있으며, 그에 따른 땜납층 (45)의 융점은 약 221 ℃가 된다. 두꺼운 코어층 (43)의 조성은 약 90 %의 납(Pb)과 10 %의 주석(Sn)으로 되어 있으며, 그에 따른 코어층 (43)의 융점은 약 300 ℃가 된다. 하부 내부 접속 땜납층 (41)은 약 63 %의 주석(Sn)과 37 %의 납(Pb)으로 되어 있으며, 그에 따른 층 (41)의 융점은 약 183 ℃가 된다. 그 후, 모듈 (25)에 대한 누출 테스트가 행해지고, 모듈이 기밀되었음을 보여준다.
본 발명의 땜납 밀봉은 사용 중에 캡과 기판 사이의 상당히 큰 팽창 불일치의 조절이 가능하도록 하여, 기밀 밀봉의 신뢰성과 재작업 가능성이 유지되며, 밀봉에 필요한 비용이 감소되고, 패키지의 열 성능이 개선되는 효과가 있다.
본 발명이 특정 실시예와 관련하여 기술되었지만, 이러한 실시예에 대한 다수의 대안, 개변 및 변경이 가능함은 상기 기술한 내용에 비추어 당업자에게 명백하다. 따라서, 첨부된 특허 청구범위는 본 발명의 정신 및 범위에 속하는 상기 대안, 개변 및 변경을 모두 포함한다.

Claims (26)

  1. 커버(cover)와 반도체 기판 사이에 기밀 밀봉 밴드(hermetic seal band)를 형성하기 위한 방법에 있어서,
    a) 적어도 하나의 고온 땜납 코어(solder core)의 하나의 측면에 고정되는 적어도 하나의 제 1 내부 접속 땜납층과, 적어도 하나의 고온 땜납 코어의 다른 하나의 측면에 고정되는 적어도 하나의 제 2 내부 접속 땜납층을 포함하는 적어도 하나의 땜납 프리폼 밴드(preform band)를 형성하는 단계,
    b) 서브-어셈블리(sub-assembly)를 형성하기 위해 상기 반도체 기판과 커버 사이에 상기 밴드를 위치시키는 단계 및
    c) 상기 서브-어셈블리를 가열 환경(thermal environment) 내에 위치시키고, 또한 기밀 밀봉 밴드가 상기 기판과 커버 사이에 형성되도록 상기 땜납 코어층은 리플로우(reflow)시키지 않으면서 상기 제 1 및 제 2 내부 접속 땜납층을 리플로우시키는 단계
    를 포함하는 기밀 밀봉 밴드 형성 방법.
  2. 제 1항에 있어서, 고융점을 갖는 상기 땜납 코어와 상기 적어도 하나의 제 1 및/또는 제 2 내부 접속 땜납층 간의 융점 온도 차이가 적어도 약 50 ℃인 기밀 밀봉 밴드 형성 방법.
  3. 제 1항에 있어서, 상기 제 1 및 제 2 내부 접속 땜납층들이 동일한 융점을 가지는 기밀 밀봉 밴드 형성 방법.
  4. 제 1항에 있어서, 상기 제 1 및 제 2 내부 접속 땜납층들이 상이한 융점을 가지는 기밀 밀봉 밴드 형성 방법.
  5. 제 1항에 있어서, 상기 제 1 내부 접속 땜납층의 융점이 상기 제 2 내부 접속 땜납층의 융점보다 낮은 기밀 밀봉 밴드 형성 방법.
  6. 제 1항에 있어서, 상기 적어도 하나의 제 1 및/또는 제 2 내부 접속 땜납층의 재료가 납/주석, 납/인듐, 주석/비스무트, 인듐/은, 주석/안티몬, 주석/은 및 이들의 합금으로 이루어지는 군에서 선택되는 기밀 밀봉 밴드 형성 방법.
  7. 제 1항에 있어서, 상기 제 1 및/또는 제 2 내부 접속 땜납층은 납/주석 재료로 되어 있으며, 여기서 납은 중량비로 약 0 내지 40 % 범위 내에 있는 기밀 밀봉 밴드 형성 방법.
  8. 제 1항에 있어서, 상기 제 1 및/또는 제 2 내부 접속 땜납층은 납/인듐 재료로 되어 있으며, 여기서 납은 중량비로 약 30 내지 60 % 범위 내에 있는 기밀 밀봉 밴드 형성 방법.
  9. 제 1항에 있어서, 상기 제 1 및/또는 제 2 내부 접속 땜납층은 주석/비스무트 재료로 되어 있으며, 여기서 주석은 중량비로 약 37 내지 48 % 범위 내에 있는 기밀 밀봉 밴드 형성 방법.
  10. 제 1항에 있어서, 상기 제 1 및/또는 제 2 내부 접속 땜납층이 중량비로 구리 또는 구리 합금을 약 2 %까지 포함하는 혼합물인 기밀 밀봉 밴드 형성 방법.
  11. 제 1항에 있어서, 상기 고융점 땜납 코어의 재료가 납/주석, 납/인듐, 주석/비스무트, 인듐/은, 주석/안티몬, 주석/은 및 이들의 합금으로 이루어지는 군에서 선택되는 기밀 밀봉 밴드 형성 방법.
  12. 제 1항에 있어서, 상기 고융점 땜납 코어는 납/주석 재료로 되어 있으며, 여기서 납은 중량비로 약 60 내지 100 % 범위 내에 있는 기밀 밀봉 밴드 형성 방법.
  13. 제 1항에 있어서, 상기 고융점 땜납 코어는 납/인듐 재료로 되어 있으며, 여기서 납은 중량비로 약 70 내지 100 % 범위 내에 있는 기밀 밀봉 밴드 형성 방법.
  14. 제 1항에 있어서, 상기 고융점 땜납 코어는 주석/비스무트 재료로 되어 있으며, 여기서 주석은 중량비로 약 77 내지 100 % 범위 내에 있는 기밀 밀봉 밴드 형성 방법.
  15. 제 1항에 있어서, 상기 고융점 땜납 코어는 주석/비스무트 재료로 되어 있으며, 여기서 주석은 중량비로 약 0 내지 20 % 범위 내에 있는 기밀 밀봉 밴드 형성 방법.
  16. 제 1항에 있어서, 상기 고융점 땜납 코어는 중량비로 구리 또는 구리 합금을 약 2 %까지 포함하는 합금인 기밀 밀봉 밴드 형성 방법.
  17. 제 1항에 있어서, 적어도 하나의 열 전달 장치(heat moving device)가 상기 커버에 고정되는 기밀 밀봉 밴드 형성 방법.
  18. 제 1항에 있어서, 상기 기판은 니켈층 위에 금층이 도금된 적어도 하나의 땜납 가용성(可溶性)(wettable) 영역을 가지며, 상기 땜납 가용성 영역의 일부는 땜납이 리플로우되는 동안 상기 땜납층에 고정되는 기밀 밀봉 밴드 형성 방법.
  19. 제 1항에 있어서, 상기 커버는 니켈층 위에 금층이 도금된 적어도 하나의 땜납 가용성(可溶性)(wettable) 영역을 가지며, 상기 땜납 가용성 영역의 일부는 땜납이 리플로우되는 동안 상기 땜납층에 고정되는 기밀 밀봉 밴드 형성 방법.
  20. 제 1항에 있어서, 땜납 프리폼 밴드를 위치시키는 상기 단계 b)에서, 상기 땜납 프리폼 밴드가 먼저 상기 기판에 고정되는 기밀 밀봉 밴드 형성 방법.
  21. 제 1항에 있어서, 상기 기판의 재료가 알루미나, 유리와 알루미나 혼합물(alumina with glass frits), 질화 알루미늄, 붕소화규산염, 세라믹, 유리 세라믹으로 이루어지는 군에서 선택되는 기밀 밀봉 밴드 형성 방법.
  22. 제 1항에 있어서, 적어도 하나의 전기적 접속이 상기 기판에 고정되며, 전기적 접속 방법은 땜납 볼, 땜납 칼럼, 저융점 땜납, 고융점 땜납, 핀 및 와이어를 이용한 방법들로 이루어지는 군에서 선택되는 기밀 밀봉 밴드 형성 방법.
  23. 제 1항에 있어서, 적어도 하나의 전기적 소자가 상기 기판에 고정되며, 상기 전기적 소자는 반도체 칩 또는 디커플링 커패시터(decoupling capacitor) 중에서 선택되는 기밀 밀봉 밴드 형성 방법.
  24. 제 1항에 있어서, 상기 커버의 재료가 알루미나, 알루미늄, 질화 알루미늄, 알루미늄과 실리콘 카바이드의 혼합물, 구리, 구리-텅스텐, 쿠바르(cuvar), 실바르(silvar) 및 이들의 합금으로 이루어지는 군에서 선택되는 기밀 밀봉 밴드 형성 방법.
  25. 커버(cover)와 반도체 기판 사이에 기밀 밀봉 밴드(hermetic seal band)를 형성하기 위한 방법에 있어서,
    a) 적어도 하나의 제 1 땜납층을 상기 기판에 고정시켜 제 1 서브-어셈블리 (sub-assembly)를 형성하는 단계,
    b) 적어도 하나의 제 2 땜납층을 상기 기판에 고정시켜 제 2 서브-어셈블리 를 형성하는 단계,
    c) 상기 제 1 땜납층과 제 2 땜납층이 땜납 코어를 둘러싸서 제 3 서브-어셈 블리를 형성하도록 상기 제 1 서브-어셈블리와 제 2 서브-어셈블리 사이 에 적어도 하나의 고온 땜납 코어 프리폼(preform)을 위치시키는 단계, 및
    d) 상기 제 3 서브-어셈블리를 가열 환경 내에 위치시키고, 또한 기밀 밀봉 밴드가 상기 기판과 커버 사이에 형성되도록 상기 땜납 코어층은 리플로 우시키지 않으면서 상기 제 1 및 제 2 땜납층을 리플로우시키는 단계를 포함하는 기밀 밀봉 밴드 형성 방법.
  26. 커버(cover)와 반도체 기판 사이에 기밀 밀봉 밴드(hermetic seal band)를 형성하기 위한 방법에 있어서,
    a) 적어도 하나의 고온 땜납 코어의 하나의 측면에 고정되는 적어도 하나의 제 1 땜납층을 포함하는 적어도 하나의 땜납 프리폼 밴드(solder preform band)를 형성하는 단계,
    b) 상기 제 1 땜납층이 상기 커버와 직접 접촉하도록 상기 땜납 프리폼 밴드 를 커버에 고정시키는 단계,
    c) 적어도 하나의 제 2 땜납층을 상기 기판의 외주 표면(perimeter surface) 에 고정시키는 단계,
    d) 상기 반도체 기판과 커버가 서브-어셈블리를 형성하여 상기 땜납 코어가 상기 제 2 땜납층과 직접 접촉하도록, 반도체 기판과 커버를 위치시키는 단계 및
    e) 상기 서브-어셈블리를 가열 환경 내에 위치시키고, 또한 기밀 땜납 밴드 가 상기 기판과 커버 사이에 형성되도록 상기 땜납 코어층은 리플로우시 키지 않으면서 상기 제 1 및 제 2 땜납층을 리플로우시키는 단계
    를 포함하는 기밀 밀봉 밴드 형성 방법.
KR1019980002229A 1997-04-30 1998-01-24 반도체기판용다층땜납밀봉밴드및그제조방법 Expired - Fee Related KR100294968B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US8/846935 1997-04-30
US08/846,935 1997-04-30
US08/846,935 US5881945A (en) 1997-04-30 1997-04-30 Multi-layer solder seal band for semiconductor substrates and process

Publications (2)

Publication Number Publication Date
KR19980079651A KR19980079651A (ko) 1998-11-25
KR100294968B1 true KR100294968B1 (ko) 2001-07-12

Family

ID=25299353

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980002229A Expired - Fee Related KR100294968B1 (ko) 1997-04-30 1998-01-24 반도체기판용다층땜납밀봉밴드및그제조방법

Country Status (9)

Country Link
US (1) US5881945A (ko)
EP (1) EP0875932B1 (ko)
JP (1) JP2999992B2 (ko)
KR (1) KR100294968B1 (ko)
CN (1) CN1160780C (ko)
DE (1) DE69832324T2 (ko)
MY (1) MY120319A (ko)
SG (1) SG63843A1 (ko)
TW (1) TW373276B (ko)

Families Citing this family (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6395991B1 (en) 1996-07-29 2002-05-28 International Business Machines Corporation Column grid array substrate attachment with heat sink stress relief
US6070321A (en) * 1997-07-09 2000-06-06 International Business Machines Corporation Solder disc connection
US6390353B1 (en) * 1998-01-06 2002-05-21 Williams Advanced Materials, Inc. Integral solder and plated sealing cover and method of making the same
US6053394A (en) * 1998-01-13 2000-04-25 International Business Machines Corporation Column grid array substrate attachment with heat sink stress relief
GB2334141A (en) * 1998-01-30 1999-08-11 Northern Telecom Ltd Semiconductor device packaging
US6136128A (en) * 1998-06-23 2000-10-24 Amerasia International Technology, Inc. Method of making an adhesive preform lid for electronic devices
JP4135268B2 (ja) * 1998-09-04 2008-08-20 株式会社豊田中央研究所 無鉛はんだ合金
US6218730B1 (en) * 1999-01-06 2001-04-17 International Business Machines Corporation Apparatus for controlling thermal interface gap distance
US6091603A (en) * 1999-09-30 2000-07-18 International Business Machines Corporation Customizable lid for improved thermal performance of modules using flip chips
US6592019B2 (en) * 2000-04-27 2003-07-15 Advanpack Solutions Pte. Ltd Pillar connections for semiconductor chips and method of manufacture
US6292369B1 (en) 2000-08-07 2001-09-18 International Business Machines Corporation Methods for customizing lid for improved thermal performance of modules using flip chips
US6342407B1 (en) * 2000-12-07 2002-01-29 International Business Machines Corporation Low stress hermetic seal
KR100396551B1 (ko) * 2001-02-03 2003-09-03 삼성전자주식회사 웨이퍼 레벨 허메틱 실링 방법
GB2372633A (en) * 2001-02-24 2002-08-28 Mitel Semiconductor Ab Flip-chip mounted optical device
US6806568B2 (en) * 2001-07-20 2004-10-19 The Board Of Trustees Of The University Of Arkansas Decoupling capacitor for integrated circuit package and electrical components using the decoupling capacitor and associated methods
US20040071970A1 (en) * 2002-03-11 2004-04-15 Helmut Kahl Device housing having a shielding gasket or wall comprising a conductive coating
DE10238581B4 (de) * 2002-08-22 2008-11-27 Qimonda Ag Halbleiterbauelement
TW578284B (en) * 2002-12-24 2004-03-01 Advanced Semiconductor Eng Heat separator for chip package and the bonding method thereof
US7690551B2 (en) * 2003-12-31 2010-04-06 Chippac, Inc. Die attach by temperature gradient lead free soft solder metal sheet or film
US20050174738A1 (en) * 2004-02-06 2005-08-11 International Business Machines Corporation Method and structure for heat sink attachment in semiconductor device packaging
KR20070006682A (ko) * 2004-03-30 2007-01-11 허니웰 인터내셔널 인코포레이티드 히트 스프레더 구조물, 집적 회로, 및 그들의 제조방법
US20050253282A1 (en) * 2004-04-27 2005-11-17 Daoqiang Lu Temperature resistant hermetic sealing formed at low temperatures for MEMS packages
JP4513513B2 (ja) * 2004-11-09 2010-07-28 株式会社村田製作所 電子部品の製造方法
US7743963B1 (en) 2005-03-01 2010-06-29 Amerasia International Technology, Inc. Solderable lid or cover for an electronic circuit
US20080175748A1 (en) * 2005-08-12 2008-07-24 John Pereira Solder Composition
US20070036670A1 (en) * 2005-08-12 2007-02-15 John Pereira Solder composition
JP5696173B2 (ja) * 2005-08-12 2015-04-08 アンタヤ・テクノロジーズ・コープ はんだ組成物
US20070231594A1 (en) * 2005-08-12 2007-10-04 John Pereira Multilayer solder article
US20070037004A1 (en) * 2005-08-12 2007-02-15 Antaya Technologies Corporation Multilayer solder article
US20070292708A1 (en) * 2005-08-12 2007-12-20 John Pereira Solder composition
JP4764159B2 (ja) * 2005-12-20 2011-08-31 富士通セミコンダクター株式会社 半導体装置
US7629684B2 (en) * 2006-04-04 2009-12-08 Endicott Interconnect Technologies, Inc. Adjustable thickness thermal interposer and electronic package utilizing same
JP4798222B2 (ja) * 2006-04-07 2011-10-19 株式会社村田製作所 電子部品の接合構造およびその製造方法
KR100703458B1 (ko) * 2006-04-20 2007-04-03 삼성에스디아이 주식회사 유기전계발광 표시 장치 및 그의 제작 방법
US7849914B2 (en) * 2006-05-02 2010-12-14 Clockspeed, Inc. Cooling apparatus for microelectronic devices
US7513035B2 (en) * 2006-06-07 2009-04-07 Advanced Micro Devices, Inc. Method of integrated circuit packaging
US20080296756A1 (en) * 2007-05-30 2008-12-04 Koch James L Heat spreader compositions and materials, integrated circuitry, methods of production and uses thereof
US20090004500A1 (en) * 2007-06-26 2009-01-01 Daewoong Suh Multilayer preform for fast transient liquid phase bonding
JP5310309B2 (ja) * 2009-06-26 2013-10-09 千住金属工業株式会社 はんだコートリッド
JP5537119B2 (ja) * 2009-10-28 2014-07-02 京セラ株式会社 蓋体並びに蓋体の製造方法および電子装置の製造方法
KR100976812B1 (ko) * 2010-02-08 2010-08-20 옵토팩 주식회사 전자 소자 패키지 및 그 제조 방법
US8558374B2 (en) 2011-02-08 2013-10-15 Endicott Interconnect Technologies, Inc. Electronic package with thermal interposer and method of making same
EP2541593B1 (en) * 2011-06-30 2019-04-17 Rohm Co., Ltd. Laminated high melting point soldering layer
US8240545B1 (en) * 2011-08-11 2012-08-14 Western Digital (Fremont), Llc Methods for minimizing component shift during soldering
DE102011112476A1 (de) * 2011-09-05 2013-03-07 Epcos Ag Bauelement und Verfahren zum Herstellen eines Bauelements
US20140238726A1 (en) * 2013-02-28 2014-08-28 Cooper Technologies Company External moisture barrier package for circuit board electrical component
KR20160002834A (ko) * 2013-04-29 2016-01-08 에이비비 테크놀로지 아게 전력 반도체 디바이스용 모듈 배열체
US8912641B1 (en) * 2013-09-09 2014-12-16 Harris Corporation Low profile electronic package and associated methods
JP6499886B2 (ja) * 2015-03-11 2019-04-10 田中貴金属工業株式会社 電子部品封止用キャップ
US10453786B2 (en) * 2016-01-19 2019-10-22 General Electric Company Power electronics package and method of manufacturing thereof
WO2019163145A1 (ja) * 2018-02-26 2019-08-29 新電元工業株式会社 半導体装置の製造方法
US11626343B2 (en) 2018-10-30 2023-04-11 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with enhanced thermal dissipation and method for making the same
CN109352112A (zh) * 2018-11-06 2019-02-19 中国电子科技集团公司第三十八研究所 一种基板精密焊接用双组份焊料及其焊接方法
US11646302B2 (en) 2020-03-31 2023-05-09 Apple Inc. Multiple chip module trenched lid and low coefficient of thermal expansion stiffener ring
CN112453752A (zh) * 2020-11-30 2021-03-09 云南锡业集团（控股）有限责任公司研发中心 一种无铅低温锡基合金焊片
US12119275B2 (en) 2021-08-30 2024-10-15 Apple Inc. Recessed lid and ring designs and lid local peripheral reinforcement designs

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59169694A (ja) * 1983-03-16 1984-09-25 Hitachi Ltd 半田接着方法
JPH0864730A (ja) * 1994-08-19 1996-03-08 Hitachi Ltd 半導体集積回路装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4020987A (en) * 1975-09-22 1977-05-03 Norman Hascoe Solder preform for use in hermetically sealing a container
GB2036794A (en) * 1978-11-28 1980-07-02 Semi Alloys Inc Solder Preform
US4322737A (en) * 1979-11-20 1982-03-30 Intel Corporation Integrated circuit micropackaging
JPS57112972A (en) * 1980-12-31 1982-07-14 Ibm Brazing method
US4500945A (en) * 1982-07-23 1985-02-19 International Business Machines Corporation Directly sealed multi-chip module
US4640438A (en) * 1986-03-17 1987-02-03 Comienco Limited Cover for semiconductor device packages
EP0266210B1 (en) * 1986-10-29 1993-02-17 Kabushiki Kaisha Toshiba Electronic apparatus comprising a ceramic substrate
US4746583A (en) * 1986-11-21 1988-05-24 Indium Corporation Ceramic combined cover
US5038996A (en) * 1988-10-12 1991-08-13 International Business Machines Corporation Bonding of metallic surfaces
US5169655A (en) * 1990-06-04 1992-12-08 Von Holdt Sr John W Multiple cavity injection mold
JP2927010B2 (ja) * 1991-03-01 1999-07-28 株式会社日立製作所 半導体パッケージ
JPH0796154B2 (ja) * 1991-05-24 1995-10-18 有限会社山崎工作所 鋳造用金型
US5244143A (en) * 1992-04-16 1993-09-14 International Business Machines Corporation Apparatus and method for injection molding solder and applications thereof
EP0566791A1 (en) * 1992-04-24 1993-10-27 Masao Adachi Apparatus for cooling a mold
KR970002295B1 (ko) * 1993-02-23 1997-02-27 미쯔비시 덴끼 가부시끼가이샤 성형방법
US5523260A (en) * 1993-08-02 1996-06-04 Motorola, Inc. Method for heatsinking a controlled collapse chip connection device
JPH07221217A (ja) * 1993-12-10 1995-08-18 Sumitomo Kinzoku Ceramics:Kk 半導体パッケージ用リッドおよび半導体パッケージ
US5471027A (en) * 1994-07-22 1995-11-28 International Business Machines Corporation Method for forming chip carrier with a single protective encapsulant

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59169694A (ja) * 1983-03-16 1984-09-25 Hitachi Ltd 半田接着方法
JPH0864730A (ja) * 1994-08-19 1996-03-08 Hitachi Ltd 半導体集積回路装置

Also Published As

Publication number Publication date
DE69832324T2 (de) 2006-07-27
EP0875932B1 (en) 2005-11-16
JP2999992B2 (ja) 2000-01-17
JPH113952A (ja) 1999-01-06
DE69832324D1 (de) 2005-12-22
CN1160780C (zh) 2004-08-04
EP0875932A2 (en) 1998-11-04
TW373276B (en) 1999-11-01
MY120319A (en) 2005-10-31
US5881945A (en) 1999-03-16
CN1226746A (zh) 1999-08-25
EP0875932A3 (en) 1999-08-04
SG63843A1 (en) 1999-03-30
KR19980079651A (ko) 1998-11-25

Similar Documents

Publication Publication Date Title
KR100294968B1 (ko) 반도체기판용다층땜납밀봉밴드및그제조방법
US5881944A (en) Multi-layer solder seal band for semiconductor substrates
US5821161A (en) Cast metal seal for semiconductor substrates and process thereof
US5982038A (en) Cast metal seal for semiconductor substrates
US5219794A (en) Semiconductor integrated circuit device and method of fabricating same
US4561011A (en) Dimensionally stable semiconductor device
US6373133B1 (en) Multi-chip module and heat-sink cap combination
US5990418A (en) Hermetic CBGA/CCGA structure with thermal paste cooling
JP3127151B2 (ja) 半田構造部、電子構成部品アセンブリ及び電子構成部品アセンブリの製造方法
KR940001283B1 (ko) 세라믹팩형 반도체 장치 및 그의 조립방법
US5268533A (en) Pre-stressed laminated lid for electronic circuit package
JP5044810B2 (ja) パッケージング構造
US6070321A (en) Solder disc connection
US6342407B1 (en) Low stress hermetic seal
JPH09237806A (ja) 半導体装置とその製造方法及びこの半導体装置を用いた実装構造体とその製造方法
CN111403376B (zh) 一种集成热电制冷器的气密封装结构及其制备方法
JP3207150B2 (ja) 半導体パッケージ
US6351389B1 (en) Device and method for packaging an electronic device
JP3207149B2 (ja) 低熱伝導率のキャップを高熱伝導率の基板に固定する方法
US20100084755A1 (en) Semiconductor Chip Package System Vertical Interconnect
JP2709711B2 (ja) 半導体実装構造体
JPH06204352A (ja) 半導体セラミックパッケージ用基体及び蓋体
JPH0677361A (ja) マルチチップモジュール
JPH05206313A (ja) 半導体集積回路装置およびその製造方法
JPS62281453A (ja) チツプキヤリアモジユ−ル

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

A201 Request for examination
PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

G170 Re-publication after modification of scope of protection [patent]
R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20040424

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20040424

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000