[go: up one dir, main page]

JP4513513B2 - 電子部品の製造方法 - Google Patents

電子部品の製造方法 Download PDF

Info

Publication number
JP4513513B2
JP4513513B2 JP2004325579A JP2004325579A JP4513513B2 JP 4513513 B2 JP4513513 B2 JP 4513513B2 JP 2004325579 A JP2004325579 A JP 2004325579A JP 2004325579 A JP2004325579 A JP 2004325579A JP 4513513 B2 JP4513513 B2 JP 4513513B2
Authority
JP
Japan
Prior art keywords
layer
bonding
wafer
substrate
bonding layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004325579A
Other languages
English (en)
Other versions
JP2006135264A (ja
Inventor
好司 村田
広貴 堀口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2004325579A priority Critical patent/JP4513513B2/ja
Publication of JP2006135264A publication Critical patent/JP2006135264A/ja
Application granted granted Critical
Publication of JP4513513B2 publication Critical patent/JP4513513B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Description

本発明は電子部品の製造方法に関し、詳しくは、溶融はんだを用いた接合及び封止の技術に関する。
従来、素子を形成した素子基板に間隔を設けて蓋基板を接合し、基板間を封止して中空部を形成した電子部品が種々提供されている。例えば、一対の電極間に圧電薄膜が挟み込まれたBAWデバイスは、圧電共振する部分の周囲に中空部を設け、圧電振動が阻害されないようされている。このような電子部品は、ウェハの状態で接合された後、個々の電子部品に分割される。
このような接合と封止を行う技術として、溶融はんだを用いて熱圧着する技術が知られている。例えば図15に示すように、一方の基板(#1)にはんだ層(3)を形成し、他方の基板(#2)にメタリゼーション層を設け、これら2層が互いに接した状態でリフローを行い、はんだ層(3)を加熱して溶融するとともに、はんだ層(3)とメタリゼーション層の間に強固な合金化合物を形成して、基板(#1、#2)同士を接合する。図示例では、基板(#1、#2)間の間隔を一定以上に保つため、リフロー時に溶融しないスペーサー層(9)をさらに設けている(例えば、特許文献1参照)。
特開2000−141300号公報
溶融はんだを用いてウェハとウェハの熱圧着接合を行うと、溶融したはんだがウェハ間に流れ出し、はんだのはみ出しが生じる。さらに、はみ出したはんだが凝集し、枠の一箇所に大きく凝集する。このはみ出しは、例えばパッド間をショートさせて特性劣化させたり、ショートさせずとも端子間容量のばらつきを生じさせ、その結果、特性ばらつきを生じさせたり、後のダイシング工程でブレードの摩耗や目詰まりを早めたりする不具合をもたらす。
その対応策として、はみ出しを生じさせないように熱圧着時の圧力を小さくすると、ウェハの反りなどによって未接合部位を生じ、封止できなくなる。また、圧力を小さくすると、熱圧着ヘッドやステージの形状(平坦度や平行度)の影響がでてき、高い加工精度が必要になり、装置が高価になる。
また、別の対応策として、端子間クリアランスを大きくとる方策もある。しかし、ショートなどはなくなるものの、ウェハからの取り個数が滅少し生産性を低下させる。
本発明は、かかる実情に鑑み、溶融層のはみ出しを抑制することができる、電子部品の製造方法を提供しようとするものである。
本発明は、上記課題を解決するため、以下のように構成した電子部品の製造方法を提供する。
電子部品の製造方法は、第1乃至第3のステップを備える。前記第1のステップにおいて、第1の接合層と第2の接合層におけるAuとSnの重量比(Au:Sn)が84:16〜62:38の範囲内となるように、第1の基板にAuの前記第1の接合層を形成し、第2の基板にSnの前記第2の接合層を形成する。前記第2のステップにおいて、前記第1の基板と前記第2の基板を、前記第1の接合層と前記第2の接合層とが当接するように挟持して、200℃以上280℃未満の温度で熱圧着する。前記第3のステップにおいて、前記第1の基板と前記第2の基板を、加圧を第2のステップより小さくして、280℃以上521℃未満で熱処理する。
第1のステップにおいて、接合層は基板間の接合目的に応じて、適宜な形状に形成すればよい。例えば、封止する場合には、枠状に接合層を形成する。電気的な接続の場合には、パッドやランドなどの形状に接合層を形成する。
第2のステップにおいて、第1の接合層と第2の接合層とを当接させて圧力をかけながら熱を加えると、AuSn共晶合金の融点は280℃、Snの融点は232℃であるが、その温度上昇過程で、AuとSnの相互拡散が生じ、AuSn,AuSn,AuSnといった合金が形成される。AuとSnの重量比(Au:Sn)が84:16〜62:38の範囲内であるため、加熱を続けると、概ねAuSnが形成される。その合金の融点は309℃であるため、第2のステップにおける280℃未満では溶融せず、はみ出しを生ずることはない。
第3のステップにおいて、加圧を第2のステップより小さくし、280℃以上に加熱すると、AuとAuSnの界面からAu−20wt%Snが液相として生じ、これが、第2のステップでの熱圧着時に接合層に生じていたボイドや隙間に流れて埋める。この溶融時には圧力を小さくしているので、はみ出しは生じない。第3のステップが終了し、冷却すると、封止が完了する。
上記方法によれば、熱圧着時に生ずるAuSn合金のパターンからのはみ出しを抑制することができる。
好ましくは、前記第1のステップにおいて、前記第1の接合層より小さい面積を有する前記第2の接合層を形成し、かつ、前記第2の接合層と前記第2の基板との間に、前記第1の接合層より小さい面積を有する第3の接合層を形成する。前記第2のステップにおいて、前記第3の接合層が溶融しない。
この場合、第2のステップにおいて、面積が大きい第1の接合層と、面積が小さい第2の接合層とが当接するので、第2の接合層が第1の接合面に当接する部分及びその近傍部分が溶融して、溶融層(例えば、溶融したはんだ)が形成される。溶融層は、第1及び第2の基板を挟持することによる圧着力により、第1の接合層と第2の接合層の間から押し出されるが、面積が大きい第1の接合層に沿って濡れ広がる。そのため、溶融層を凝集したりせず、はみ出しも生じさせずに、第1の基板と第2の基板を接合することができる。
このように溶融しても、第3の接合層は溶融しない。そのため、第1の基板と第2の基板との間隔を、一定以上に保つことができる。
したがって、接合層の形状や配置を適宜に選択することにより、第2のステップによる熱圧着時に、複雑な圧力コントロールや、圧力均一性を出すための装置上の改良等を施すことなく、より簡便な方法で、溶融層のはみ出しを抑制することができる。
好ましくは、上記各方法の前記第2のステップにおいて、前記第1の基板と前記第2の基板との少なくとも一方を、柔軟性を有する部材を介して挟持する。
この場合、柔軟性を有する部材を介して基板全面に略均一な圧力を作用させ、その結果、接合も面内で均一にすることができる。熱圧着時の圧力のバラツキを抑制することができるため、基板を挟持する部材の平坦度を上げる精密加工や、基板厚みの面内バラツキを抑制するための加工等が不要となり、さらに簡便に面内の均一な接合が可能になる。
本発明の電子部品の製造方法によれば、溶融層のはみ出しを抑制することができる。
以下、本発明の実施の形態としての実施例を、図1〜図14を参照しながら説明する。
(実施例1)
圧電薄膜振動子(ダイヤフラムタイプ)を用いたBAW(バルク弾性波)デバイスについて説明する。ただし、中空形成が必要で、かつ、封止が必要とされる素子、例えばSAW(弾性表面波)デバイス、可動部を有するMEMSデバイスなどにも適用可能である。
図1に示すように、BAWデバイス10は、空洞11xを有するSi基板11に支持された絶縁膜13のダイヤフラム上に、下部電極14、圧電薄膜16、上部電極18を順次形成し、その上下電極14,18間にて圧電共振させる素子である。各電極14,18には、それぞれバンプ15,19が接続されている。共振特性は、電極14,18の膜厚や形状、圧電薄膜16の厚みなどによって制御できる。BAW素子10は、共振子素子を圧電振動させるため、振動を阻害しないよう、中空部が必要となる。また、圧電薄膜16が湿度により吸湿してその重量が変化すると、振動特性が変化して不具合を生じるため、気密封止が必要とされる。そのため、Si基板表面11a側に蓋ガラス基板20が配置され、外縁に沿って共振子素子を取り囲むように封止枠17,28によって接合され、封止される。
蓋ガラス基板20は、Si基板11と対向する側の面にランド26,27が形成され、反対側の面には外部に露出する外部電極22,23が形成されている。ランド26,27と外部電極22,23は、蓋ガラス基板20を貫通する貫通穴に形成されたスルーホール24,25の両端に、それぞれ接続されている。ランド26,27は、Si基板11のバンプ15,19と接合される。また、そのSi基板裏面11bにも裏ガラス基板30を接合し、ダイヤフラム部を封止している。これらの3枚の基板11,20,30の接合を集合基板(ウェハ)状態で実施し、接合後にダイシングすることで、小型のチップサイズパッケージが得られる。
なお、Si基板裏面には圧電薄膜が露出していないため、気密封止が必要でない場合もあり、その場合には、裏ガラス基板の代りに樹脂基板を用い、樹脂接合して封止してもよい。
次に、蓋ガラス基板20とSi基板表面11aとを接合し封止をするための、はんだ形成と封止工程について、図2〜図6を参照しながら説明する。裏ガラス基板30とSi基板裏面11bとの接合についても、同様の工程を用いて接合してもよい。
(工程1)図2に示すように、機能素子であるBAW共振子素子(以下、「共振子素子」という。)が形成されたSiウェハ40の片面41に、接合パターン42を形成する。
図2(a)に示したように、Siウェハ40の片面41に、共振子素子を形成するとともに、共振子素子の上下電極からの電極取り出しをするためのパッド15,19と封止枠17を形成する。封止枠17は、共振子素子とパッド15,19を取囲むように形成する。なお、封止枠17を電気的に接地させるために、共振子素子の接地端子と封止枠17が電気的に接続されるように配線を引き回している。機能素子は、可動部を有する素子など中空部を要する素子であれば、BAWに限定されない。無論、ウェハ材質も半導体のSiウェハに限定されず、圧電ウェハ、絶縁体ウェハなどであってもよい。
封止枠17の寸法は、ここでは、幅0.03mmとし、封止枠17の外形寸法を1.8×1.4mmとし、コーナー部は内Rを0.03mmとした。
この寸法の封止枠17、パッド15,19のレジストパターンをフォトレジスト法にて形成し、次いで、図2(b)に示すように、Siウェハ40の片面41に、接合パターン42の第1層43としてTi、第2層44としてNi、第3層45としてAuを順次蒸着し、最後に、レジストを有機溶剤で除去することで、Ti/Ni/Auの枠17のパターンを形成した。このような蒸着リフトオフ法以外の方法、例えば、メタルマスク蒸着法、電解メッキ法、無電解メッキ法などを用いてもよい。
各金属層43〜45の膜厚は、第1層43のTiを0.05μm、第2層44のNiを0.3μm、第3層45のAuを2.3μmとした。ここでのTiは密着性を確保するための層であって、0.005μm〜0.5μm程度でよい。また、材質も、NiCr,Crなどであってもよい。NiはTiのはんだ中への拡散を抑止するバリアメタルであり、Ptなどであってもよく、Tiの膜厚が大きい時は、Ti自身がバリア性を有するため、Niはなくても良い。Auは、後述する蓋ガラス基板20に形成されたSnと合金を形成して接合合金となるが、その合金組成が、Au−29wt%Sn(Au−20wt%Sn共晶点とδ相の中間)になるように、その膜厚を設定した。
共振子素子からの電極取り出し部であるパッド15,19として、封止枠17と同じの膜厚を有する直径150μmのパッド15,19を同時に形成した。
(工程2)図3に示すように、蓋ガラス基板20となる耐熱ガラスの蓋ガラスウェハ50の接合面51に、接合パターン52を形成する。
蓋ガラスウェハ50には、サンドブラストにより貫通穴を形成し、接合面51から側壁部を通じて外部端子部に至るめっき用給電膜を形成したのち、電解めっきにてランド、スルーホール、外部電極まで金属膜を形成した。その金属膜は、Ti/Cu/Ni/Auとした。
図3(a)に示すように、ウェハ50の接合面51側には、(工程1)で形成されたSiウェハ40に対応した封止枠28やパッド接合用バンプ(ランド)26,27の金属膜を形成した。ランド26,27はスルーホール(直径100mm)を取り囲むリング形状に形成した。図3(b)に示すように、それらの金属膜(接合パターン)52は、蒸着リフトオフ法で、第1層53のTi、第2層54のNi、第3層55のSnを順次成膜した。
各層53〜55の膜厚は、第1層53のTiを0.05μm、第2層54のNiを0.3μm、第3層55のSnを2.7μmとした。ここでのTiは密着性を確保するための層であって0.005〜0.5μm程度でよく、また、材質もNiCr,Crなどであってもよい。NiはTiのはんだ中への拡散を抑止するバリアメタルであり、Ptなどであってもよく、Tiの膜厚が大きい時は、Ti自身がバリア性を有するため、Niでなくてもよい。第3層55のSnは、Siウェハ40に形成された第3層45のAuと合金を形成して接合合金となるが、その組成が、Au−29wt%Sn(Au−20wt%Sn共晶点とδ相の中間)になるようにその膜厚を設定した。
ここでは蓋ガラスウェハ50は、接合されるSiウェハ40と同じ線膨張係数を有する材質であれば、耐熱ガラスに限定されず、Siなどであってもよい。
(工程3)図4に示すように、Siウェハ40と蓋ガラスウェハ50をアライメントする。
それぞれに形成された封止枠の接合層、バンプ部(バンプとランド)が接合されるよう位置合せし、保持治具(不図示)で固定する。位置合わせには、蓋ガラスウェハ50を透過して見えるSiウェハ40に形成されたアライメントマーク(不図示)と、蓋ガラスウェハ50に形成されたアライメントマーク(不図示)を画像認識などの方法でアライメントした後、保持する治具にて固定した。
(工程4)図5に示すように、Siウェハ40と蓋ガラスウェハ50を加圧しながら加熱する。
まず、保持治具で固定されたSiウェハ40と蓋ガラスウェハ50を熱圧着装置にロードする。熱圧着装置は、図5(a)に示すように、ヒータステージ2とヒータヘッド6があって加熱でき、かつ、ステージ2とヘッド6間にウェハ40,50を挟み、圧力を加えることができ、その熱圧着が、不活性雰囲気や真空中で可能となる装置である。
熱圧着装置で、ステージ2上に保持治具で固定されたウェハ40,50をロードし、そのウェハ40,50上に厚み0.5mmのフッ素樹脂シート4を載置し、Nを装置内に導入して不活性雰囲気にした後、上からヘッド6を当接させて荷重を加えた。この荷重により、Siウェハ40側に形成された第3層45のAuと、蓋ガラスウェハ50側に形成された第3層55のSnを当接させた。なお、Siウェハ40と蓋ガラスウェハ50の高さばらつき等により、Siウェハ40側に形成された第3層45のAuと、蓋ガラスウェハ50側の第3層55のSnとが部分的に当接していない箇所が発生する可能性もある。図5(a)の右側の接合パターンはそのような状態を示している。
ここで、厚み0.5mmのフッ素樹脂シート4を用いることにより、ウェハ40,50全面で、圧力均一性が向上し、ウェハ40,50全面において、Siウェハ40側の第3層45のAuと、蓋ガラスウェハ50側の第3層55のSnとを当接させることができる。圧力均一性を向上させる別の方策として、ヒータステージ2とヒータヘッド6の平坦性を上げ、かつ、ウェハ40,50自身の厚みの面内バラツキを小さくする方法もあるが、費用が高価になる上、ヒータステージ2やヒータヘッド6が熱で歪んだり、作業中にキズが付いたりと、製造上の問題が多い。それに比べ、フッ素樹脂シートは安価であり、装置やウェハ自体の公差を許容できる優れた方法である。
ここでは、柔軟性を有する部材として耐熱性を考慮に入れてフッ素樹脂シートを用いたが、フッ素樹脂シート以外にも圧力が均一になるようなものであれば、ゴム系(例えば、シリコンゴムやバイトンゴム)、この熱圧着温度で軟化する金属やガラスの板、あるいはガラス繊維を樹脂材料で固めたコンポジット材料等であってもよく、無論、厚み0.5mm以外であってもよい。また、表面に凸凹を持たせて変形しやすくしたりしてもよい。凸凹の形状としては、円錐、角錐、円柱、角柱、半球などをシート上に配列させると、圧力均一性が向上したりする。
雰囲気は、接合金属の酸化が防げれば、N,Arなどのガス雰囲気や真空雰囲気、あるいは還元雰囲気であってもよい。
また、荷重は、直径100mmのウェハ40,50を2000Nで加圧するように設定したが、ウェハ40,50が割れない程度でウェハ40,50同士を密着させることができる荷重であれば、これより大きくても、小さくてもよい。なお、荷重が大きい方が固相拡散時に生ずるボイドなどを無くせる場合もある。
次いで、240℃まで、30℃/minの昇温速度で加熱する。この昇温過程でSiウェハ40側に形成された第3層45のAuと蓋ガラスウェハ50側に形成された第3層55のSnの当接部において、相互に固相拡散が生じ、AuとSnの界面にAuSn,AuSn,AuSnが形成され、成長していき、最終的にAuSnとAuSnが中間層として形成される。図7の状態図に示すように、Au−90wt%Snの共晶点は219℃であるが、昇温過程で219℃まで達したときには、固相拡散によりAuSnやAuSnが形成されているため、この昇温過程では、AuやSnは溶融せず、それらの合金の液相も生じない。それゆえ、熱圧着時にはんだが溶融して流れ出したり、はみ出したはんだが凝集したりすることがない。
なお、本ステップにおいては、固相拡散であるため、例えば図5(b)に示すように、封止枠全周が均一に当接せず、固相拡散されていない場合もあり、この時点では、未接合部位57が残り、封止できていない部分もありうる。
また、240℃まで昇温したが、ここに記載したメカニズムが可能ならば、その昇温速度や到達温度は、これに限定されない。ただし、到達温度が低いと固相拡散による合金相の成長が遅いため、一般には、200℃以上が望ましい。一方で、280℃を超えると再溶融をするため、実質上275℃以下の到達温度とすることが必要である。また、昇温速度が大きいと固相拡散が十分進む前に温度が高くなり、SnとAuSnの界面から219℃で液相が生じ、圧力によって液相成分がはみ出し、また凝集したりしてしまう。そのため、その昇温速度も適正化する必要がある。
(工程5)図6に示すように、加圧をゼロにし、温度をAu−20wt%Snの融点以上にし、その後冷却する。
ウェハ40,50にかかる加圧(荷重)を小さくし、あるいは、ゼロにし、その後、Au−20wt%Snの融点(280℃)を超える温度にする。ここでは、図6(a)に示すように、ヒータヘッド6を上昇させてウェハ40,50にかかる荷重をゼロにし、ヒータステージ2の表面温度のバラツキが±10℃あるため、余裕をみて、300℃まで加熱した。300℃に到達後、ヒータ2を冷却する。
ここで300℃に加熱することにより、前工程で形成された、AuSnやAuSnとパターン上に残っているAuとが相互に反応して液相部を形成する。その液相は、先の熱圧着時では接合しなかった部位57に流れ、図6(b)に示すように、未接合部57が接合される。これにより、封止枠全周が接合され、封止される。また、荷重がゼロになっており、溶融成分が封止枠から流れ出してはみ出したりすることがない。また、圧着による潰れがないので、はんだ接合部の厚みが成膜時の厚みと概ね同等にでき、共振子素子の振動空問を確保できる。同様に、バンプ部も接合され導通を確実なものにすると共に、スルーホールの周囲が接合されるので、スルーホールから素子を封止できる。なお、荷重をゼロにしなくても(工程4)より小さくすることで、溶融成分の封止枠からのはみ出しや封止枠の潰れを抑制することができる。
なお、ここで生じた液相の成分は、成膜されたAuとSnの組成比であり、Au−29wt%Sn(Au−20wt%Sn共晶点とδ相の中間)程度になる。なお、本工程でバリアとして形成したNiもAuSn液相中に一部溶食され、実際には接合合金は、Niをわずかに含むAuSn合金となっているものの、接合強度・信頼性は十分確保でき、不具合はない。
以上の(工程1)〜(工程5)により、BAW素子が形成されたSiウェハ表面11aと蓋ガラスウェハ50とをウェハ状態で接合し封止した。同様の方法にてSiウェハ裏面11bも裏ガラス30と接合し封止した後、ダイシングして、BAWデバイスを形成した。次いで、封止や電気特性の検査を行なうため、BAWデバイスをチャンバー内で減圧し、減圧した状態でフロリナート(表面張力の小さい不活性液体)に浸漬し、浸漬した状態でフロリナートの液体の圧力を上昇させた。これにより、封止が不完全なものは、BAWデバイス内にフロリナートが侵入し、共振子素子に付着することで電気特性が変動し、劣化した状態になる。そうしたBAWデバイスの電気特性を測定することで、特性と封止の検査を行なった。このようにして、高い信頼性を有し、小型のBAWデバイスを得ることができる。
実施例1の作用・効果は、次のとおりである。
第1に、はみ出しの発生を抑制できる。すなわち、AuSnはんだが溶融するときには加圧しておらず、はんだがはみ出さない。そのため、ショート不良などを生じさせたり、後のダイシング工程への悪影響を与えたりするなどの不具合が生じないので、不良が低減する。
第2に、ウェハ面内の均一な加圧ができ、封止不良が生じにくい。すなわち、柔軟性を有する材料でウェハ面内の均一な荷重ができ、装置価格やウェハ価格を上げることなく、安価に、低温での圧着時に面内を概ね均一に固相拡散させることができる。それゆえ、未圧着部位が少ないため、後の溶融接合を行った後の封止不良が低減できる。
第3に、小型化でき、さらに生産性も向上する。すなわち、はみ出しの発生を抑制できるので、枠と枠の間の距離や枠とバンプや配線パターンとの間隔を小さくでき、素子の小型化に寄与できる。さらに、小型化することで、ウェハからの取り個数を増加させることができ、生産性が向上する。
第4に、振動空間を確保できる。すなわち、接合はんだ厚み(高さ)が成膜値とほぼ同等になり、素子の振動空間を十分に確保できる。
(実施例2)
実施例1と同じ構成であるが、接合はんだの構成と熱圧着法が異なるBAWフィルタについて、図8〜図14を参照しながら説明する。以下では、工程フローに沿って、実施例1との相違点を中心に説明する。
(工程1)図8に示すように、機能素子が形成されたSiウェハ40の片面41に、枠電極17を含む接合パターン62を形成する。
図8(a)に示したように、実施例1と同様、Siウェハ40の片面41に、共振子素子を形成するとともに、蒸着リフトオフ法により、共振子素子の上下電極からの電極取り出しをするためのパッド15,19と封止枠17を形成する。封止枠17は、共振子素子とパッド15,19を取囲むように形成する。なお、封止枠17を電気的に接地させるために、共振子素子の接地端子と封止枠17が電気的に接続されるように配線を引き回している。
封止枠17のサイズは、ここでは、幅0.05mmとし、封止枠17の外形寸法を1.1×0.9mmとし、コーナー部は内Rを0.03mmとした。この寸法のレジストパターンをフォトレジスト法にて形成し、次いで、図8(b)に示したように、接合パターン62の第1層63のTi,第2層64のCu,第3層65のAuを順次蒸着し、最後に、レジストを有機溶剤で除去することで、Siウェハ40上にTi/Cu/Auの枠17のパターンを形成した。
各層63〜65の膜厚は、第1層63のTiを0.05μm、第2層64のCuを5.0μm、第3層65のAuを0.1μmとした。ここでのTiは密着性を確保するための層であって0.005μm〜0.5μm程度でよく、また、材質もNiCr,Crなどであってもよい。Cuは、後述する蓋ガラスウェハ50に形成される第3層75のSnと相互拡散して接合合金を形成する。接合合金の組成が、CuSnの組成よりもCuリッチになるように、その膜厚を設定した。第3層65のAuは、第2層64のCu表面の酸化防止膜である。Auが薄いと接合前にCuと相互拡散し、Cuが表面で酸化物を形成するため、適度な厚みが必要である。その厚みとしては0.05μm以上が望ましい。一方で、厚みが大きいと高価になる。これらを考慮して、前述の膜厚とした。共振子素子からの電極取り出し部に、封止枠17と同じ膜厚を有するバンプ15,19を、同時に形成した。ここでは、実施例1と異なり、直径100μmとした。
また、Cuの配線は共振子素子からの電極引き回し配線に用いられるものと共通化できるため、引きまわし配線と同時形成してもよい。
(工程2)図9に示すように、耐熱ガラスの蓋ガラスウェハ50の接合面51に、封止枠28を含む接合パターン72を形成する。
蓋ガラスウェハ50には、ランド、スルーホール、外部電極を形成するため、貫通穴をサンドブラスト形成し、接合面71から側壁部を通じて外部端子部に至るめっき用給電膜を形成した後、電解めっきにてバンプ接合面、側壁、外部端子部まで金属膜を形成した。その金属膜はTi/Cu/Ni/Auとした。
図9(a)に示すように、蓋ガラスウェハ50の接合面51側には、(工程1)で形成されたSiウェハ40に対応し、かつ、Siウェハ40上に形成された封止枠17の幅やバンプ15,19の径に比べ線幅が小さくなるように、封止枠28やランド26,27の金属膜を形成した。ここでは、蓋ガラスウェハ50側の封止枠28の幅を25μmとし、バンプ部(ランド)26,27はスルーホールを取り囲む幅20μmのリング形状とした。それらの金属膜(接合パターン)72は、図9(b)に示すように、第1層73のTi、第2層74のCu、第3層75のSnを、順次、蒸着リフトオフ法で成膜した。
各層73〜75の膜厚は、第1層73のTiを0.05μm、第2層74のCuを7.5μm、第3層75のSnを5.0μmとした。ここでのTiは密着性を確保するための層であって、0.005μm〜0.5μm程度でよく、また、材質もNiCr,Crなどであってもよい。Snは接合時に溶融し、Cuと相互拡散して接合金属を形成するが、その膜厚については、ウェハレベル接合におけるSiや耐熱ガラスのウェハ厚みの面内バラツキや、接合ヘッドやステージの平坦度を考慮して、確実に溶融したSnが当接して接合できる厚みとして5μmとした。Cuは、後述する蓋ガラスウェハ50に形成される第3層75のSnと相互拡散して接合合金を形成する。接合合金の組成が、CuSnの組成よりもCuリッチになるようにし、Cuの膜厚を設定した。
この金属層の膜厚や線幅については、次のような寸法関係に設定するのがよい。図14に示すように、一方の封止枠の幅をWとし、その封止枠の接合時の温度によって溶融しない金属層の厚みをHとし、接合時の温度によって溶融する金属層の厚みをHとする。また、他方の封止枠の幅をWとし、その封止枠の金属層の内、接合時に溶融する金属層の厚みをHとした場合に、次の式(1)及び(2)の関係を満たすように金属層を形成することがよい。
・H+W・H≦(W−W)・H ・・・ (1)
>W ・・・(2)
なお、他方の封止枠側に接合時に溶融する金属層がない場合には、H=0として計算し、金属層を形成すればよい。
蓋ガラスウェ50は、接合されるSiウェハ40と同じ線膨張係数を有する材質であれば、耐熱ガラスに限定されず、Siなどであってもよい。
(工程3)図10に示すように、Siウェハ40と蓋ガラスウェハ50をアライメントする。
実施例1と同様に、それぞれに形成された封止枠、バンプ部が接合されるよう位置合せし、保持治具で固定する。
(工程4)図11に示すように、ウェハ40,50を加圧しながら加熱する。
まず、図11(a)に示すように、実施例1と同様、保持治具で固定されたウェハ40,50を熱圧着装置にロードする。
熱圧着装置で、ステージ2上に保持治具固定されたウェハ40,50をロードし、不活性雰囲気にした後、上からヘッド6を当接させて荷重を加えた。この荷重は、荷重/接合面積=7.5MPaとなるように荷重を加えた。雰囲気は、接合金属の酸化が防げれば、N,Arなどのガス雰囲気や真空雰囲気であってもよい。また、7.5MPaの荷重は、これよりも大きくても、小さくてもよい。
次いで、280℃まで加熱する。この昇温過程で蓋ガラスウエハ50に形成された第3層75のSnが溶融し、Siウェハ40に形成されたCuやAuの接合パターン62に濡れ、接合される。このとき、蓋ガラスウェハ50側の第3層のSnが溶融するときにもウェハ40,50に荷重が加わっているため、溶融したSnは流動し蓋ガラスウェハ50側に形成された第2層のCu上に留まらない。Siウェハ40側の電極に形成された第2層64の第2層のCuの幅が広いため、それに沿ってSnが流動する。そのため、SnがSiウェハ40側の接合パターン72よりも外側にはみ出すことはほとんど無い。また、加圧時には実施例1で述べたように、フッ素樹脂シートやゴムシートなど柔軟性を有する材料を挿間して熱圧着すると圧力均一性が高まり封止良品率をさらに向上させることができる。
こうして、Siウェハ40側の封止枠に沿ってSnが濡れ広がり、封止枠全周が接合されたのち、冷却することで、封止が完了する。同時にバンプ部も接合される。
この方法により、蓋ガラスウェハ50側の第2層のCuは溶融しないので、ウェハ40,50間の接合高さを一定以上にでき、共振子素子の振動空間を確保することができる。
次いで、280℃で7.5MPaの圧力を加え、30分間の熱アニールを施した。このとき、図12(a)の要部拡大図に示したように、当初は、Cu層64,74近傍にCu,CuSnなどを含むCuとSnの合金部分81,83が形成され、Cu層64,74の間にSnの部分82が介在した状態であるが、最終的には、図12(b)に示すように、Cu層64,74間にCuSnを主成分とするCuとSnの合金部分84が連続的に形成され、Snの部分85がほとんどなくなる。これにより、マザーボードヘの実装時(約240℃)に再溶融しない接合状態となる。すなわち、図13の状態図に示すようにCuSn(η)やCuSn(ε)が形成され、接合合金の融点を上昇させ、高耐熱の接合封止合金を形成した。温度と時間に関しては、高融点合金が形成される条件であれば、この限りではない。加圧については、CuとSnの拡散速度の差にてカーケンダルボイドが生じ、これが封止不良になったりする場合があり、これ抑制するため数MPa以上の加圧が必要である。
ここでは、CuとSnを用いたが、Cu以外でも、接合時の温度ではんだ中へ溶融しない金属であればよいし、またSn以外にも、接合温度で溶融する金属であればよい。例えば、Cuの上にNiを成膜しておき、NiSnの高融点合金としたり、あるいは、Cuの上にAuSnを成膜しAuSn共晶接合させたりする方法、Inはんだを使いCuやAuやAgと反応させ高融点合金を得る方法などであってもよい。
以上の(工程1)〜(工程4)により共振子素子が形成されたSiウェハ表面11aと蓋ガラスウェハ50とをウェハ状態で接合し封止した。同様の方法にてSiウェハ裏面11bも、裏ガラス板30と接合し封止した後、ダイシングしてBAWデバイスを形成した。次いで、封止や電気特性の検査を行なうため、BAWデバイスをチャンバー内で減圧し、減圧した状態でフロリナート(表面張力の小さい不活性液体)に浸漬し、浸漬した状態でフロリナートの液体の圧力を上昇させた。これにより、封止が不完全なものは、BAWデバイス内にフロリナートが侵入し、共振子素子に付着することで電気特性が変動し、劣化した状態になる。そうしたBAWデバイスの電気特性を測定することで、特性と封止の検査を行なった。このようにして、高い信頼性を有し、小型のBAWデバイスを得ることができる。
実施例2の作用・効果は次の通りである。
第1に、はみ出しの発生を抑制できる。すなわち、はんだが溶融してもSi側の電極によりその濡れをコントロールしているため、はんだがはみ出さない。そのため、ショート不良などを生じさせたり、後のダイシング工程への悪影響を与えたりするなどの不具合がなくなり、不良が低減する。
第2に、バラツキを吸収できる溶融Sn厚みを設けることで、封止不良が生じにくい。すなわち、ウェハ面内バラツキや装置のヘッドとステージの平坦度バラツキを吸収できる溶融はんだの厚みがあり、封止不良が低減できる。
第3に、小型化でき、さらに生産性も向上する。すなわち、はみ出しの発生を抑制できるので、枠と枠の間の距離や枠とバンプや配線パターンとの間隔を小さくでき、素子の小型化に寄与できる。さらに、小型化することで、ウェハからの取り個数を増加させることができ、生産性が向上する。もっとも、実施例1に比べ、その効果は小さい。
第4に、Cuの未溶融層により高さ制御でき、振動空間を確保できる。Cuポストは、熱圧着時に溶融しないためである。
第5に、実施例1にくらべ材料費が安い。Auの使用量が少ないからである。
なお、本発明の電子部品の製造方法及びそれを用いた電子部品は、上記した実施の形態に限定されるものではなく、種々変更を加えて実施可能である。
本発明は、振動空間を保持するため中空部の形成が必要で、かつ振動部を水分や挨等から保護するため中空部を封止することが必要とされる素子、特に通信分野における弾性表面波フィルタ(SAWフィルタ)や圧電薄膜共振子を用いた圧電フィルタ(BAWフィルタ)に好適であるが、これに限定されるものではなく、その他の素子はもとより、可動部を有するマイクロマシン(Micro Electro Mechanical System:MEMS)等に広く適用することができる。
BAWデバイスの構成図である。(実施例1) BAWデバイスの製造工程の説明図である。(実施例1) BAWデバイスの製造工程の説明図である。(実施例1) BAWデバイスの製造工程の説明図である。(実施例1) BAWデバイスの製造工程の説明図である。(実施例1) BAWデバイスの製造工程の説明図である。(実施例1) AuSn合金の状態図である。(実施例1) BAWデバイスの製造工程の説明図である。(実施例2) BAWデバイスの製造工程の説明図である。(実施例2) BAWデバイスの製造工程の説明図である。(実施例2) BAWデバイスの製造工程の説明図である。(実施例2) BAWデバイスの製造工程の説明図である。(実施例2) CuSn合金の状態図である。(実施例2) BAWデバイスの製造工程の説明図である。(実施例2) BAWデバイスの構成図である。(従来例)
符号の説明
10 BAWデバイス(電子部品)
40 Siウェハ(第1の基板)
42 接合パターン
43 第1層
44 第2層
45 第3層(第1の接合層)
50 蓋ガラスウェハ(第2の基板)
52 接合パターン
53 第1層
54 第2層
55 第3層(第2の接合層)
62 接合パターン
63 第1層
64 第2層
65 第3層(第1の接合層)
72 接合パターン
73 第1層
74 第2層(第3の接合層)
75 第3層(第2の接合層)

Claims (3)

  1. 第1の接合層と第2の接合層におけるAuとSnの重量比(Au:Sn)が84:16〜62:38の範囲内となるように、第1の基板にAuの前記第1の接合層を形成し、第2の基板にSnの前記第2の接合層を形成する第1のステップと、
    前記第1の基板と前記第2の基板を、前記第1の接合層と前記第2の接合層とが当接するように挟持して、200℃以上280℃未満の温度で熱圧着する第2のステップと、
    前記第1の基板と前記第2の基板を、加圧を第2のステップより小さくして、280℃以上521℃未満で熱処理する第3のステップとを備えたことを特徴とする電子部品の製造方法。
  2. 前記第1のステップにおいて、前記第1の接合層より小さい面積を有する前記第2の接合層を形成し、かつ、前記第2の接合層と前記第2の基板との間に、前記第1の接合層より小さい面積を有する第3の接合層を形成し、
    前記第2のステップにおいて、前記第3の接合層が溶融しないことを特徴とする、請求項1に記載の電子部品の製造方法。
  3. 前記第2のステップにおいて、前記第1の基板と前記第2の基板との少なくとも一方を、柔軟性を有する部材を介して挟持することを特徴とする請求項1又は2に記載の電子部品の製造方法。
JP2004325579A 2004-11-09 2004-11-09 電子部品の製造方法 Expired - Fee Related JP4513513B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004325579A JP4513513B2 (ja) 2004-11-09 2004-11-09 電子部品の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004325579A JP4513513B2 (ja) 2004-11-09 2004-11-09 電子部品の製造方法

Publications (2)

Publication Number Publication Date
JP2006135264A JP2006135264A (ja) 2006-05-25
JP4513513B2 true JP4513513B2 (ja) 2010-07-28

Family

ID=36728507

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004325579A Expired - Fee Related JP4513513B2 (ja) 2004-11-09 2004-11-09 電子部品の製造方法

Country Status (1)

Country Link
JP (1) JP4513513B2 (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4816049B2 (ja) * 2005-12-13 2011-11-16 大日本印刷株式会社 センサーパッケージおよびその製造方法
JP4964505B2 (ja) * 2006-06-06 2012-07-04 株式会社フジクラ 半導体装置およびその製造方法、並びに電子部品
JP4825111B2 (ja) * 2006-11-06 2011-11-30 太陽誘電株式会社 圧電薄膜デバイスの製造方法
JP4968079B2 (ja) * 2007-03-02 2012-07-04 株式会社村田製作所 電子部品及びその製造方法
WO2008149584A1 (ja) * 2007-06-04 2008-12-11 Murata Manufacturing Co., Ltd. 電子部品装置およびその製造方法
JP5131438B2 (ja) * 2007-08-27 2013-01-30 セイコーエプソン株式会社 圧電デバイスの製造方法
JP2009200093A (ja) * 2008-02-19 2009-09-03 Murata Mfg Co Ltd 中空型の電子部品
JP5473235B2 (ja) * 2008-02-27 2014-04-16 京セラ株式会社 微小構造体装置および微小構造体装置の製造方法
JP5248179B2 (ja) * 2008-04-17 2013-07-31 新光電気工業株式会社 電子装置の製造方法
JP5447379B2 (ja) * 2008-08-05 2014-03-19 株式会社大真空 圧電振動デバイスの封止部材、及びその製造方法
WO2010021267A1 (ja) * 2008-08-21 2010-02-25 株式会社村田製作所 電子部品装置およびその製造方法
WO2010021268A1 (ja) 2008-08-21 2010-02-25 株式会社村田製作所 電子部品装置およびその製造方法
JP5111307B2 (ja) * 2008-08-29 2013-01-09 京セラ株式会社 共振器、フィルタおよびデュプレクサ、ならびに共振器の製造方法
JP5168568B2 (ja) * 2008-09-01 2013-03-21 Tdk株式会社 薄膜バルク波共振器
JP5262487B2 (ja) * 2008-09-16 2013-08-14 日産自動車株式会社 半導体装置の製造方法
JP5442277B2 (ja) * 2008-09-22 2014-03-12 アルプス電気株式会社 Memsセンサ及びその製造方法
FR2950877B1 (fr) * 2009-10-07 2012-01-13 Commissariat Energie Atomique Structure a cavite comportant une interface de collage a base de materiau getter
JP5644160B2 (ja) * 2010-04-06 2014-12-24 三菱電機株式会社 半導体レーザ装置
US10568213B2 (en) 2014-07-31 2020-02-18 Skyworks Solutions, Inc. Multilayered transient liquid phase bonding
JP6891203B2 (ja) * 2014-08-11 2021-06-18 レイセオン カンパニー 応力低減レイヤを有する密封されたパッケージ
JP6891202B2 (ja) * 2014-08-11 2021-06-18 レイセオン カンパニー 応力低減レイヤを有する密封されたパッケージ
KR102588790B1 (ko) * 2016-02-04 2023-10-13 삼성전기주식회사 음향파 필터 장치, 음향파 필터 장치 제조용 패키지
US10965269B2 (en) * 2016-12-02 2021-03-30 Skyworks Solutions, Inc. Electronic devices formed in a cavity between substrates and including a via
WO2020203044A1 (ja) * 2019-03-29 2020-10-08 株式会社村田製作所 振動子及び振動子の製造方法
CN114402449A (zh) * 2019-09-13 2022-04-26 罗姆股份有限公司 换能器

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61127150A (ja) * 1984-11-26 1986-06-14 Hitachi Ltd 半導体パツケ−ジの封止構造
JPH113952A (ja) * 1997-04-30 1999-01-06 Internatl Business Mach Corp <Ibm> 半導体基板用の多層ハンダ・シール・バンドおよびその方法
JP2000307016A (ja) * 1999-04-19 2000-11-02 Hitachi Ltd 半導体装置、半導体モジュール及びその製造方法
JP2001110922A (ja) * 1999-10-12 2001-04-20 Toyo Commun Equip Co Ltd 電子部品用パッケージ
JP2004207539A (ja) * 2002-12-26 2004-07-22 Kyocera Corp 電子部品収納用容器および電子装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61127150A (ja) * 1984-11-26 1986-06-14 Hitachi Ltd 半導体パツケ−ジの封止構造
JPH113952A (ja) * 1997-04-30 1999-01-06 Internatl Business Mach Corp <Ibm> 半導体基板用の多層ハンダ・シール・バンドおよびその方法
JP2000307016A (ja) * 1999-04-19 2000-11-02 Hitachi Ltd 半導体装置、半導体モジュール及びその製造方法
JP2001110922A (ja) * 1999-10-12 2001-04-20 Toyo Commun Equip Co Ltd 電子部品用パッケージ
JP2004207539A (ja) * 2002-12-26 2004-07-22 Kyocera Corp 電子部品収納用容器および電子装置

Also Published As

Publication number Publication date
JP2006135264A (ja) 2006-05-25

Similar Documents

Publication Publication Date Title
JP4513513B2 (ja) 電子部品の製造方法
US7259032B2 (en) Hermetically sealing a package to include a barrier metal
JP5093235B2 (ja) 電子部品装置およびその製造方法
JP5522045B2 (ja) 電子部品装置およびその製造方法
JP3772740B2 (ja) 電子部品の製造方法
JP5617991B2 (ja) 電子部品装置およびその製造方法
US7486160B2 (en) Electronic component and manufacturing method thereof
JP4495711B2 (ja) 機能素子及びその製造方法
JP5024290B2 (ja) 圧電振動デバイス
JP4689704B2 (ja) 圧電部品及びその製造方法
JP2008218811A (ja) 機能素子パッケージ
TWI506737B (zh) A manufacturing method of an electronic device package, an electronic device package, and an oscillator
US8261427B2 (en) Methods for manufacturing crystal devices
JP3451987B2 (ja) 機能素子及び機能素子搭載用基板並びにそれらの接続方法
JP5251224B2 (ja) 圧電振動デバイスの製造方法および圧電振動デバイス
JP3705159B2 (ja) 半導体装置の製造方法
JP5227834B2 (ja) 機能素子パッケージの製造方法
JP2004153579A (ja) 弾性表面波装置及びその製造方法
JP4227460B2 (ja) 圧電装置及びその製造方法
JP2004129193A (ja) 弾性表面波装置
JP2007043340A (ja) 表面実装型圧電デバイス及びその製造方法
JP4893602B2 (ja) 圧電振動デバイスおよび圧電振動デバイスの気密封止方法
JP2008186917A (ja) 電子部品収納用パッケージ、電子装置、およびその製造方法
JPH0437137A (ja) 半導体チップ又は半導体装置及びその製造方法
JP2017153009A (ja) Sawデバイス及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070726

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090722

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090729

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090925

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091202

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100113

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100209

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100420

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100503

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4513513

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130521

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130521

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140521

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees