[go: up one dir, main page]

JP2001110922A - 電子部品用パッケージ - Google Patents

電子部品用パッケージ

Info

Publication number
JP2001110922A
JP2001110922A JP28947399A JP28947399A JP2001110922A JP 2001110922 A JP2001110922 A JP 2001110922A JP 28947399 A JP28947399 A JP 28947399A JP 28947399 A JP28947399 A JP 28947399A JP 2001110922 A JP2001110922 A JP 2001110922A
Authority
JP
Japan
Prior art keywords
layer
ceramic base
metal lid
gold
tin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP28947399A
Other languages
English (en)
Inventor
Yoji Nagano
洋二 永野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyo Communication Equipment Co Ltd
Original Assignee
Toyo Communication Equipment Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyo Communication Equipment Co Ltd filed Critical Toyo Communication Equipment Co Ltd
Priority to JP28947399A priority Critical patent/JP2001110922A/ja
Publication of JP2001110922A publication Critical patent/JP2001110922A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16195Flat cap [not enclosing an internal cavity]

Landscapes

  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

(57)【要約】 【課題】 パッケージと金属蓋とを接合させる場合に、
金属の飛沫が飛散しないようなパッケージと蓋とを得
る。 【解決手段】 中央部を凹陥せしめ、周囲を高くしたセ
ラミックパッケージの前記周囲上部のフランジ部にタン
グステンを用いてメタライズ面を形成し、それにニッケ
ルメッキをし、さらに金あるいは錫メッキを施すと共
に、密封用金属蓋に錫メッキあるいは金メッキを施し、
パッケージと金属蓋とを接合させる場合に接合面が金/
錫の共晶を形成するようにする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は電子部品用パッケー
ジに関し、特にセラミックベースと金属蓋とを接合する
際に、接合に金と錫との共晶(合金)を利用した電子部
品用パッケージに関する。
【0002】
【従来の技術】従来より環境の影響、例えば酸化、湿度
等の影響を受けてその特性が変化、劣化等を起こし易い
電子部品は、容器に収容して気密封止するか、あるいは
樹脂等で電子部品の周囲を覆って影響を防止するのが一
般的である。特に、周波数偏移が10-6程度の精度を要求
される圧電振動子の場合には、不活性ガス等を充たした
パッケージに収容し、気密封止してその精度を保持する
のが一般的である。図2(a)、(b)、(c)はそれ
ぞれ従来の圧電振動子の構造を示す斜視図、Q−Qにお
ける断面図及び接合部周辺断面の拡大図である。圧電基
板11の両主面に電極12a、12bを配置すると共
に、該電極12a、12bからそれぞれリード電極13
a、13bを圧電基板11の端部に向けて延在して、圧
電振動素子Yを形成する。この圧電振動素子Yをセラミ
ックベース14の内底面に成形した段差部15に載置
し、リード電極13a、13bと段差部15に焼成され
た電極端子とを導電性接着剤16を用いて導通固定し、
該ベース14に金属蓋を気密封止して圧電振動子を構成
する。
【0003】ベース14の周辺上部の構造は図2(c)
に拡大して示すように、セラミック14にタングステン
(W)をメタライズしたメタライズ層17aと、ニッケル
(Ni)メッキ層17bと、シールリング17cと、ニッケルメ
ッキ層17dと、金(Au)メッキ層17eとの5層が積層され
た構造となっている。このニッケルメッキ層17dに金属
板(鉄−ニッケル−コバルト合金)18aにニッケルメッ
キ18bを施した金属蓋18を載置し、圧力を加えながら
金属蓋18の周辺を抵抗溶接してベース14を気密封止
する。通常、気密封止の工程は空気を窒素ガスで置換し
た雰囲気の中で行われる。
【0004】
【発明が解決しようとする課題】しかしながら、従来の
抵抗封止形パッケージにおいては、抵抗封止の際に金属
蓋18のメッキ層あるいはパッケージ周辺上部のメッキ
層が急激に溶けて、小さな飛沫となって周辺に飛び散
り、この飛沫が圧電振動素子の電極上に付着すると、圧
電振動子の共振時のクリスタル・インピーダンス(C
I)が励振レベルによって大きく変動するという問題が
あった。本発明は上記問題を解決するためになされたも
のであって、セラミックベースに金属蓋を封止する際に
金属粉末の飛散を抑圧した封止方法を提供することを目
的とする。
【0005】
【課題を解決するための手段】上記目的を達成するため
に本発明に係る電子部品用パッケージの請求項1記載の
発明は、セラミックベースと、該セラミックベースの周
縁と密着して該セラミックベースを封止する金属蓋とを
備えた電子部品用パッケージであって、前記セラミック
ベースと前記金属蓋との接合部分に少なくとも金層及び
錫層を含む多層構造を有し、前記金層と錫層との境界が
金と錫との共晶であることを特徴とする電子部品用パッ
ケージである。請求項2記載の発明は、前記多層構造は
セラミックベース表面から順にタングステン層とニッケ
ル層とを備えたものであることを特徴とする請求項1記
載の電子部品用パッケージである。請求項3記載の発明
は、セラミックベースと、該セラミックベースの周縁と
密着して該セラミックベースを封止する金属蓋とから成
る電子部品用パッケージの封止方法であって、前記セラ
ミックベースの周縁に金層を最上層とする積層構造を形
成する手順と、前記金属蓋に錫層を最上層とする積層構
造を形成する手順と、金層と錫層が対面するように前記
セラミックベースと前記金属蓋とを密着し、高温下で両
者間に圧力を印加する手順とからなる電子部品用パッケ
ージの封止方法である。請求項4記載の発明は、セラミ
ックベースと、該セラミックベースの周縁と密着して該
セラミックベースを封止する金属蓋とから成る電子部品
用パッケージの封止方法であって、前記セラミックベー
スの周縁に錫層を最上層とする積層構造を形成する手順
と、前記金属蓋に金層を最上層とする積層構造を形成す
る手順と、錫層と金層とが対面するように前記セラミッ
クベースと前記金属蓋とを密着し、高温下で両者に圧力
を印加する手順とからなる電子部品用パッケージの封止
方法である。
【0006】
【発明の実施の形態】以下本発明を図面に示した実施の
形態に基づいて詳細に説明する。図1(a)、(b)は
それぞれ本発明に係るパッケージを用いた圧電振動子の
構造を示す斜視図と、Q−Qにおける断面図である。圧
電基板1の両主面に電極2a、2bを配置すると共に、
該電極2a、2bからそれぞれリード電極3a、3bを
圧電基板1の端部に向けて延在して、圧電振動素子Yを
形成する。この圧電振動素子Yをセラミックパッケージ
4の内底面に成形した段差部5に載置し、リード電極3
a、3bと、段差部5に焼成された電極端子とを導電性
接着剤6を用いて導通固定する。
【0007】ベース4の周辺上部の構造は図1(b)に
示すように、セラミックにタングステンWをメタライズ
したメタライズ層7aと、ニッケルNiメッキ層7bと、
金Auメッキ層7cとの三層構造からなっている。この金
メッキ層7cに、金属8aに錫メッキ8bを施した金属
蓋8を載置し、高温、例えば280℃の接合温度で、数
十秒間、圧力を加えながら金属蓋8とベース4とを気密
封止して圧電振動子を構成する。
【0008】本発明の特徴は、セラミックベースの周囲
最上部に形成した金メッキ層7cと、金属蓋8にメッキ
した錫メッキ8bとの組み合わせにある。封止する際に
熱と圧力とで金Auと錫Snとが共晶(Au/Sn合金)を形成
して、セラミックベース4と金属蓋8とを接合する。こ
の接合を利用してパッケージの気密封止を行うことにあ
る。上記の例ではセラミックベース側を金メッキ層、金
属蓋側を錫メッキ層としたが、セラミックベース側を
錫、金属蓋側を金としてもよい。
【0009】理化学辞典によるとAu/Sn合金の共晶
点はSn20wt%(共晶温度280℃)とSn90wt%
(共晶温度217℃)とある。しかし、単に金メッキ層
と錫メッキ層を高温下で接合させて合金(共晶)とする
場合、上記の数値に制御するのは極めて難しい。そこ
で、保持温度を250℃から300℃の範囲で圧力を一
定10(g/mm2)とし、接合時間を10秒として金メ
ッキ面と錫メッキ面の接合実験をした結果、280℃±
10℃で十分な接合強度が得られることが判明した。な
お、圧力は10(g/mm2)以上、望ましくは10〜5
0(g/mm2)とすればよく、接合時間は10秒〜30
秒が適している。また、保持温度を下げる場合には接合
時間を長くすればよい。
【0010】
【発明の効果】本発明は、以上説明したように構成した
ので、セラミックパッケージと金属蓋とを容易に接合で
きると共に、その強度、気密度も十分なものが得られ
る。さらに、金と錫との共晶を利用したので、従来の抵
抗溶接等のように金属の飛沫が圧電振動素子に付着し、
その電気特性を損なうことがないという優れた効果を表
す。
【図面の簡単な説明】
【図1】(a)、(b)は本発明に係るパッケージを用
いた圧電振動子の構造を示す斜視図とその断面図であ
る。
【図2】(a)、(b)は従来パッケージを用いた圧電
振動子の斜視図とその断面図、(c)はパッケージ周辺
上部断面の拡大図ある。
【符号の説明】
1・・圧電基板 2a、2b・・電極 3a、3b・・リード電極 4・・セラミックベース 5・・段差部 6・・導電性接着剤 7・・セラミックベースのフランジ 7a・・タングステン層 7b・・ニッケルメッキ層 7c・・金メッキ層あるいは錫メッキ層 8・・金属蓋 8a・・金属板 Y・・圧電振動素子 8b・・錫メッキ層あるいは金メッキ層

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 セラミックベースと、該セラミックベー
    スの周縁と密着して該セラミックベースを封止する金属
    蓋とを備えた電子部品用パッケージであって、 前記セラミックベースと前記金属蓋との接合部分に少な
    くとも金層及び錫層を含む多層構造を有し、前記金層と
    錫層との境界が金と錫との共晶であることを特徴とする
    電子部品用パッケージ。
  2. 【請求項2】 前記多層構造はセラミックベース表面か
    ら順にタングステン層とニッケル層とを備えたものであ
    ることを特徴とする請求項1記載の電子部品用パッケー
    ジ。
  3. 【請求項3】 セラミックベースと、該セラミックベー
    スの周縁と密着して該セラミックベースを封止する金属
    蓋とから成る電子部品用パッケージの封止方法であっ
    て、前記セラミックベースの周縁に金層を最上層とする
    積層構造を形成する手順と、前記金属蓋に錫層を最上層
    とする積層構造を形成する手順と、金層と錫層が対面す
    るように前記セラミックベースと前記金属蓋とを密着
    し、高温下で両者間に圧力を印加する手順とからなる電
    子部品用パッケージの封止方法。
  4. 【請求項4】 セラミックベースと、該セラミックベー
    スの周縁と密着して該セラミックベースを封止する金属
    蓋とから成る電子部品用パッケージの封止方法であっ
    て、前記セラミックベースの周縁に錫層を最上層とする
    積層構造を形成する手順と、前記金属蓋に金層を最上層
    とする積層構造を形成する手順と、錫層と金層とが対面
    するように前記セラミックベースと前記金属蓋とを密着
    し、高温下で両者に圧力を印加する手順とからなる電子
    部品用パッケージの封止方法。
JP28947399A 1999-10-12 1999-10-12 電子部品用パッケージ Withdrawn JP2001110922A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28947399A JP2001110922A (ja) 1999-10-12 1999-10-12 電子部品用パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28947399A JP2001110922A (ja) 1999-10-12 1999-10-12 電子部品用パッケージ

Publications (1)

Publication Number Publication Date
JP2001110922A true JP2001110922A (ja) 2001-04-20

Family

ID=17743739

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28947399A Withdrawn JP2001110922A (ja) 1999-10-12 1999-10-12 電子部品用パッケージ

Country Status (1)

Country Link
JP (1) JP2001110922A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100542484B1 (ko) * 2001-12-28 2006-01-16 주식회사 에그 바이오택 대장균, 살모넬라 엔테라이티디스, 살모넬라 티피뮤리움,헬리코박터 피로리, 로타바이러스의 특수면역단백질을함유한 계란생산방법과 상기 방법으로 생산된 계란에서분리한 난황, 난황분말 또는 수용성복합특수면역단백질분말을 함유한 아이스크림, 요구르트
JP2006135264A (ja) * 2004-11-09 2006-05-25 Murata Mfg Co Ltd 電子部品の製造方法及びそれを用いた電子部品
CN103107141A (zh) * 2013-02-16 2013-05-15 马国荣 局部镀金的盖板结构
CN104070294A (zh) * 2013-03-28 2014-10-01 Tdk株式会社 电子器件用的接合构造和电子器件
CN105989863A (zh) * 2015-03-20 2016-10-05 Tdk株式会社 磁头装置

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100542484B1 (ko) * 2001-12-28 2006-01-16 주식회사 에그 바이오택 대장균, 살모넬라 엔테라이티디스, 살모넬라 티피뮤리움,헬리코박터 피로리, 로타바이러스의 특수면역단백질을함유한 계란생산방법과 상기 방법으로 생산된 계란에서분리한 난황, 난황분말 또는 수용성복합특수면역단백질분말을 함유한 아이스크림, 요구르트
JP2006135264A (ja) * 2004-11-09 2006-05-25 Murata Mfg Co Ltd 電子部品の製造方法及びそれを用いた電子部品
CN103107141A (zh) * 2013-02-16 2013-05-15 马国荣 局部镀金的盖板结构
CN104070294A (zh) * 2013-03-28 2014-10-01 Tdk株式会社 电子器件用的接合构造和电子器件
JP2014192521A (ja) * 2013-03-28 2014-10-06 Tdk Corp 電子デバイス用の接合構造及び電子デバイス
CN104070294B (zh) * 2013-03-28 2017-04-12 Tdk株式会社 电子器件用的接合构造和电子器件
US10205250B2 (en) 2013-03-28 2019-02-12 Tdk Corporation Junction structure for an electronic device and electronic device
CN105989863A (zh) * 2015-03-20 2016-10-05 Tdk株式会社 磁头装置
CN105989863B (zh) * 2015-03-20 2019-01-11 Tdk株式会社 磁头装置

Similar Documents

Publication Publication Date Title
JP4134893B2 (ja) 電子素子パッケージ
JP2008131549A (ja) 水晶振動デバイス
US20130214033A1 (en) Method for joining a first electronic component and a second component
JP2001110922A (ja) 電子部品用パッケージ
JP3977682B2 (ja) 水晶振動子及びその保持構造
JP2003318692A (ja) 圧電デバイス
JP3401781B2 (ja) 電子部品用パッケージおよび電子部品用パッケージの製造方法
JP3398295B2 (ja) 圧電部品及びその製造方法
JP6482282B2 (ja) 電子部品
JP3968782B2 (ja) 電子部品用パッケージおよび当該パッケージを用いた圧電振動デバイスおよび圧電振動デバイスの製造方法
JPH08335839A (ja) 振動子の製造方法
JP4380419B2 (ja) 電子装置の製造方法
JP3176250B2 (ja) 半導体素子収納用パッケージ
JP2007318209A (ja) 表面実装型圧電振動デバイス、およびその製造方法
JP3374395B2 (ja) 電子部品用パッケージ
JPH0884042A (ja) パッケージ部材
JP3893617B2 (ja) 電子部品用パッケージ
JP2000134054A (ja) 圧電体用気密容器
JP2002334943A (ja) 電子部品
JP2631397B2 (ja) 半導体素子収納用パッケージ
JP2962924B2 (ja) 電子部品収納用パッケージ
JP2001068575A (ja) 半導体装置用のシールリングとそれを用いた半導体装置の製造方法
JP2022102015A (ja) パッケージ、リッド及びパッケージの製造方法
JPH10214909A (ja) 気密容器及びこれを用いた圧電素子とその製造方法
JP2783735B2 (ja) 半導体素子収納用パッケージ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060926

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20060926

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20070802