[go: up one dir, main page]

KR100273689B1 - 반도체메모리장치및그제조방법 - Google Patents

반도체메모리장치및그제조방법 Download PDF

Info

Publication number
KR100273689B1
KR100273689B1 KR1019970029646A KR19970029646A KR100273689B1 KR 100273689 B1 KR100273689 B1 KR 100273689B1 KR 1019970029646 A KR1019970029646 A KR 1019970029646A KR 19970029646 A KR19970029646 A KR 19970029646A KR 100273689 B1 KR100273689 B1 KR 100273689B1
Authority
KR
South Korea
Prior art keywords
tin
layer
oxygen diffusion
memory device
contact hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019970029646A
Other languages
English (en)
Other versions
KR19990005449A (ko
Inventor
이승석
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019970029646A priority Critical patent/KR100273689B1/ko
Publication of KR19990005449A publication Critical patent/KR19990005449A/ko
Application granted granted Critical
Publication of KR100273689B1 publication Critical patent/KR100273689B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/692—Electrodes
    • H10D1/696—Electrodes comprising multiple layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/682—Capacitors having no potential barriers having dielectrics comprising perovskite structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/692—Electrodes
    • H10D1/694—Electrodes comprising noble metals or noble metal oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 산소확산에 기인하는 플러그와 캐패시터 하부전극 사이에서의 접촉 저항 증대를 개선하기 위한 반도체 메모리 장치 및 그 제조 방법을 제공하고자 하는 것으로, 이를 위한 본 발명의 반도체 장치 제조방법은 모스트랜지스터를 포함하는 하부구조 상에 층간절연막을 형성하는 단계; 상기 층간절연막 상에 산소확산을 억제하는 산소확산방지층을 형성하는 단계; 상기 산소확산방지층과 상기 층간절연막을 선택적으로 식각하여 캐패시터 콘택홀을 형성하는 단계; 상기 산소확산방지층보다 낮은 위치에 형성되도록 상기 콘택홀 내부의 소정 깊이까지 플러그 전도막을 형성하는 단계; 상기 콘택홀의 잔류하는 깊이 두께로 상기 콘택홀 내부의 상기 플러그 전도막 상에 Ti 및 제1TiN막을 형성하는 단계; 결과물의 전면에 제2TiN막을 형성하는 단계; 및 상기 제2TiN막 상에 캐패시터의 하부전극을 형성하는 단계를 포함하여 이루어진다.

Description

반도체메모리장치 및 그 제조방법{memory device and method for fabricating the same}
본 발명은 FeRAM(Ferroelectric Random Access Memory) 또는 DRAM(Dynamic Random Access Memory) 등의 고집적 메모리 장치에 관한 것으로, 특히, 산소확산 방지를 위한 반도체 메모리 장치 및 그 제조 방법에 관한 것이다.
고 밀도의 FeRAM 또는 DRAM 등의 메모리 소자에서는 캐패시터의 유전물질로서 강유전체 박막을 사용하고, 전극으로 백금과 같은 금속층을 사용하는 것이 확실시되고 있다. 이 경우 아직까지 강유전체 캐패시터의 전극은 화학기상증착(CVD) 공정이 어려워, 캐패시터의 평탄화를 위해서는 플러그(plug) 공정이 필수적이다. 즉, 모스트랜지스터와 캐패시터의 연결을 위해서, 캐패시터의 하부전극 콘택에 플러그 내부접속(interconnection)이 필수적이다. 현재까지 가장 적합한 플러그 재료는 폴리실리콘 박막으로 평가되고 있다.
그러나, 강유전체 박막의 결정화를 위한 후속 산화 분위기의 열공정에서 산소가 확산되게 되는데, 이 산소확산으로 인해 폴리실리콘과 캐패시터 전극 사이의 계면에서 폴리실리콘 산화에 따른 접촉저항의 증가가 심각한 문제로 대두되고 있다. 이러한 문제를 해결하기 위해서, 종래에는 도 1에 도시된 바와 같이, 캐패시터 전극물질을 산소의 확산을 효과적으로 억제시킬 수 있는 산화물 전극(RuO2, IrO2, LaSrCuO등)이나 장벽금속(barrier metal, Ti/TiN) 등의 다층구조의 전극을 형성시키는 연구가 진행되고 있으나, 아직까지도 700℃ 이상의 고온의 산화 분위기에서 완전히 산소의 확산을 방지시키는 전극의 형성에는 어려움이 많아 여전히 접촉저항을 감소시키는 문제가 연구과제로 남아 있는 실정이다.
본 발명은 상술한 바와 같은 종래기술의 문제점을 해결하기 위하여 안출된 것으로써, 후속 고온 산화 공정에서 산소가 확산되는 것을 최대한 억제하여 플러그와 캐패시터 하부전극 사이에서의 낮은 접촉저항을 확보하는데 적합한 반도체 메모리 장치 및 그 제조 방법을 제공하는데 있다.
도 1은 종래기술에 따라 제조된 메모리 셀의 일부 단면도.
도 2a 내지 도 2g는 본 발명의 바람직한 실시예에 따른 메모리 셀의 공정도.
* 도면의 주요부분에 대한 부호의 설명 *
201 : 층간산화막 202 : 산소확산방지층
203 : 콘택홀 204 : 플러그
205 : Ti 박막 206, 207 : TiN 박막
208 : 캐패시터 하부 전극 박막 209 : 캐패시터 유전체 박막
210 : 캐패시터 상부전극 박막 211 : 층간절연막
212 : 금속배선
상기 목적을 달성하기 위한 본 발명의 반도체 장치 제조방법은 모스트랜지스터를 포함하는 하부구조 상에 층간절연막을 형성하는 단계; 상기 층간절연막 상에 산소확산을 억제하는 산소확산방지층을 형성하는 단계; 상기 산소확산방지층과 상기 층간절연막을 선택적으로 식각하여 캐패시터 콘택홀을 형성하는 단계; 상기 산소확산방지층보다 낮은 위치에 형성되도록 상기 콘택홀 내부의 소정 깊이까지 플러그 전도막을 형성하는 단계; 상기 콘택홀의 잔류하는 깊이 두께로 상기 콘택홀 내부의 상기 플러그 전도막 상에 Ti 및 제1TiN막을 형성하는 단계; 결과물의 전면에 제2TiN막을 형성하는 단계; 및 상기 제2TiN막 상에 캐패시터의 하부전극을 형성하는 단계를 포함하여 이루어진다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
첨부된 도면 도 2a 내지 도 2g는 본 발명의 바람직한 실시예에 따른 메모리 셀의 제조 공정도로서, 이를 통해 본 발명의 일실시예를 상세히 설명한다.
먼저, 도 2a는 워드라인을 포함하는 통상의 모스트랜지스터와 비트라인을 형성한 다음, 층간산화막(SiO2),(201)을 형성한 상태이다.
이어서, 도 2b에 도시된 바와 같이, 화학적-기계적 연마(CMP)를 통해 평탄화를 실시한 다음, 캐패시터 하부전극을 포함한 후 속 공정에서 산소가 플러그 지역으로 확산하는 것을 보다 효과적으로 방지하기 위해 산소에 대한 확산 방지 역할이 큰, 산소확산방지층(202)을 1nm에서 200nm 두께로 증착한 다음, 산소확산방지층(202)과 층간산화막(201)을 선택적으로 식각하여 플러그 콘택을 위한 콘택홀(203)을 형성한다. 여기서 산소확산방지층(202)은 실리콘나이트라이드(Si3N4), 타이타늄옥사이드(TiO2), 탄탈륨옥사이드(Ta2O2) 등의 박막을 사용한다.
이어서, 도 2c와 같이, 화학기상증착이 가능한 도핑된 폴리실리콘, Ti/TiN/Pt, Ti/TiN/W, Ti/TiN/Ru, Ti/TiN/Ir, Ti/TiN/RuO2, Ti/TiN/IrO2등의 재료를 콘택홀이 완전히 매립되도록 적절한 두께로 증착한 다음, CMP 또는 마스크를 사용하지 않는 플라즈마 건식 식각 또는 적절한 용액을 이용한 습식식각의 방법으로 전면식각을 행하여 콘택홀(203) 내부에 플러그(204)를 매립한다. 이때, 플러그(204)는 산소에 쉽게 노출되지 않도록 하기 위해 콘택홀(203) 내에서 산소확산방지층(202)의 높이 보다 낮게 형성되는데, 플러그(204)가 채워지고 잔류하는 콘택홀의 깊이는 증착될 장벽금속 Ti/TiN의 두께에 의존하며 장벽금속의 두께는 후속 산화 분위기의 열공정에서 산소의 확산을 효과적으로 차단시키기에 충분한 두께로 결정될 것이다.
이어서, 도 2d는 잔류하는 콘택홀 내에 장벽금속층 Ti 박막(205) 및 TiN 박막(206)을 채운 상태로서, 마찬가지로 증착 및 전면식각에 의해 형성한다.
이어서, 도 2e와 같이, 산소 확산에 대한 차단효과가 큰 TiN층이 보다 더 넓게 플러그 콘택 부위를 덮게 하기 위해서 2차 TiN 박막(207)을 증착하고, 캐패시터 하부 전극 박막(208)을 증착한 다음, 패터닝한다. 캐패시터 하부 전극 박막(208)의 재료로는 Pt, Ru, Ir, RuO, IrO2, 또는 이들의 적절한 두께로의 적층 형태를 사용할 수 있다.
계속해서, 도 2f와 같이 캐패시터 유전체 박막(209)과 상부전극 박막(210)을 형성하고, 도 2g에 도시된 바와 같이 층간절연막(211) 및 금속배선(212)을 형성한다. 여기서, 유전체 박막의 재료로는 PZT, SBT, BST 등의 강유전체 박막이다.
이상에서 설명한 바와 같이 본 발명에서는 산소의 확산 방지 효과가 큰 실리콘나이트라이드(Si3N4), 타이타늄옥사이드(TiO2), 탄탈륨옥사이드(Ta2O5)등의 산소확산방지막을 층간절연막(SiO2)의 평탄화 이후 적정 두께로 증착한 후, 플러그 콘택 식각(plug contact etch) 공정을 진행함으로써, 콘택이 직접적으로 형성되는 지역을 제외하고는 층간절연막 상부에서 하부로 산소가 확산하는 것을 최대한 억제시켰다.
그리고, 산화가 잘되는 접착층(adhesion layer) Ti의 노출을 가능한 감소시키고 그 면적을 감소시키기 위해서 콘택홀 내부에 Ti층을 배치하고, 산소 확산에 대한 저항성이 큰 TiN 박막을 콘택홀 내의 Ti층위에 매립시켜 플러그 콘택 지역을 통한 산소의 확산을 효과적으로 방지하도록 하였다.
또한, 보다 더 안정적으로 플러그 콘택 지역을 통한 산소의 확산을 방지하기 위해서 2차 TiN 박막이 플러그 콘택 지역을 충분히 덮을 수 있도록 하였다.
이러한 몇가지 구성에 의해 본 발명은 강유전체 박막 제조 공정 및 결정화 열처리 포함한 후속 산화 분위기에서의 열공정으로 인한 산소 확산을 효과적으로 방지하여 플러그 콘택 저항의 증가를 효과적으로 방지한다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
본 발명은 고 밀도 메모리 소자를 제조할 경우 트랜지스터와 캐패시터의 내부접속을 플러그와 캐패시터 전극 사이에서 형성되는 접촉저항(contact resistance)을 감소시킴으로서, 소자의 신뢰성과 제조 수율을 향상시킬 수 있다.

Claims (14)

  1. 반도체메모리장치 제조방법에 있어서,
    모스트랜지스터를 포함하는 하부구조 상에 층간절연막을 형성하는 단계;
    상기 층간절연막 상에 산소확산을 억제하는 산소확산방지층을 형성하는 단계;
    상기 산소확산방지층과 상기 층간절연막을 선택적으로 식각하여 캐패시터 콘택홀을 형성하는 단계;
    상기 산소확산방지층보다 낮은 위치에 형성되도록 상기 콘택홀 내부의 소정 깊이까지 플러그 전도막을 형성하는 단계;
    상기 콘택홀의 잔류하는 깊이 두께로 상기 콘택홀 내부의 상기 플러그 전도막 상에 Ti 및 제1TiN막을 형성하는 단계;
    결과물의 전면에 제2TiN막을 형성하는 단계; 및
    상기 제2TiN막 상에 캐패시터의 하부전극을 형성하는 단계
    를 포함하여 이루어진 반도체 메모리 장치 제조 방법.
  2. 제1항에 있어서,
    상기 산소확산방지층은 실리콘나이트라이드, 타이타늄옥사이드 또는 탄탈륨옥사이드(Ta2O2) 중 어느 하나를 포함하는 것을 특징으로 하는 반도체 메모리 장치 제조 방법.
  3. 제1항에 있어서,
    상기 산소확산방지층을 1nm 내지 200nm 두께로 형성하는 것을 특징으로 하는 반도체 메모리 장치 제조 방법.
  4. 제1항에 있어서,
    상기 플러그 전도막은 도핑된 폴리실리콘층인 것을 특징으로 하는 반도체 메모리 장치 제조 방법.
  5. 제1항에 있어서,
    상기 플러그 전도막은 Ti/TiN/Pt, Ti/TiN/W, Ti/TiN/Ru, Ti/TiN/Ir, Ti/TiN/RuO2, Ti/TiN/IrO2중 어느 하나인 것을 특징으로 하는 반도체 메모리 장치 제조 방법.
  6. 제4항 또는 제5항에 있어서,
    상기 플러그 전도막은 화학기상증착에 의해 증착한 후 CMP 또는 전면 식각하여 형성하는 것을 특징으로 하는 반도체 메모리 장치 제조 방법.
  7. 제1항에 있어서,
    상기 하부전극은 Pt, Ru, Ir, RuO, IrO2중 어느 하나 또는 이들이 적층되어 형성되는 것을 특징으로 하는 반도체 메모리 장치 제조 방법.
  8. 반도체메모리장치에 있어서,
    층간절연막상에 형성된 산소확산방지층;
    상기 산소확산방지층 및 상기 층간절연막이 식각되어 모스트랜지스터의 소오스/드레인을 오픈시킨 캐패시터 콘택홀;
    상기 산소확산방지층보다 낮은 위치인 상기 콘택홀 내의 소정 깊이까지 채워진 플러그 전도층;
    상기 콘택홀 내의 잔류 깊이에 차례로 적층되어 채워진 Ti 및 제1TiN;
    상기 제1TiN을 포함하는 상기 층간절연층 상에 형성된 제2TiN; 및
    상기 제2 TiN 상에 형성된 캐패시터의 하부전극
    을 포함하여 이루어진 반도체메모리 장치.
  9. 제8항에 있어서,
    상기 산소확산방지층은 실리콘나이트라이드, 타이타늄옥사이드 또는 탄탈륨옥사이드(Ta2O2) 중 어느 하나를 포함하는 것을 특징으로 하는 반도체 메모리 장치.
  10. 제8항에 있어서,
    상기 산소확산방지층은 1nm 내지 200nm 두께인 것을 특징으로 하는 반도체 메모리 장치.
  11. 제8항에 있어서,
    상기 플러그 전도층은 도핑된 폴리실리콘층인 것을 특징으로 하는 반도체 메모리 장치.
  12. 제8항에 있어서,
    상기 플러그 전도층은 Ti/TiN/Pt, Ti/TiN/W, Ti/TiN/Ru, Ti/TiN/Ir, Ti/TiN/RuO2, Ti/TiN/IrO2중 어느 하나인 것을 특징으로 하는 반도체 메모리 장치.
  13. 제8항에 있어서,
    상기 하부전극은 Pt, Ru, Ir, RuO, IrO2중 어느 하나 또는 이들이 적층된 전도층인 것을 특징으로 하는 반도체 메모리 장치.
  14. 제8항에 있어서,
    상기 하부전극 상에 적층된 강유전체층 및 상부전극을 더 포함하는 것을 특징으로 하는 반도체메모리 장치.
KR1019970029646A 1997-06-30 1997-06-30 반도체메모리장치및그제조방법 Expired - Fee Related KR100273689B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970029646A KR100273689B1 (ko) 1997-06-30 1997-06-30 반도체메모리장치및그제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970029646A KR100273689B1 (ko) 1997-06-30 1997-06-30 반도체메모리장치및그제조방법

Publications (2)

Publication Number Publication Date
KR19990005449A KR19990005449A (ko) 1999-01-25
KR100273689B1 true KR100273689B1 (ko) 2000-12-15

Family

ID=19512606

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970029646A Expired - Fee Related KR100273689B1 (ko) 1997-06-30 1997-06-30 반도체메모리장치및그제조방법

Country Status (1)

Country Link
KR (1) KR100273689B1 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100614576B1 (ko) * 1999-06-07 2006-09-11 주식회사 하이닉스반도체 캐패시터 제조 방법
KR100614577B1 (ko) * 1999-06-11 2006-08-25 주식회사 하이닉스반도체 반도체 소자의 캐패시터 형성 방법
KR100332120B1 (ko) * 1999-06-30 2002-04-10 박종섭 반도체 소자의 캐패시터 제조방법
KR100550763B1 (ko) * 1999-12-22 2006-02-08 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조방법
KR100545699B1 (ko) * 1999-12-30 2006-01-24 주식회사 하이닉스반도체 반도체 소자의 캐패시터 콘택용 플러그 형성방법
JP2001308287A (ja) * 2000-04-26 2001-11-02 Sharp Corp 半導体装置、及びその製造方法
KR100463244B1 (ko) * 2000-05-23 2004-12-29 주식회사 하이닉스반도체 캐패시터 제조 방법
JP2002319636A (ja) * 2001-02-19 2002-10-31 Nec Corp 半導体記憶装置及びその製造方法
KR100414869B1 (ko) * 2001-06-30 2004-01-13 주식회사 하이닉스반도체 캐패시터의 제조 방법
JP4467229B2 (ja) 2001-09-12 2010-05-26 株式会社ハイニックスセミコンダクター 半導体素子の製造方法
KR20030023142A (ko) * 2001-09-12 2003-03-19 주식회사 하이닉스반도체 반도체 소자 제조 방법
KR20030028044A (ko) * 2001-09-27 2003-04-08 삼성전자주식회사 강유전체 메모리 소자 및 그 제조방법
KR20030058038A (ko) * 2001-12-29 2003-07-07 주식회사 하이닉스반도체 반도체소자의 캐패시터 형성방법
KR100449949B1 (ko) * 2002-04-26 2004-09-30 주식회사 하이닉스반도체 강유전체 메모리 소자의 캐패시터 제조방법
KR100498588B1 (ko) * 2002-05-18 2005-07-01 주식회사 하이닉스반도체 산소확산배리어막 및 그를 구비한 반도체장치
KR100718137B1 (ko) * 2005-09-05 2007-05-14 삼성전자주식회사 3차원 강유전체 커패시터와 이를 포함하는 불휘발성 메모리소자와 그 제조 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0774325A (ja) * 1993-06-29 1995-03-17 Mitsubishi Electric Corp 半導体記憶装置およびその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0774325A (ja) * 1993-06-29 1995-03-17 Mitsubishi Electric Corp 半導体記憶装置およびその製造方法

Also Published As

Publication number Publication date
KR19990005449A (ko) 1999-01-25

Similar Documents

Publication Publication Date Title
US6737694B2 (en) Ferroelectric memory device and method of forming the same
US5638319A (en) Non-volatile random access memory and fabrication method thereof
KR100408742B1 (ko) 집적회로소자의 캐패시터 및 그 제조방법
US7470595B2 (en) Oxidizing a metal layer for a dielectric having a platinum electrode
JP3636846B2 (ja) 高誘電体キャパシタの製造方法
KR100273689B1 (ko) 반도체메모리장치및그제조방법
KR19980063392A (ko) 반도체 메모리 및 그 제조방법
US6835976B2 (en) Semiconductor device and its manufacture
US20030008417A1 (en) Semiconductor integrated circuit device and method of manufacturing the same
KR100418586B1 (ko) 반도체소자의 제조방법
KR100422594B1 (ko) 반도체 소자의 커패시터 및 제조방법
JP3906215B2 (ja) 半導体装置
US6958501B2 (en) Contact-making structure for a ferroelectric storage capacitor and method for fabricating the structure
KR100464938B1 (ko) 폴리실리콘 플러그 구조를 사용한 반도체 소자의 캐패시터형성방법
KR100612941B1 (ko) 반도체 장치의 캐패시터 제조방법
KR19980040654A (ko) 반도체 장치의 커패시터 제조방법
KR100688054B1 (ko) 강유전체 소자의 콘케이브 커패시터 제작 방법
KR100476380B1 (ko) 반도체 장치의 실린더형 캐패시터 제조방법
KR100640781B1 (ko) 반도체 장치의 캐패시터 제조방법
JP2023091207A (ja) 半導体装置および半導体装置の製造方法
KR100334529B1 (ko) 반도체소자의캐패시터형성방법
KR100326265B1 (ko) 반도체소자의메모리셀및그제조방법
JP2004071759A (ja) 半導体装置及びその製造方法
KR19990001919A (ko) 강유전체 커패시터 및 그 제조방법
KR20020050415A (ko) 반도체 소자의 캐패시터 및 그의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19970630

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19970630

Comment text: Request for Examination of Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 19990921

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20000612

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20000904

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20000905

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20030814

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20040820

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20050822

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20060818

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20070827

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20080820

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20090828

Start annual number: 10

End annual number: 10

FPAY Annual fee payment

Payment date: 20100825

Year of fee payment: 11

PR1001 Payment of annual fee

Payment date: 20100825

Start annual number: 11

End annual number: 11

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20120809