[go: up one dir, main page]

KR100268516B1 - 반도체소자의측정용패턴 - Google Patents

반도체소자의측정용패턴 Download PDF

Info

Publication number
KR100268516B1
KR100268516B1 KR1019980006730A KR19980006730A KR100268516B1 KR 100268516 B1 KR100268516 B1 KR 100268516B1 KR 1019980006730 A KR1019980006730 A KR 1019980006730A KR 19980006730 A KR19980006730 A KR 19980006730A KR 100268516 B1 KR100268516 B1 KR 100268516B1
Authority
KR
South Korea
Prior art keywords
region
wiring
semiconductor device
pattern
measuring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019980006730A
Other languages
English (en)
Other versions
KR19990073656A (ko
Inventor
김종철
Original Assignee
김규현
아남반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김규현, 아남반도체주식회사 filed Critical 김규현
Priority to KR1019980006730A priority Critical patent/KR100268516B1/ko
Priority to US09/261,280 priority patent/US6403978B1/en
Publication of KR19990073656A publication Critical patent/KR19990073656A/ko
Application granted granted Critical
Publication of KR100268516B1 publication Critical patent/KR100268516B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70625—Dimensions, e.g. line width, critical dimension [CD], profile, sidewall angle or edge roughness
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명의 실시예에 따른 반도체 소자의 측정용 패턴을 형성하기 위한 마스크에는 반도체 소자의 활성 영역을 형성하기 위한 사각형 모양의 제1 영역이 형성되어 있으며, 여기에서 제1 영역의 바깥쪽은 반도체 소자의 소자 분리 영역에 해당되는 제2 영역이다. 또한, 반도체 소자의 다수의 배선을 형성하기 위한 다수의 배선 영역이 세로 방향으로 제1 영역과 제2 영역에 걸쳐 형성되어 있다. 여기서, 배선 영역의 피치(pitch)를 일정하게 하면서 배선 영역의 폭과 배선 영역 사이의 거리를 변화시킬 수 있으며, 배선 영역의 폭을 일정하게 하면서 배선 영역의 피치를 다르게 형성할 수 있다. 또한, 제2 영역에 중첩되는 양쪽의 배선 영역의 길이를 서로 같게 형성할 수도 있으며, 다르게 형성할 수도 있다. 이렇게 측정용 패턴을 반도체 소자와 동일한 조건으로 단차가 발생하도록 형성함으로써, 측정용 패턴을 통하여 노광 및 식각 공정에서 발생하는 문제점을 정확하게 측정할 수 있다.

Description

반도체 소자의 측정용 패턴
본 발명은 측정용 패턴에 관한 것으로서, 더욱 상세하게는, 칩 영역에 형성되어 있는 배선 또는 전극의 구조적인 특성을 측정하기 위해 칩 영역 둘레의 측정 영역에 형성되는 반도체 소자의 측정용 패턴에 관한 것이다.
일반적으로 반도체 소자의 제조 방법 중 사진 공정에서 하나의 웨이퍼에 도포되어 있는 감광막을 노광시킬 때 패턴이 형성되어 있는 마스크를 이용하여 선택적인 노광을 실시하며, 남겨진 감광막의 패턴에 따라 배선 또는 전극이 형성된다.
여기서, 마스크의 구조를 평면적으로 살펴보면 실제로 작동되는 다수의 회로가 설계되어 있는 다수의 칩 영역이 매트릭스 형태로 형성되어 있으며, 다수의 칩 영역의 둘레에는, 이 영역을 정의하는 측정 영역이 형성되어 있다. 칩 영역에는 다수의 반도체 소자가 형성되는 다수의 활성 영역과 반도체 소자를 분리하는 반도체 소자 분리 영역이 형성되어 있다. 한편, 측정 영역에는 칩 영역에 형성되어 있는 다수의 층들의 정렬을 정확하게 측정하기 위한 정렬키와 반도체 소자의 전기적인 및 구조적인 특성을 측정하기 위한 측정용 패턴들이 형성되어 있다.
이때, 구조 측정용 패턴은 노광 및 식각 공정에서의 공정 조건, 패턴의 배열에 의한 근접 효과(proximity effect), 노광시 빛이나 식각 공정 중에 식각 기체의 분포 등이 칩 영역에 형성되어 있는 배선 또는 전극의 구조에 영향을 주기 때문에, 그 영향에 따른 효과를 측정하기 위한 것이다. 따라서, 측정 영역에 형성되어 있는 측정용 패턴은 칩 영역의 패턴과 유사하게 형성되어 있다.
도 1은 종래의 기술에 따른 반도체 소자의 특성 중 구조적인 특성을 측정하기 위한 측정용 패턴의 구조를 개략적으로 도시한 평면도이다.
도 1에서 보는 바와 같이, 종래의 기술에 따른 구조적인 측정용 패턴은 규소로 이루어진 웨이퍼의 상부에 가로 방향 및 세로 방향으로 형성되어 있는 다수의 배선(3)으로 이루어져 있다.
여기서, 가로 방향의 배선(3)과 세로 방향의 배선(3)은 서로 다른 길이로 형성되어 있으며, 배선(3)들의 밀도 및 배선(3)들의 폭도 각각 다르게 형성되어 있다. 그 이유는 배선(3)들의 폭 또는 밀도에 따라 식각 및 노광 공정에서 빛 또는 기체가 감광막 패턴의 구조에 미치는 영향이 다르며, 이러한 영향으로 인한 효과도 각각 다르게 나타나기 때문이다.
그러나, 이러한 종래의 측정용 패턴으로는 배선(3)들이 모두 평평한 면 위에 형성되어 있기 때문에 배선들의 분포에 따른 영향이나 그에 따른 효과만을 측정할 수밖에 없다. 실제로 칩 영역에서의 배선들은 반도체 소자가 형성되는 활성 영역에만 형성될 수도 있지만, 활성 영역에서부터 반도체 소자를 분리하는 소자 분리층 또는 절연층 등에까지 걸쳐 단차가 발생되는 표면의 상부에 형성될 수도 있다. 그러므로, 이러한 종래의 측정용 패턴으로는 단차가 있는 표면에 형성되어 있는 배선이 식각 및 노광 공정에서 빛 또는 기체에 의하여 어떤 영향을 받으며, 이러한 영향으로 인하여 배선의 구조가 어떻게 변하는지 알 수 없다.
본 발명에 과제는 칩 영역에서의 조건과 동일한 조건을 가지는 측정용 패턴을 제공을 제공하기 위한 것이다.
도 1은 종래의 기술에 따른 반도체 소자의 측정용 패턴의 구조를 개략적으로 도시한 평면도이고,
도 2는 본 발명의 실시예에 따른 반도체 소자의 측정용 패턴을 형성하기 위한 배선용 마스크와 반도체 소자 분리용 마스크를 정렬한 구조를 개략적으로 도시한 평면도이고,
도 3은 본 발명의 실시예에 따른 반도체 소자의 측정용 패턴의 구조를 도시한 평면도이고,
도 4는 도 3에서 IV-IV' 부분을 도시한 단면도다.
이러한 과제를 해결하기 위한 본 발명의 측정용 패턴에는 반도체 소자의 활성 영역을 형성하기 위한 제1 영역과 제1 영역의 바깥쪽에 반도체 소자의 소자 분리 영역에 해당되는 제2 영역이 형성되어 있다. 이때, 제2 영역의 기판 위에는 제1 영역과 높이가 다른 단차층이 형성되어 있으며, 제1 영역 및 단차층의 상부에 걸쳐 기판 위에는 서로 평행한 다수의 배선이 형성되어 있다.
여기서, 단차층은 칩 영역의 반도체 소자 분리용 산화막을 형성할 때 동시에 형성되는 반도체 소자 분리용 산화막일 수 있다.
이러한 본 발명에 따른 측정용 패턴의 배선은 노광 및 식각 공정에서 칩 영역에서의 배선과 동일한 조건으로 단차로 인하여 발생되는 영향을 받게 된다.
그러면 첨부한 도면을 참고로 하여 본 발명에 따른 반도체 소자의 측정용 패턴의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 기술을 가진 자가 용이하게 실시할 수 있을 정도로 상세히 설명한다.
도 2는 본 발명의 실시예에 따른 반도체 소자의 측정용 패턴을 형성하기 위한 두 개의 마스크의 패턴을 중첩하여 도시한 평면도이다.
도 2에서 보는 바와 같이, 본 발명의 실시예에 따른 반도체 소자의 측정용 패턴을 형성하기 위한 마스크에는 반도체 소자의 활성 영역을 형성하기 위한 사각형 모양의 제1 영역(10)이 형성되어 있으며, 여기에서 제1 영역(10)의 바깥쪽은 반도체 소자의 소자 분리 영역에 해당되는 제2 영역(20)이다. 또한, 반도체 소자의 다수의 배선을 형성하기 위한 다수의 배선 영역(30)이 세로 방향으로 제1 영역(10)과 제2 영역(20)에 걸쳐 형성되어 있다.
여기서, 배선 영역(30)의 배열은 배선의 폭과 거리의 합으로 정의되는 피치(pitch)를 일정하게 하면서 배선의 폭(L4)과 배선 사이의 거리(L5)를 변화시키는 방식으로 할 수 있으며, 배선의 폭(L4)을 일정하게 하면서 배선 사이의 거리(L5)를 변화시키면서 배선의 피치를 다르게 형성할 수도 있다. 또한, 제2 영역(20)에 중첩되는 양쪽의 배선 영역(30)의 길이(L3)를 서로 같게 형성할 수도 있으며, 다르게 형성할 수도 있다.
이때, 제1 영역(10)의 세로 변의 폭(L1)은 1μm 이상이며, 제1 영역(10)의 경계선(11)과 그 위에 인접한 배선 영역(31)의 경계선 사이의 거리(L2)는 0.5μm 이상인 것이 바람직하다. 그 이유는 제1 영역(10) 및 제2 영역(20)의 경계선에서 생기는 단차가 노광 공정에서 조사되는 빛의 난반사로 인하여 감광막을 과도하게 손실시킬 수 있기 때문이다. 즉, 단차로 인한 난반사 때문에 단차가 있는 부근에서 조사되는 빛의 양이 증가하고, 이에 따라 빛이 조사되지 않아야 할 부분의 감광막들이 빛에 조사되어 감광막 패턴이 과도하게 왜곡될 수 있기 때문이다.
또한, 제2 영역(20)에 중첩되는 배선 영역(31)의 길이(L3)는 단차 위에서 형성되는 배선의 형상을 측정하기 위하여, 그 길이를 0.5μm 이내에서 변화시키는 것이 바람직하다.
이러한 본 발명의 실시예에 따른 반도체 소자의 측정용 패턴을 통하여 형성된 웨이퍼의 측정 영역에 형성되어 있는 측정용 패턴의 구조를 상세하게 살펴보면 다음과 같다.
도 3은 도 2의 반도체 소자의 측정용 패턴을 통하여 형성된 반도체 소자의 측정용 패턴의 구조를 도시한 평면도로서, 식각 또는 사진 공정에서 발생하는 영향에 따라 다양하게 형성된 배선의 구조를 도시한 것이고, 도 4는 도 3에서 IV-IV' 부분의 단면도이다.
도 3 및 도 4에서 보는 바와 같이, 본 발명의 실시예에 따른 반도체 소자의 측정용 패턴에는 기판(500)이 사각형 모양 활성 영역(A)과 이를 둘러싸고 있는 소자 분리 영역(B)으로 나뉘어 있으며, 소자 분리 영역(B) 위에는 반도체 소자 분리용 산화막(200)이 형성되어 있다. 여기서, 소자 분리용 산화막(200)은 칩 영역에서 반도체 소자가 형성되는 소자 분리 영역과 동일한 조건으로 형성된 LOCOS(local oxidation of silicon) 또는 STI(shallow trench isolation) 산화막이다. 또한, 도 2에서 배선 영역(30)의 모양에 따라 금속 또는 다결정 규소로 이루어진 4개의 배선(310, 320, 330, 340)이 형성되어 있다.
이때, 도 4에서 보는 바와 같이, 반도체 소자 분리 영역(B)과 활성 영역(A)에 걸쳐 형성되어 있는 배선(310)에는 단차가 발생하며(도 4의 a 참고), 이는 칩 영역에 형성되는 배선의 구조를 충실하게 반영하므로 칩 영역에서의 배선 구조를 정확히 알 수 있다.
여기서, 도 2와 같은 마스크를 사용하여 배선을 형성하는 경우에 배선의 모양은 다양하게 형성될 수 있으며 도 3은 그 예들을 보여주고 있다. 이에 대하여 상세하게 설명하기로 한다.
사진 공정에서는, 도 2와 같은 마스크를 사용하더라도 도 2의 제1 영역(10) 및 배선 영역(30)의 네 모서리에는 단위 면적당 조사하는 빛의 양이 다른 부분보다 증가하기 때문에 양성 감광막을 이용하는 경우 다른 부분보다 감광막의 손실이 많이 발생하여, 이 부분의 감광막 패턴은 둥근 모양이 된다. 따라서, 감광막 패턴의 모양에 따라 형성된 활성 영역(A) 및 배선(310, 320, 330, 340)의 네 모서리는 둥근 모양으로 형성된다.
이때, 네 모서리에서 조사되는 빛의 양이 지나치게 많아지면 도 3의 세 번째 배선(330)처럼 배선 양단의 길이가 짧아질 수 있다. 이러한 경우에 소자에 심각한 문제를 야기시키므로 도 2에서 L3의 크기를 정확히 결정하는 것이 중요하다.
다음, 도 4의 a 부분에서와 같이 단차가 발생되는 부분, 즉 반도체 소자 분리용 산화막(200)으로 인하여 단차가 있는 부분 위에 형성되어 있는 감광막 또는 배선은 노광 및 식각 공정에서 빛 또는 기체의 난반사로 인하여 다른 부분보다 과도하게 손실된다. 따라서, 도 3의 첫 번째 배선(310) 및 네 번째 배선(340)처럼, 활성 영역(A)과 반도체 소자 분리용 산화막(200)의 경계 부분 주변에서 다른 부분보다 좁게 형성될 수 있다.
이때, 네 모서리에서 단위 면적당 조사하는 빛의 양이 지나치게 많은 동시에, 단차로 인하여 빛 또는 기체의 난반사가 지나치면 도 3의 두 번째 배선(320)처럼 다른 배선(310, 330, 340)보다 길이가 아주 짧아져 활성 영역(A)에만 배선이 위치할 수도 있다.
또한, 근접 효과(promixity effect)로 인하여 두 번째 배선(320)처럼 폭이 다른 배선(310, 330, 340)의 폭보다 좁게 형성될 수 있다. 여기서, 근접 효과란 노광 공정에서 감광막 패턴을 조밀하게 형성하는 경우에 이웃하는 감광막 패턴에 조사되는 빛의 산란으로 인하여 감광막의 손실이 발생하는 것이다.
또한, 반도체 소자 분리용 산화막(200)에 인접한 배선의 경우, 인접한 단차로 인한 난반사로 인하여 단차 부분에 인접한 변이 과도하게 패터닝될 수 있다. 도 3의 네 번째 배선(340)이 이러한 경우를 나타내고 있다.
이와 같이, 단차가 있는 부분이나 모서리 부분에서 배선의 폭이 줄거나 길이가 짧아질 수 있으므로 도 2에서 제1 영역(10)의 세로 변의 폭(L1)은 1μm 이상으로 하여 배선의 길이를 충분히 길게 하고, 제1 영역(10)의 경계선(11)과 이에 인접한 배선 영역(31)의 경계선 사이의 거리(L2)는 0.5μm 이상으로 형성하여 배선의 폭이 충분하도록 하여야 배선이 아예 만들어지지 않는 것을 방지할 수 있다.
따라서, 본 발명에 따른 반도체 소자의 측정용 패턴의 배선 또는 전극을 칩 영역의 배선 또는 전극과 동일한 조건으로 단차가 발생하도록 형성함으로써, 측정용 패턴을 통하여 노광 및 식각 공정에서 발생하는 문제점을 정확하게 측정할 수 있다. 또한, 이를 통하여 칩 영역에 형성되어 있는 배선에서 발생되는 문제점을 예측하여 소자의 특성을 개선하고 공정 수율을 향상시킬 수 있다.

Claims (8)

  1. 제1 영역 및 제2 영역으로 나뉘어 있는 반도체 기판,
    상기 기판 위의 상기 제2 영역 위에 형성되어 있으며, 상기 제1 영역과 높이가 다른 단차층,
    상기 제1 영역 및 단차층의 상부에 걸쳐 형성되어 있으며, 제1 방향으로 평행하게 형성되어 있는 다수의 배선을 포함하는 반도체 소자의 측정용 패턴에 있어서,
    상기 배선의 피치는 일정한 상태에서 상기 배선의 폭과 상기 배선 사이의 거리가 각각 다르거나, 상기 배선의 폭은 일정하며 상기 배선 사이의 거리가 각각 다르게 반도체소자의 측정용 패턴.
  2. 제1항에서,
    상기 단차층은 칩 영역에 반도체 소자 분리층을 형성할 때 동시에 형성되는 반도체 소자 분리용 산화막으로 이루어진 반도체 소자의 측정용 패턴.
  3. 제2항에서,
    상기 배선의 양단 또는 일단이 상기 단차층 상부에 형성되어 있는 반도체 소자의 측정용 패턴.
  4. 제3항에서,
    상기 활성 영역의 제1 방향의 폭은 1μm 이상인 반도체 소자의 측정용 패턴.
  5. 제3항에서,
    상기 단차층의 경계선과 상기 단차층과 가장 인접한 상기 배선의 경계선 사이의 거리는 0.5μm 이상인 반도체 소자의 측정용 패턴.
  6. 제3항에서,
    상기 단차층의 상부에 형성되어 있는 배선의 길이는 0.5μm 이내인 반도체 소자의 측정용 패턴.
  7. 제6항에서,
    상기 배선의 양단이 상기 단차층의 상부에 형성되어 있으며 상기 배선의 길이는 각각 다른 반도체 소자의 측정용 패턴.
  8. 제3항에서,
    상기 배선은 다결정 규소 또는 금속으로 이루어진 반도체 소자의 측정용 패턴.
KR1019980006730A 1998-03-02 1998-03-02 반도체소자의측정용패턴 Expired - Fee Related KR100268516B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019980006730A KR100268516B1 (ko) 1998-03-02 1998-03-02 반도체소자의측정용패턴
US09/261,280 US6403978B1 (en) 1998-03-02 1999-03-02 Test pattern for measuring variations of critical dimensions of wiring patterns formed in the fabrication of semiconductor devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980006730A KR100268516B1 (ko) 1998-03-02 1998-03-02 반도체소자의측정용패턴

Publications (2)

Publication Number Publication Date
KR19990073656A KR19990073656A (ko) 1999-10-05
KR100268516B1 true KR100268516B1 (ko) 2000-11-01

Family

ID=19534055

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980006730A Expired - Fee Related KR100268516B1 (ko) 1998-03-02 1998-03-02 반도체소자의측정용패턴

Country Status (2)

Country Link
US (1) US6403978B1 (ko)
KR (1) KR100268516B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100723490B1 (ko) * 2005-07-12 2007-06-04 삼성전자주식회사 전자파 방해가 개선된 패턴을 구비한 테이프 배선기판
CN108257941B (zh) * 2016-12-28 2020-05-12 无锡华润上华科技有限公司 半导体器件的测试结构和测试方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07169813A (ja) * 1993-12-14 1995-07-04 Oki Electric Ind Co Ltd ウエハ表面の段差測定方法
KR950025943A (ko) * 1994-02-03 1995-09-18 김주용 선폭 측정용 측정마크 형성방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2538699B2 (ja) * 1990-06-12 1996-09-25 株式会社東芝 絶縁破壊評価用試験素子
EP0562309B1 (en) * 1992-03-25 2002-06-12 Texas Instruments Incorporated Planar process using common alignment marks for well implants
JPH09266197A (ja) * 1996-03-28 1997-10-07 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6028324A (en) * 1997-03-07 2000-02-22 Taiwan Semiconductor Manufacturing Company Test structures for monitoring gate oxide defect densities and the plasma antenna effect
US6143579A (en) * 1999-04-26 2000-11-07 Taiwan Semiconductor Manufacturing Ltd. Efficient method for monitoring gate oxide damage related to plasma etch chamber processing history

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07169813A (ja) * 1993-12-14 1995-07-04 Oki Electric Ind Co Ltd ウエハ表面の段差測定方法
KR950025943A (ko) * 1994-02-03 1995-09-18 김주용 선폭 측정용 측정마크 형성방법

Also Published As

Publication number Publication date
KR19990073656A (ko) 1999-10-05
US6403978B1 (en) 2002-06-11

Similar Documents

Publication Publication Date Title
US5637186A (en) Method and monitor testsite pattern for measuring critical dimension openings
KR100787941B1 (ko) 중첩 마크를 갖는 포토 마스크 및 반도체 장치의 제조 방법
KR100273317B1 (ko) 반도체 소자 제조 공정에서 미스얼라이먼트 측정을 위한 테스트패턴의 구조와 그 측정방법
JP2002528895A (ja) 表面に格子と少なくとも部分的に凹部形状のオキサイドパターンとを備えているシリコン基体に半導体装置を製造する方法
KR20110057600A (ko) 반도체 소자 및 이의 제조 방법
KR101489329B1 (ko) 포토키 및 이를 이용한 반도체 소자의 제조방법
KR100268516B1 (ko) 반도체소자의측정용패턴
KR20000035176A (ko) 전자 디바이스 및 반도체 장치, 및 전극 형성 방법
US6350994B1 (en) Structure of critical dimension bar
JPH0795543B2 (ja) エツチング方法
KR100468699B1 (ko) 반도체 제조 공정의 오버랩 측정용 오버레이 키
JP2005303089A (ja) 半導体装置
KR100232216B1 (ko) 정렬도 측정용 오버레이 패턴을 이용한 커패시터의 제조방법
US12106962B2 (en) Patterning method and overlay measurement method
KR960003003B1 (ko) 초고집적 반도체장치
KR100303799B1 (ko) 반도체소자용마스크패턴
KR100339414B1 (ko) 반도체 파워 라인 분석용 패드의 형성 방법
KR930007752B1 (ko) 반도체 소자의 접속장치 및 그 제조방법
JP2853471B2 (ja) 半導体集積回路装置の製造方法
KR0147641B1 (ko) 래티클 및 그를 이용한 얼라인 키 패턴 형성방법
KR20250038975A (ko) 노광 마스크, 이를 이용한 반도체 소자 및 그 제조 방법
KR19980026846A (ko) 더미패턴을 갖는 마스크
KR100212011B1 (ko) 패턴 형성용 마스크 및 이를 이용한 노광방법
KR100564579B1 (ko) 레지스트 리플로우 측정 키 및 이를 이용한 반도체 소자의미세 패턴 형성 방법
KR100480590B1 (ko) 프로빙을 위한 패드를 갖는 반도체소자 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19980302

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19980302

Comment text: Request for Examination of Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20000330

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20000710

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20000713

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20000714

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20030701

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20040324

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20050610

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20060630

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20070626

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20080630

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20090701

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20100624

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20110620

Start annual number: 12

End annual number: 12

FPAY Annual fee payment

Payment date: 20120619

Year of fee payment: 13

PR1001 Payment of annual fee

Payment date: 20120619

Start annual number: 13

End annual number: 13

FPAY Annual fee payment

Payment date: 20130620

Year of fee payment: 14

PR1001 Payment of annual fee

Payment date: 20130620

Start annual number: 14

End annual number: 14

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20150609