KR100251636B1

KR100251636B1 - 소형컴퓨터시스템인터페이스방식접속을위한메모리장치

Info

Publication number: KR100251636B1
Application number: KR1019970013196A
Authority: KR
Inventors: 고영훈
Original assignee: 윤종용; 삼성전자주식회사
Priority date: 1997-04-10
Filing date: 1997-04-10
Publication date: 2000-05-01
Also published as: KR19980076475A; US6128675A; CN1179273C; CN1204807A

Abstract

가. 청구범위에 기재된 발명이 속한 기술분야

대용량의 데이터를 제공하는 시스템에 소형컴퓨터시스템인터페이스방식으로 접속되는 메모리장치에 관한 것이다.

나. 발명이 해결하려고 하는 기술적 과제

대용량의 보조 기억장치로 기계적인 하드디스크를 이용하는 경우에 데이터의 읽기 및 쓰기에 대한 동작속도가 느리고, 그 동작에 대한 신뢰성이 낮으며, 기억장치 자체의 수명이 짧은 단점을 해결한다.

다. 발명의 해결방법의 요지

본 발명에 따라 대용량 데이터를 제공하는 시스템에 사용하기 위한 메모리장치는: 상기 시스템과의 소형컴퓨터시스템인터페이스(SCSI)방식으로 접속되는 접속소자와; 다수의 플래쉬메모리들과; 상기 접속소자와 상기 플래쉬메모리들의 사이에 접속되고, 이들간의 데이터 억세스 및 전송을 제어하는 직접메모리억세스(DMA) 제어기와; 상기 직접메모리억세스 제어기에 의해 제어되어 입력되는 데이터가 페이지단위로 상기 플래쉬메모리들에 쓰여지도록 제어하고, 상기 플래쉬메모리들에 쓰여진 데이터가 상기 직접메모리억세스 제어기에 의해 제어되어 출력될 시 페이지단위로 읽혀지도록 제어하고, 상기 플래쉬메모리에 쓰여진 데이터가 블록단위로 지워지도록 제어하는 플래쉬메모리 제어회로와; 어드레스 버스를 통해 수신된 어드레스신호를 디코딩하고, 이 디코딩된 신호를 선택신호로서 상기 접속소자와 상기 플래쉬메모리 제어회로중의 적어도 하나로 출력하는 어드레스 디코더를 포함하여 이루어진다. 상기 플래쉬메모리 제어회로는; 상기 선택신호에 응답하여 어드레스 버스상의 어드레스신호들을 디코딩하고 디코딩된 신호들을 출력하는 디코더와, 어드레스 버스상의 어드레스신호들과 데이터버스상의 데이터신호를 입력하여 래치하고 상기 다수의 플래쉬메모리들중 해당하는 플래쉬메모리를 인에이블시키기 위한 칩 입력신호로서 출력하는 래치와, 상기 선택신호의 반전 신호에 응답하여 카운팅 동작을 수행하고 이 카운팅 결과를 출력하는 카운터와, 상기 카운팅결과를 입력하여 소정 논리연산하고, 상기 다수의 플래쉬메모리들중 해당하는 플래쉬메모리를 읽기동작 및 쓰기동작을 인에이블시키기 위한 읽기가능 입력신호 및 쓰기가능 입력신호를 생성하는 논리연산회로를 포함한다.

라. 발명의 중요한 용도

전자식 사설교환기 시스템의 보조 기억장치.

Description

소형컴퓨터시스템인터페이스방식 접속을 위한 메모리장치{MEMORY DEVICE FOR CONNECTING IN A ACCORDANCE WITH SCSI}

본 발명은 대용량 보조 기억장치에 관한 것으로, 특히 소형컴퓨터시스템인터페이스방식 접속을 위한 메모리장치에 관한 것이다.

통상의 전자식 사설교환기(PBX: Private Branch eXchange) 시스템에서 프로그램과 데이터베이스를 저장하는 기억매체로는 하드디스크(Hard Disk)가 일반적으로 이용되고 있다. 이러한 하드디스크는 교환기에 대해 독립적으로 접속되어 교환기에서 요구되는 대용량의 프로그램 및 데이터베이스를 제공하는 보조 기억장치로서의 역할을 담당한다. 보다 구체적으로 말하면, 하드디스크는 교환기의 주제어모듈과 접속된다. 이때 하드디스크는 교환기의 주제어모듈과 소형컴퓨터시스템인터페이스(Small Computer System Interface: 이하 "SCSI"라 칭함)방식으로 접속되는 추세에 있다.

한편 대용량의 보조 기억장치로 상기와 같이 기계적인 기억장치, 즉 하드디스크를 이용하는 경우 대용량 데이터의 읽기 및 쓰기에 대한 동작속도가 느리다는 단점이 있다. 또한 읽기 및 쓰기 동작에 대한 신뢰성이 낮으며, 기억장치 자체의 수명이 짧다는 단점이 있다.

따라서 본 발명의 목적은 SCSI방식에 따라 접속된 시스템으로부터 제공되는 대용량의 데이터를 보다 빠르게 읽어들이고, 쓸 수 있는 메모리장치를 제공함에 있다.

본 발명의 다른 목적은 SCSI방식에 따라 접속된 시스템으로부터 제공되는 대용량의 데이터를 쓰거나 읽어들일 시 그 동작의 신뢰성을 높이는 메모리장치를 제공함에 있다.

본 발명의 또다른 목적은 SCSI방식에 따라 접속된 시스템으로부터 제공되는 대용량의 데이터를 쓰거나 읽어들일 시 그 수명을 길게하는 메모리장치를 제공함에 있다.

이러한 목적들을 달성하기 위한 본 발명은 대용량 보조 기억장치로서 하드디스크를 사용하는 대신에 플래쉬메모리를 사용하고 있으며, 이 플래쉬메모리에 페이지 단위로 데이터 쓰기/읽기 동작이 수행되도록 하고, 블록단위로 지우기 동작이 수행되도록 하는 제어회로를 구비하는 메모리장치를 제안한다.

본 발명에 따른 메모리장치는, 대용량 데이터를 제공하는 시스템과의 SCSI방식으로 접속되는 접속소자와; 다수의 플래쉬메모리들과; 상기 접속소자와 상기 플래쉬메모리들의 사이에 접속되고, 이들간의 데이터 억세스 및 전송을 제어하는 직접메모리억세스(DMA) 제어기와; 상기 직접메모리억세스 제어기에 의해 제어되어 입력되는 데이터가 페이지단위로 상기 플래쉬메모리들에 쓰여지도록 제어하고, 상기 플래쉬메모리들에 쓰여진 데이터가 상기 직접메모리억세스 제어기에 의해 제어되어 출력될 시 페이지단위로 읽혀지도록 제어하고, 상기 플래쉬메모리에 쓰여진 데이터가 블록단위로 지워지도록 제어하는 플래쉬메모리 제어회로와; 어드레스 버스를 통해 수신된 어드레스신호를 디코딩하고, 이 디코딩된 신호를 선택신호로서 상기 접속소자와 상기 플래쉬메모리 제어회로중의 적어도 하나로 출력하는 어드레스 디코더를 포함하여 이루어진다.

상기 플래쉬메모리 제어회로는, 상기 선택신호에 응답하여 어드레스 버스상의 어드레스신호들을 디코딩하고 디코딩된 신호들을 출력하는 디코더와, 어드레스 버스상의 어드레스신호들과 데이터버스상의 데이터신호를 입력하여 래치하고 상기 다수의 플래쉬메모리들중 해당하는 플래쉬메모리를 인에이블시키기 위한 칩 입력신호로서 출력하는 래치와, 상기 선택신호의 반전 신호에 응답하여 카운팅 동작을 수행하고 이 카운팅 결과를 출력하는 카운터와, 상기 카운팅결과를 입력하여 소정 논리연산하고, 상기 다수의 플래쉬메모리들중 해당하는 플래쉬메모리를 읽기동작 및 쓰기동작을 인에이블시키기 위한 읽기가능 입력신호 및 쓰기가능 입력신호를 생성하는 논리연산회로를 포함한다.

도 1은 본 발명에 따른 메모리장치의 구성을 보여주는 도면.

도 2는 도 1에 도시된 플래쉬메모리 제어회로의 구성을 구체적으로 보여주는 도면.

도 3은 본 발명에 따른 메모리장치의 페이지 읽기 동작에 대한 처리흐름을 보여주는 도면.

도 4는 본 발명에 따른 메모리장치의 페이지 읽기 동작에 대한 타이밍도.

도 5는 본 발명에 따른 메모리장치의 페이지 쓰기 동작에 대한 처리흐름을 보여주는 도면.

도 6은 본 발명에 따른 메모리장치의 페이지 쓰기 동작에 대한 타이밍도.

도 7은 본 발명에 따른 메모리장치의 블록 지우기 동작에 대한 처리흐름을 보여주는 도면.

도 8은 본 발명에 따른 메모리장치의 블록 지우기 동작에 대한 타이밍도.

이하 본 발명의 바람직한 실시예의 상세한 설명이 첨부된 도면들을 참조하여 설명될 것이다. 우선 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 또한 하기에서 본 발명을 설명함에 있어, 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 그리고 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의내려진 용어들로서 이는 사용자 또는 칩설계자의 의도 또는 관례 등에 따라 달라질 수 있으므로, 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.

도 1은 본 발명에 따른 메모리장치의 구성을 보여주는 도면으로, 이 메모리장치는 SCSI접속소자 110과, 직접메모리액세스(DMA: Direct Memory Access)제어기 120과, 마이크로프로세서 130과, 비휘발성램(N-VRAM: Non-Volatile Random Access Memory) 140과, 롬(ROM: Read Only Memory) 150과, 어드레스디코더 160과, 리셋신호발생기 170과, 플래쉬메모리 제어회로 180과, 다수의 플래쉬메모리들 191,192로 이루어진다.

도 1에서 SCSI접속소자 110은 본 발명에 따른 메모리장치와 사설교환기와 같은 대용량의 데이터를 제공하는 시스템간을 SCSI접속한다. DMA제어기 120은 플래쉬메모리 제어회로 180을 제어하여, SCSI접속소자 110과 다수의 플래쉬메모리들 191,192간에 데이터가 직접액세스되어 전송되도록 한다. 마이크로프로세서 130은 본 발명에 따른 메모리장치의 각 구성요소들과 어드레스버스, 데이터버스 및 컨트롤버스로 연결되어 그들의 전반적인 동작을 제어한다. 또한 마이크로프로세서 130은 다수의 플래쉬메모리들 191,192로부터 제공되는 인터럽트신호 INTR을 입력받는다. N-VRAM 140은 DMA제어기 120 및 마이크로프로세서 130에 의해 제어되어 SCSI접속소자 110으로부터 인가되는 데이터를 저장하였다가 다수의 플래쉬메모리들 191,192로 넘겨주는 통로역할을 하며, 또한 플래쉬메모리 191,192로부터 읽혀진 데이터를 저장하였다가 SCSI접속소자 110으로 넘겨주는 통로역할을 한다. ROM 150은 본 발명에 따른 메모리장치의 전반적인 동작을 위한 프로그램을 저장하고 있으며, 마이크로프로세서 130에 의해 제어되며 어드레스 디코더 160에 의해 디코딩된 결과를 입력받는다. 어드레스디코더 160은 어드레스버스를 통해 전달되는 어드레스를 입력하여 디코딩한 후 이 디코딩된 결과를 SCSI접속소자 110과, ROM 150과, 플래쉬메모리 제어회로 180으로 전달한다. 플래쉬메모리 제어회로 180은 어드레스 디코더 160으로부터 인가되는 플래쉬메모리제어회로선택신호 /FMCSEL에 응답하여 동작되어 데이터버스상에서 제공되는 데이터를 어드레스버스상에서 제공되는 어드레스가 나타내는 플래쉬메모리의 위치에 쓰는 동작을 제어하거나, 플래쉬메모리의 해당 위치에 쓰여진 데이터를 읽는 동작을 제어한다. 리셋신호발생기 170은 플래쉬메모리 제어회로 180을 리셋시키기 위한 리셋신호 /RST를 발생한다. 다수의 플래쉬메모리들 191,192는 일반적인 메모리와는 달리 데이터 대한 페이지 단위 쓰기/읽기 동작을 가능하게 하며, 블록단위 지우기를 가능하게 하는 기억매체로서 대용량의 데이터를 저장할 수 있는 능력을 갖는다.

상기에서 본 발명의 일실시예에 따른 메모리장치는 페이지 단위가 512바이트(byte)이고, 블록단위는 8킬로바이트(Kbyte)이고, 전체 용량이 4메가바이트(Mbyte)인 플래쉬메모리가 16개(플래쉬#0 191, … , 플래쉬#15 192)인 경우를 예로 하고 있음에 유의하여야 한다. 각 플래쉬메모리 191,192는 플래쉬메모리 동작에 필요한 각종 신호들을 플래쉬메모리 제어회로 180으로부터 인가받는다. 즉, 플래쉬메모리 191,192는 칩 입력신호 /CE와, 쓰기가능 입력신호 /WE와, 읽기가능 입력신호 /RE와, 명령래치가능 입력신호 CLE와, 어드레스래치가능 입력신호 ALE을 플래쉬메모리 제어회로 180으로부터 입력받는다. 또한 각 플래쉬메모리 191,192는 입출력(I/O) 포트로 데이터버스상의 데이터를 입력받거나 출력을 위한 데이터를 데이터버스상으로 출력한다. 그리고 또한 각 플래쉬메모리 191,192는 플래쉬메모리가 내부 동작(대기(준비)[Ready]/비지[Busy])중임을 나타내는 R/(/B)신호를 출력한다. 이때 각 플래쉬메모리 191,192의 R/(/B)신호 출력단은 저항(R)을 통해 5V가 인가되므로, 모든 R/(/B)신호는 풀업(pull-up)된 다음 마이크로프로세서 130에 인터럽트신호 INTR로서 인가된다. 상기 신호들 /CE, /RE, /WE는 "로우"레벨에서 해당하는 플래쉬메모리를 액티브시키는 액티브로우(active low)신호이고, CLE, ALE는 "하이"레벨에서 해당하는 플래쉬메모리를 액티브시키는 액티브하이(active high)신호이다. 상기 R/(/B)신호가 "하이"레벨인 경우 해당하는 플래쉬메모리는 준비상태이며, "로우"레벨인 경우 해당하는 플래쉬메모리는 비지상태이다.

도 2는 도 1에 도시된 플래쉬메모리 제어회로 180의 구성을 보다 구체적으로 보여주는 도면으로, 래치 181과, 디코더 182와, 플립플롭 183과, 인버터들 184,187과, 카운터 185와, 논리곱게이트들 186,188,189로 이루어진다.

도 2를 참조하면, 래치 181은 어드레스(A0∼A3)와 데이터(D31)를 입력하여 I단자로 인가되는 디코더 182의 DO0출력에 따라 래치한 후 16비트의 데이터 (/O0∼/O15)를 출력한다. 이때 출력되는 16비트의 데이터는 반전되어 플래쉬메모리 제어회로 180의 출력인 /FL0∼/FL15로서 출력된다. 그리고 래치 181은 리셋신호발생기 170으로부터 제공되는 리셋신호 /RST의 반전신호를 자신의 /RST단자로 입력하고, 그 입력에 응답하여 리셋된다. 디코더 182는 어드레스(A4∼A6)를 DIO∼DI2단자로 입력하여 디코딩한 후 그 디코딩된 결과를 DO0∼DO7단자로 출력하는 3-to-8디코더이다. 이때 디코더 182의 디코딩동작은 /EN단자로 인가되는 플래쉬메모리제어회로선택신호 /FMCSEL의 반전 신호에 응답하여 이루어진다. 그리고 디코더 182의 DO0출력은 래치 181의 I단자로 인가되고, DO1출력은 플립플롭 183의 /PRN단자로 인가되고, DO3출력은 반전된 후 플립플롭 183의 CLK단자로 인가된다. 상기 디코더 182의 DO4출력은 인버터 187의 입력으로 인가되고, DO5출력은 논리곱게이트 188 및 논리곱게이트 189의 각 A단자로 인가된다. 플립플롭 183은 디코더 182의 D03의 반전출력을 CLK단자로 입력하여 이 입력되는 신호에 대응하는 출력을 Q단자를 통해 ALE신호로서 출력한다. 이때 플립플롭 183은 /PRN단자로 인가되는 디코더 182의 D01 출력에 응답하여 프리세트(preset)되며, 리셋신호발생기 170으로부터 발생된 후 반전되어 /CL단자로 인가되는 /RST신호에 응답하여 클리어(clear)된다. 상기 /RST신호는 반전된 후 래치 181의 /RST단으로 리셋신호로서 또한 인가된다.

인버터 184는 상기 플래쉬메모리제어회로선택신호 /FMCSEL의 반전신호를 입력하여 그 결과를 카운터 185로 인가한다. 카운터 185는 상기 인버터 184의 출력을 CE단자로 인가받아 카운팅동작을 수행한다. 즉, 카운터 185는 CE단자로 인버터 184의 출력이 인가될 시 마이크로프로세서 130으로부터 제공되는 클럭(예: 25MHz)에 따라 카운팅동작을 수행하고, 그 카운팅결과를 Q0,Q1단자로 출력한다. 논리곱게이트 186은 카운터 185의 Q1단자를 통한 출력의 반전결과를 A단자로 입력하고, Q0단자를 통한 출력을 B단자로 입력하여 논리곱연산한 후 그 연산결과를 Z단자로 출력한다. 인버터 187은 디코더 182의 D04출력을 입력하여 CLE신호로서 출력한다. 논리곱게이트 188은 A단자로 디코더 182의 DO5출력을 입력하고, B단자로 R/(/B)신호를 입력하고, C단자로 논리곱게이트 186의 출력을 입력하여 논리곱연산한 후 그 연산결과를 Z단자를 통해 /RE신호로서 출력한다. 논리곱게이트 189는 A단자로 디코더 182의 DO5출력을 입력하고, B단자로 R/(/B)신호의 반전신호를 입력하고, C단자로 논리곱게이트 186의 출력을 입력하여 논리곱연산한 후 그 연산결과를 Z단자를 통해 /WE신호로서 출력한다. 즉, 상기 논리곱게이트 186은 카운터 185에 의한 카운팅 결과에 따른 값들을 입력하여 논리곱 연산한다. 상기 논리곱게이트 188은 상기 디코더 182에 의한 디코딩 결과값들중의 어느 한 값인 D05와 상기 논리곱게이트 186의 연산 결과를 적어도 입력하여 읽기가능 입력신호 /RE를 출력한다. 상기 논리곱게이트 189는 상기 디코더 182에 의한 디코딩 결과값들중의 어느 한 값인 D05와 상기 논리곱게이트 186의 연산 결과를 적어도 입력하여 쓰기가능 입력신호 /WE를 출력한다.

상기와 같이 구성되는 플래쉬메모리 제어회로 180으로부터 발생되는 신호들은 전술한 바와 같이 플래쉬메모리 191,192의 칩 입력신호 /CE와, 쓰기가능 입력신호 /WE와, 읽기가능 입력신호 /RE와, 명령래치가능 입력신호 CLE와, 어드레스래치가능 입력신호 ALE로서 제공된다.

도 1을 다시 참조하면, 본 발명에 따른 메모리장치와 시스템간의 접속은 SCSI접속소자 110을 통해 이루어진다. 시스템에서 메모리장치로 저장하기 위한 데이터를 보내면 이 데이터는 SCSI접속소자 110을 거쳐 DMA제어기 120에 의해 N-VRAM 140에 이르게 된다. 상기 N-VRAM 140에 도달한 데이터는 플래쉬메모리 제어회로 180에서 발생된 신호들에 의해 플래쉬메모리 191,192에 저장된다.

반대로 플래쉬메모리 191,192에 저장되어 있는 데이터는 플래쉬메모리 제어회로 180에서 발생된 신호들에 의해 N-VRAM 140으로 읽혀진다. 이 읽혀진 데이터는 다시 DMA제어기 120의 제어에 의해 SCSI접속소자 110에 이르게 되고, 이 소자를 거쳐 시스템에 도달하게 된다.

이러한 동작을 위한 플래쉬메모리 제어회로 180은 도 1에 도시된 마이크로프로세서 130과 DMA제어기 120에 의해 제어된다. 하기의 <표 1>은 마이크로프로세서 130과 DMA제어기 120에 의해 제어되는 플래쉬메모리 제어회로 180의 어드레스 맵을 보여준다.

어드레스	내 용
FBASE0 ∼ FBASE+15	/FL0 ∼ /FL15
FBASE+16	ALE신호를 '1'로
FBASE+32	ALE신호를 '1'로 유지
FBASE+48	ALE신호가 '0'으로 떨어짐
FBASE+64	명령래치사이클 (CLE)
FBASE+80	데이터 쓰기, 읽기 사이클

상기 <표 1>에서 FBASE는 플래쉬메모리 제어회로 180가 선택될 수 있는 베이스 어드레스를 나타내며, 각 주소에 나타난 포트를 액세스하여 여러 신호를 만들어 냄으로써 다수의 플래쉬메모리들 191,192에 데이터를 쓰기, 읽기, 지우기의 동작이 수행된다.

다수의 플래쉬메모리들 191,192는 칩선택 입력신호 /CE, 쓰기가능 입력신호 /WE, 읽기가능 입력신호 /RE, 명령래치가능 입력신호 CLE, 어드레스래치가능 입력신호 ALE를 위한 핀과, 플래쉬메모리가 내부 동작중임을 나타내는 준비/비지신호를 위한 핀 R/(/B)과, 어드레스데이터와 각종 명령데이터와 실제 입/출력 데이터의 통로가 되는 8비트의 I/O핀을 가지고 있다. 16개의 플래쉬메모리 191,192로부터 출력되는 R/(/B)신호는 모두 묶여서 풀업된 다음 마이크로프로세서 130에 인터럽트 입력신호 INTR로서 입력된다.

다수의 플래쉬메모리들 191,192에서 페이지단위 읽기 동작은 도 3에 도시된 바와 같은 흐름에 따라 수행되며, 도 4는 이때의 동작타이밍을 보여준다. 다수의 플래쉬메모리 191, 192에서의 페이지단위 쓰기 동작은 도 5에 도시된 바와 같은 흐름에 따라 수행되며, 도 6은 이때의 동작타이밍을 보여준다. 다수의 플래쉬메모리들 191,192에서 블록지우기 동작은 도 7에 도시된 바와 같은 흐름에 따라 수행되며, 도 8은 이때의 동작타이밍을 보여준다. 이러한 다수의 플래쉬메모리들 191,192에서의 페이지단위 읽기 동작, 쓰기 동작 및 볼록지우기 동작은 전술한 바와 같이 플래쉬메모리 제어회로 180에 의해 제어되어 수행된다.

도 3 및 도 4를 참조하면, 페이지단위 읽기 동작은 301단계에서 플래쉬메모리를 선택하는 동작으로부터 시작된다. 예를 들어, 플래쉬메모리#3을 선택하는 경우 베이스 어드레스 FBASE+2는 '00H'가 될 것이다. 302단계에서는 FBASE+64를 '00H'로 함으로써 읽기 명령을 래치시킨다. 303단계에서는 FBASE+16을 A[0∼7]로 하여 어드레스를 래치시키고, FBASE+32을 A[8∼15]로 하여 어드레스를 래치시키고, FBASE+48을 A[16∼21]로 하여 어드레스를 래치시킨다. 상기 303단계를 수행한 후에는 304단계에서 R/(/B)신호가 '0'에서 '1'로 되기까지 기다린다. 즉, 마이크로프로세서 130이 인터럽트신호 INTR을 감지할 때까지 대기한다. R/(/B)신호가 '0'에서 '1'로 변환된 후에 305단계에서는 DMA제어기 120을 이용하여 한 페이지(512바이트)의 데이터를 읽어낸다. 구체적으로 말하면, DMA제어기 120을 이용하여 FBASE+80번지에서 512번 데이터를 읽어낸다. 데이터를 읽은 후에는 306단계에서 FBASE+2를 'FFH'로 함으로써 선택된 플래쉬메모리를 해제시킨다.

도 5 및 도 6을 참조하면, 페이지단위 쓰기 동작은 501단계에서 플래쉬메모리를 선택하는 동작으로부터 시작된다. 예를 들어, 플래쉬메모리#3을 선택하는 경우 베이스 어드레스 FBASE+2는 '00H'가 될 것이다. 502단계에서는 FBASE+64를 '80H'로 함으로써 직렬데이터 입력명령을 래치시킨다. 503단계에서는 FBASE+16을 A[0∼7]로 하여 어드레스를 래치시키고, FBASE+32를 A[8∼15]로 하여 어드레스를 래치시키고, FBASE+48을 A[16∼21]로 하여 어드레스를 래치시킨다. 상기 503단계를 수행한 후에는 504단계에서 DMA제어기 120을 이용하여 한 페이지(512바이트)의 데이터를 다수의 플래쉬메모리들 191,192에 입력시킨다. 즉, FBASE+80번지에 데이터를 512번 쓴다. 505단계에서는 FBASE+64를 '10H'로 하여 프로그램명령을 래치한다. 506단계에서 R/(/B)신호가 '0'에서 '1'로 될 때까지 기다린다. 즉, 마이크로프로세서 130이 인터럽트신호 INTR을 감지할 때까지 대기한다. R/(/B)신호가 '0'에서 '1'로 변환된 후에 507단계에서 FBASE+64를 '70H'로 하여 상태읽기 명령을 래치시키고, 508단계에서 FBASE+80번지를 읽음으로써 상태바이트를 읽는다. 이때 LSB가 '0'이면 동작은 정상이고, 그렇지 않으면 오류인 것으로 판명된다. 상태바이트를 읽은 후에는 509단계에서 FBASE+2를 'FFH'로 함으로써 이전에 선택된 플래쉬메모리를 해제시킨다.

도 7 및 도 8을 참조하면, 블록지우기 동작은 701단계에서 플래쉬메모리를 선택하는 동작으로부터 시작된다. 예를 들어, 플래쉬메모리#3을 선택하는 경우 베이스 어드레스 FBASE+2는 '00H'가 될 것이다. 702단계에서는 FBASE+64를 '60H'로 함으로써 블록지우기 셋업명령을 래치시킨다. 703단계에서는 FBASE+16을 A[8∼15]로 하여 어드레스를 래치시키고, FBASE+48을 A[16∼21]로 하여 어드레스를 래치시킨다. 상기 703단계를 수행한 후에는 704단계에서 FBASE+64를 'DOH'로 하여 지우기 명령을 래치시킨다. 705단계에서는 R/(/B)신호가 '0'에서 '1'로 될 때까지 기다린다. 즉, 마이크로프로세서 130이 인터럽트신호 INTR을 감지할 때까지 대기한다. R/(/B)신호가 '0'에서 '1'로 변환된 후에 706단계에서는 FBASE+64를 '70H'로 하여 상태읽기 명령을 래치시키고, 707단계에서 FBASE+80번지를 읽음으로써 상태바이트를 읽는다. 이때 LSB가 '0'이면 동작은 정상이고, 그렇지 않으면 오류인 것으로 판명된다. 상태바이트를 읽은 후에는 708단계에서 FBASE+2를 'FFH'로 함으로써 이전에 선택된 플래쉬메모리를 해제시킨다.

요약하면, 본 발명에 따른 메모리장치는 플래쉬메모리를 이용하고 있으며, 이 플래쉬메모리에 입출력되는 데이터를 플래쉬메모리 제어회로를 이용함으로써 페이지단위의 쓰기, 읽기 및 블록단위의 지우기 동작을 가능하게 한다.

상술한 바와 같이 본 발명은 사설교환기 시스템 등에서 보조 기억장치로 이용되던 하드디스크를 플래쉬메모리로 대체함으로써 데이터를 처리하기 위한 보조 기억장치를 소량화 및 경량화시키는 이점이 있다. 또한 기계적인 장치가 전자적인 부품으로 교체함으로써 동작의 신뢰성을 향상시킬 수 있고, 장치의 수명을 더욱 길게 할 수 있으며, 동작시간을 획기적으로 줄일 수 있는 이점이 있다.

한편 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도내에서 여러가지 변형이 가능함은 물론이다. 예를 들어, 본 발명의 구체적인 실시예에서는 사설교환기 시스템에 SCSI방식으로 접속되는 메모리장치를 예로 하여 설명하였으나, 본 발명에 따른 메모리장치는 SCSI방식으로 보조 기억장치를 접속하는 다른 여러 시스템들에 대용량의 보조 기억장치로서 이용될 수 있다. 그러므로 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 않되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.

Claims

대용량 데이터를 제공하는 시스템에 사용하기 위한 메모리장치에 있어서:

상기 시스템과의 소형컴퓨터시스템인터페이스(SCSI)방식으로 접속되는 접속소자와;

다수의 플래쉬메모리들과;

상기 접속소자와 상기 플래쉬메모리들의 사이에 접속되고, 이들간의 데이터 억세스 및 전송을 제어하는 직접메모리억세스(DMA) 제어기와;

상기 직접메모리억세스 제어기에 의해 제어되어 입력되는 데이터가 페이지단위로 상기 플래쉬메모리들에 쓰여지도록 제어하고, 상기 플래쉬메모리들에 쓰여진 데이터가 상기 직접메모리억세스 제어기에 의해 제어되어 출력될 시 페이지단위로 읽혀지도록 제어하고, 상기 플래쉬메모리에 쓰여진 데이터가 블록단위로 지워지도록 제어하는 플래쉬메모리 제어회로와;

어드레스 버스를 통해 수신된 어드레스신호를 디코딩하고, 이 디코딩된 신호를 선택신호로서 상기 접속소자와 상기 플래쉬메모리 제어회로중의 적어도 하나로 출력하는 어드레스 디코더를 포함하여 이루어지며;

상기 플래쉬메모리 제어회로는;

상기 선택신호에 응답하여 어드레스 버스상의 어드레스신호들을 디코딩하고 디코딩된 신호들을 출력하는 디코더와,

어드레스 버스상의 어드레스신호들과 데이터버스상의 데이터신호를 입력하여 래치하고 상기 다수의 플래쉬메모리들중 해당하는 플래쉬메모리를 인에이블시키기 위한 칩 입력신호로서 출력하는 래치와,

상기 선택신호의 반전 신호에 응답하여 카운팅 동작을 수행하고 이 카운팅 결과를 출력하는 카운터와,

상기 카운팅결과를 입력하여 소정 논리연산하고, 상기 다수의 플래쉬메모리들중 해당하는 플래쉬메모리를 읽기동작 및 쓰기동작을 인에이블시키기 위한 읽기가능 입력신호 및 쓰기가능 입력신호를 생성하는 논리연산회로를 포함함을 특징으로 하는 메모리장치.
제1항에 있어서, 상기 래치를 리셋시키기 위한 리셋신호를 생성하는 리셋신호 발생기를 더 포함함을 특징으로 하는 메모리장치.
제1항에 있어서, 상기 접속소자와 상기 다수의 플래쉬메모리들의 사이에 접속되고, 이들간에 전송되는 데이터를 일시적으로 저장하는 메모리를 더 포함함을 특징으로 하는 메모리장치.
제3항에 있어서, 상기 메모리는 비휘발성램(NVRAM)임을 특징으로 하는 메모리장치.
제1항에 있어서, 상기 어드레스 디코더와 상기 카운터의 사이에 접속되고, 상기 선택신호를 반전시켜 상기 카운터로 입력하는 인버터를 더 포함함을 특징으로 하는 메모리장치.
제1항에 있어서, 상기 논리연산회로는,

상기 카운터에 의한 카운팅 결과에 따른 값들을 입력하여 논리곱 연산하는 제1논리곱게이트와,

상기 디코더에 의한 디코딩 결과값들중의 어느 한 값과 상기 제1논리곱게이트의 연산 결과를 적어도 입력하여 상기 읽기가능 입력신호를 출력하는 제2논리곱게이트와,

상기 디코더에 의한 디코딩 결과값들중의 어느 한 값과 상기 제1논리곱게이트의 연산 결과를 적어도 입력하여 상기 쓰기가능 입력신호를 출력하는 제3논리곱게이트를 포함함을 특징으로 하는 메모리장치.