[go: up one dir, main page]

KR101128172B1 - 컴퓨터 시스템의 스토리지 제어장치 및 방법 - Google Patents

컴퓨터 시스템의 스토리지 제어장치 및 방법 Download PDF

Info

Publication number
KR101128172B1
KR101128172B1 KR1020060025596A KR20060025596A KR101128172B1 KR 101128172 B1 KR101128172 B1 KR 101128172B1 KR 1020060025596 A KR1020060025596 A KR 1020060025596A KR 20060025596 A KR20060025596 A KR 20060025596A KR 101128172 B1 KR101128172 B1 KR 101128172B1
Authority
KR
South Korea
Prior art keywords
flash memory
storage
memory
power
computer system
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020060025596A
Other languages
English (en)
Other versions
KR20070096182A (ko
Inventor
손성호
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020060025596A priority Critical patent/KR101128172B1/ko
Priority to US11/689,129 priority patent/US8024508B2/en
Publication of KR20070096182A publication Critical patent/KR20070096182A/ko
Application granted granted Critical
Publication of KR101128172B1 publication Critical patent/KR101128172B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/0001—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings specially adapted for lighting devices or systems
    • G02B6/0011—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings specially adapted for lighting devices or systems the light guides being planar or of plate-like form
    • G02B6/0033—Means for improving the coupling-out of light from the light guide
    • G02B6/005—Means for improving the coupling-out of light from the light guide provided by one optical element, or plurality thereof, placed on the light output side of the light guide
    • G02B6/0051—Diffusing sheet or layer
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B5/00—Optical elements other than lenses
    • G02B5/02—Diffusing elements; Afocal elements
    • G02B5/0205—Diffusing elements; Afocal elements characterised by the diffusing properties
    • G02B5/021—Diffusing elements; Afocal elements characterised by the diffusing properties the diffusion taking place at the element's surface, e.g. by means of surface roughening or microprismatic structures
    • G02B5/0231—Diffusing elements; Afocal elements characterised by the diffusing properties the diffusion taking place at the element's surface, e.g. by means of surface roughening or microprismatic structures the surface having microprismatic or micropyramidal shape
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B5/00—Optical elements other than lenses
    • G02B5/04—Prisms
    • G02B5/045—Prism arrays
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/0001—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings specially adapted for lighting devices or systems
    • G02B6/0011—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings specially adapted for lighting devices or systems the light guides being planar or of plate-like form
    • G02B6/0013—Means for improving the coupling-in of light from the light source into the light guide
    • G02B6/0023—Means for improving the coupling-in of light from the light source into the light guide provided by one optical element, or plurality thereof, placed between the light guide and the light source, or around the light source
    • G02B6/0025—Diffusing sheet or layer; Prismatic sheet or layer
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/0001—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings specially adapted for lighting devices or systems
    • G02B6/0011—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings specially adapted for lighting devices or systems the light guides being planar or of plate-like form
    • G02B6/0013—Means for improving the coupling-in of light from the light source into the light guide
    • G02B6/0023—Means for improving the coupling-in of light from the light source into the light guide provided by one optical element, or plurality thereof, placed between the light guide and the light source, or around the light source
    • G02B6/0031—Reflecting element, sheet or layer
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/0001—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings specially adapted for lighting devices or systems
    • G02B6/0011—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings specially adapted for lighting devices or systems the light guides being planar or of plate-like form
    • G02B6/0033—Means for improving the coupling-out of light from the light guide
    • G02B6/005—Means for improving the coupling-out of light from the light guide provided by one optical element, or plurality thereof, placed on the light output side of the light guide
    • G02B6/0053—Prismatic sheet or layer; Brightness enhancement element, sheet or layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/1336—Illuminating devices
    • G02F1/133602—Direct backlight
    • G02F1/133606—Direct backlight including a specially adapted diffusing, scattering or light controlling members

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Power Sources (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

본 발명은 컴퓨터 시스템의 스토리지(storage) 제어장치와 그 방법에 관한 것이다.
본 발명은 컴퓨터 시스템의 하드 디스크 드라이브(HDD) 인터페이스 컨트롤수단; 플래쉬 메모리 기반의 스토리지; 상기 HDD 인터페이스 컨트롤수단으로부터 플래쉬 메모리의 액세스를 위한 메모리 인터페이스 컨트롤 수단; 을 포함하고, 상기 플래쉬 메모리 기반의 스토리지는 복수개의 영역별로 그룹화된 구조이고, 그룹화된 각각의 영역별로 전원을 제어하는 수단을 더 포함하는 것을 특징으로 한다.
컴퓨터, 스토리지, 플래쉬 메모리, 인터페이스

Description

컴퓨터 시스템의 스토리지 제어장치 및 방법{STORAGE CONTROLLER FOR COMPUTER SYSTEM}
도1은 HDD(Hard Disk Drive) 기반의 컴퓨터 시스템 스토리지 장치의 블럭도
도2는 본 발명에 따른 컴퓨터 시스템의 스토리지 제어장치의 블럭도
도3은 본 발명의 제 1 실시예에 따른 컴퓨터 시스템의 스토리지 제어장치의 블럭도
도4는 본 발명의 제 2 실시예에 따른 컴퓨터 시스템의 스토리지 제어장치의 블럭도
도5는 본 발명의 실시예에 따른 스토리지 전원 제어장치의 블럭도
도6은 본 발명의 실시예에 따른 스토리지 전원 제어장치에서 섹터(Sector)의 개요를 나타낸 도면
도7은 본 발명의 실시예에 따른 스토리지 전원 제어장치에서 스토리지 파티션(storage partition)의 개요를 나타낸 도면
도8은 본 발명의 실시예에 따른 스토리지 제어방법의 플로우차트
본 발명은 컴퓨터 시스템의 스토리지(storage) 제어장치와 그 방법에 관한 것이다.
일반적으로 퍼스널 컴퓨터(PC) 및 노트북 컴퓨터는 대용량 저장장치로 HDD(Hard Disk Drive)를 구비하고 있다. 통상, HDD는 디스크를 구동하기 위해서 전력소비가 크고 소음을 유발한다.
도1은 HDD(Hard Disk Drive) 기반의 컴퓨터 시스템 스토리지 장치의 구성을 나타낸 도면이다. 도1에 나타낸 바와 같이 일반적인 HDD 기반의 컴퓨터 시스템 스토리지 장치에서는 프로세서(CPU)(110), GMCH(Graphic/Memory Control)(120), 메모리(Memory)(130), ICH(Input/Output Control Hub)(140), HDD(150)를 포함한다. 이와 같이 컴퓨터 시스템에 채용되고 있는 HDD는 HDD 인터페이스(SATA, PATA)를 이용해서 HDD에 데이터를 저장하거나 HDD에 저장된 데이터를 읽어낸다.
그렇지만 앞서 설명한 바와 같이 기존에 HDD를 기반으로 하는 컴퓨터 시스템에서 스토리지로 사용하는 HDD는 소음이 적지않고, 소비전력도 클 뿐만 아니라 발열의 문제도 함께 발생하고 있다.
본 발명은 반도체 메모리를 기반으로 하는 컴퓨터 시스템의 스토리지 시스템을 제공한다.
본 발명은 플래쉬 메모리와 SATA 및 PATA 인터페이스를 구현하는 로직(logic)을 이용하여 플래쉬 메모리를 HDD와 같은 기능을 수행하도록 한 컴퓨터 시스템의 스토리지 장치와 그 제어방법을 제공한다.
본 발명은 플래쉬 메모리(Flash Memory)를 기반으로 하여 컴퓨터의 스토리지 장치를 구현하며, 메모리 영역을 논리적으로 혹은 물리적인 영역으로 분할하고, 분할된 각각의 영역별로 전원 제어를 수행함으로써 효율적인 전력 제어 및, 절전을 기할 수 있도록 한 컴퓨터 시스템의 스토리지 제어장치와 그 제어방법을 제공한다.
상기 목적을 달성하기 위한 본 발명에 따른 컴퓨터 시스템의 스토리지 제어장치는, 컴퓨터 시스템의 하드 디스크 드라이브(HDD) 인터페이스 컨트롤수단; 플래쉬 메모리 기반의 스토리지; 상기 HDD 인터페이스 컨트롤수단으로부터 플래쉬 메모리의 액세스를 위한 메모리 인터페이스 컨트롤 수단; 을 포함하는 것을 특징으로 한다.
또한 상기 목적을 달성하기 위한 본 발명에 따른 컴퓨터 시스템의 스토리지 제어장치는, 컴퓨터 시스템의 하드 디스크 드라이브(HDD) 인터페이스 컨트롤수단; 플래쉬 메모리 기반의 스토리지; 상기 HDD 인터페이스 컨트롤수단으로부터 플래쉬 메모리의 액세스를 위한 메모리 인터페이스 컨트롤 수단; 을 포함하고, 상기 플래쉬 메모리 기반의 스토리지는 복수개의 영역별로 그룹화된 구조이고, 그룹화된 각각의 영역별로 전원을 제어하는 수단을 더 포함하는 것을 특징으로 한다.
또한 상기 목적을 달성하기 위한 본 발명에 따른 컴퓨터 시스템의 스토리지 제어방법은, 복수개의 영역별로 그룹화하여 메모리 영역이 구분되는 플래쉬 메모리 기반의 스토리지를 구비한 컴퓨터 시스템에서 상기 메모리의 제어를 수행하는 방법으로서, 플래쉬 메모리의 액세스 여부를 판별하는 단계; 상기 판별 결과에 따라, 상기 그룹화된 메모리 영역 각각의 전원을 제어하는 단계; 를 포함하는 것을 특징으로 한다.
또한 본 발명에서, 상기 HDD 인터페이스 컨트롤수단과 메모리 인터페이스 컨트롤 수단은 PCI 인터페이스(PCI Express 4x Interface)를 기반으로 하는 것을 특징으로 한다.
또한 본 발명에서 상기 플래쉬 메모리 기반의 스토리지는 블럭(Block)별로 구분하여 컨트롤하거나, 상기 플래쉬 메모리 기반의 스토리지는 물리적이거나 논리적인 파티션(Partion)으로 구분하여 컨트롤하거나, 섹터(Sector)로 구분하여 컨트롤하는 것을 특징으로 한다.
또한 본 발명에서, 상기 그룹화된 각각의 메모리 영역에 대하여 소정 시간 동안 액세스가 없으면 자동으로 해당 영역의 전원을 차단하여 절전 모드로 이행하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예에 따른 컴퓨터 시스템 스토리지 제어장치를 설명한다.
도2는 본 발명에 따른 컴퓨터 시스템의 스토리지 제어장치의 구성을 보여준다. 제 1 인터페이스부(210)는 칩셋(Chipset)의 PATA 또는 SATA 인터페이스이며, 플래쉬 메모리부(220)와 제 1 인터페이스부(210) 사이에 제 2 인터페이스부(230)를 구비하였다. 제 2 인터페이스부(230)는 제 1 인터페이스부(210)로부터 플래쉬 메모리부(220) 간의 인터페이스 및 컨트롤러로서 플래쉬 메모리부(220)를 HDD 처럼 사용할 수 있는 기반을 제공하게 된다.
도3은 본 발명의 제 1 실시예에 따른 컴퓨터 시스템의 스토리지 제어장치의 구성을 보여준다. 제 1 인터페이스부(310)는 시스템 측의 인터페이스로서 플래쉬 메모리를 HDD처럼 사용하기 위한 HDD 인터페이스이다. 제 2 인터페이스부(321,322,323)는 플래쉬 메모리 인터페이스 컨트롤러이다. 각각의 플래쉬 메모리 인터페이스 컨트롤러는 플래쉬 메모리부(330,340,350)를 컨트롤하여 데이터 리드/라이트가 이루어지게 된다. 여기서는 플래쉬 메모리부를 복수개의 메모리 영역으로 구분하여 컨트롤하는 예를 보여주고 있다. 예를 들면 플래쉬 메모리부(330,340,350)를 각각 파티션(Partition)으로 분할하고, 각각의 파티션마다 제 1 인터페이스부(310)에서 전원 제어신호를 주어 액세스(access)하지 않는 파티션에 대해서는 전원 공급을 중단시킴으로써 절전 제어가 이루어지도록 한다. 각각의 파티션은 물리적이거나 혹은 논리적인 파티션이 될 수도 있다. 다른 의미로서 메모리 영역을 각각의 메모리 블록(Memory Block) 단위로 분할하고, 각각의 메모리 블록에 대하여 전원 제어신호를 주어서 액세스하지 않는 블록에 대해서는 전원 공급을 차단해 줌으로써 절전 제어가 이루어지도록 한다.
도4는 본 발명의 제 2 실시예에 따른 컴퓨터 시스템의 스토리지 제어장치의 블럭도
시스템부(System)(410)와 스토리지부(Storage)(450) 간의 인터페이스에 대해서 나타내었다. 시스템부(410)는 프로세서(CPU)(420), 메모리(Memory)(430), 컨트롤러(440)를 포함한다. 스토리지부(450)는 컨트롤러(460)와 플래쉬 메모리(471~474)를 포함한다. 컨트롤러(440,460) 간에는 예를 들면 PCI 기반의 인터페이 스(PCI Express Interface)를 이용하여 데이터 리드(Read)/라이트(Write)가 이루어지게 된다. 스토리지 컨트롤러(460)는 병렬 인터페이스(Parallel Interface)를 기반으로 플래쉬 메모리(471~474)가 제어된다.
프로세서(CPU)(420) 측의 컨트롤러(440)와 스토리지 컨트롤러(460) 사이의 인터페이스로 최대 약 1.8GB/sec인 PCI Express 4x Bus로 구성하였고, 스토리지측의 플래쉬 메모리 어레이 부분은 병렬 구성인 멀티비트(예: 64비트)로 구성함으로써 데이터 전송속도를 빠르게 구현하였다. 플래쉬 메모리 컨트롤러(460)는 컴퓨터의 호스트 장치와 플래쉬 메모리 장치 사이에 연결되어 호스트 장치로부터의 입출력 데이터를 플래쉬 메모리에 전달하고, 플래쉬 메모리로부터의 데이터를 호스트 장치로 전달한다.
앞서 설명한 도3 및 도4에 나타낸 스토리지 제어장치에 적용된 플래쉬 메모리는 N개의 블록(Block)으로 이루어져 있으며, 각각의 블록은 다시 N개의 페이지(page)로 이루어진다. 데이터의 기록이나 삭제, 읽기는 블록 단위로 이루어진다. 이를 위하여 상기 인터페이스 컨트롤러는 칩인에이블(CE), 리드인에이블(RE), 라이트인에이블(WE), 명령 래치 인에이블(CLE), 어드레스 래치 인에이블(ALE), 라이트 프로텍트(WP), 명령(Command), 전원(VCC,VSS) 등을 토대로 플래쉬 메모리의 어드레싱과 데이터 리드/라이트를 수행한다. 플래쉬 메모리의 드라이브와 데이터 리드/라이트 프로세스는 알려진 바와 같다.
도5는 본 발명의 실시예에 따른 스토리지 전원 제어장치의 구성을 보여준다. 도5에 나타낸 본 발명의 실시예에 따른 스토리지 전원 제어장치는 컨트롤 및 전원 생성부(Control Logic & Voltage Generator(510), 명령 레지스터(Command Register)(520), 스위치부(S/W FET)(530), 플래쉬 메모리부(NAND Flash ARRAY)(540), 입출력 버퍼 및 래치부(I/O Buffers & Latches)(550), 출력 드라이버(Output Driver)(560)를 포함한다.
컨트롤 및 전원 생성부(510)는 호스트로부터의 데이터 리드/라이트 컨트롤에 따라, 칩인에이블(CE), 리드인에이블(RE), 라이트인에이블(WE), 명령 래치 인에이블(CLE), 어드레스 래치 인에이블(ALE), 라이트 프로텍트(WP)를 토대로 플래쉬 메모리부(540)와 입출력 버퍼 및 래치부(550), 스위치부(530)를 제어하여 메모리 리드/라이트가 이루어지도록 한다. 명령 레지스터(520)는 호스트로부터의 데이터 리드/라이트 컨트롤에 따른 명령(Command)을 토대로 입출력 버퍼 및 래치부(550)를 제어하여 필요한 데이터의 리드/리이트가 이루어지도록 제어한다. 출력 드라이버(560)는 8비트의 입출력 포트(I/O 0~7)를 토대로 상기 입출력 버퍼 및 래치부(550)의 입출력 데이터를 구동한다.
각각의 플래쉬 메모리는 여러 개의 블록으로 구성되는데, 도5에서는 플래쉬 메모리부(540)에 대해서 스위치부(530)가 컨트롤러 및 전원 생성부(510)의 제어를 받아 전원(Power Supply)의 공급 여부를 제어하고 있다. 이를 위하여 컨트롤러 및 전원 생성부(510)에서 전원 인에이블/디스에이블 신호(Power Enable/Disable Signal)를 스위치부(530)에 인가한다. 상기 전원 제어신호에 의해서 스위치부(530)는 온(On) 또는 오프(Off)되는데, 인에이블의 경우에는 온되어 플래쉬 메모리부(540)에 전원(Power Supply)를 공급하고, 디스에이블의 경우에는 오프되어 플래쉬 메모리부(540)의 전원 공급을 차단해 준다.
이렇게 함으로써 각 블럭들마다 개별적인 전원 공급 또는 차단 제어가 가능하게 되고, 액세스하지 않는 블럭에 대해서는 전원을 차단함으로써 소비전력을 줄일 수 있게 된다.
도6은 본 발명의 실시예에 따른 스토리지 전원 제어장치에서 플래쉬 메모리를 영역별로 구분하는 하나의 예를 보인 도면이다. 여기서는 섹터의 개념을 도입하여 스위치부(610)가 N개의 블럭(BLOCK 1, BLOCK 2,...,BLOCK N)을 하나의 섹터(Sector)(620)로 하여 이 하나의 섹터에 대한 전원의 공급 또는 차단제어를 수행하는 경우를 보여주고 있다.
이는 기존에 HDD를 대체하여 사용될 대용량의 플래쉬 메모리 각각에 대해서 개별적으로 컨트롤하면 컨트롤 로직이 복잡해지고, 많은 수의 컨트롤 신호가 필요하기 때문에 이를 일정한 용량 단위의 블럭(Block)으로 묶어서 컨트롤하는 기법을 보여주는 것이다. 이렇게 하면 컨트롤 신호의 수를 줄일 수 있고, 일정한 용량으로 나누어진 파티션(partition) 단위로도 컨트롤이 가능해 진다.
도7은 본 발명의 실시예에 따른 스토리지 전원 제어장치에서 스토리지 파티션(storage partition)의 개요를 나타낸 도면이다. 디스에이블 컨트롤(Disable Control)(710), 레지스터 변환기(720), 스위치부(731,741,751) 및 플래쉬 메모리 섹터(732,742,752)와의 관계를 보여주고 있다. 여기서 제 1 스위치부(S/W1)(731) 및 제 2 스위치부(S/W2)(741)의 ID값을 '000'으로 설정해 주고 이를 하나의 C드라이브로 파티션하였으며, 제 3 스위치부(S/W3)(751)의 ID값을 '001'로 설정해 주고 이를 하나의 D드라이브로 파티션하였다.
디스에이블 컨트롤(Disable Contrl)(720)에 의해서 레지스터 변환기(720)가 ID값을 '000'값이나 '001'값으로 변환하여 해당 스위치부를 디스에이블(혹은 인에이블)시켜 줌으로써 해당 플래쉬 메모리 섹터에 공급되는 전원을 차단해 준다. 이렇게 하면 액세스하지 않는 드라이브(C 또는 D로 파티션된 드라이브)의 전원을 디스에이블시켜 주기 때문에 불필요한 전력 소비를 방지할 수 있게 된다.
도8은 본 발명의 실시예에 따른 스토리지 제어방법의 플로우차트이다. 시스템 부분(System Part)과 인터페이스 컨트롤러 부분(Interface Control Part), 메모리 컨트롤러 부분(Memory Controller Part)으로 나누어 스토리지 제어의 수순을 도식화하였다.
시스템 부분에서는 대기모드 전환 단계(S110), 대기모드 전환 해제 단계(S120), 호스트 리드/라이트(Host Read/Write) 단계(S130)의 스테이트(State)가 도식화되어 있다. 대기모드 전환은 플래쉬 메모리가 절전 모드로 들어가게 제어하는 명령이며, 대기모드 전환 해제는 플래쉬 메모리가 절전모드에서 데이터 액세스가 가능한 준비 모드(Ready Mode)로 전환하게 하는 명령이다.
인터페이스 컨트롤러 부분은 데이터 포맷(Data Format)의 변환 단계(S210)가 도식화되어 있는데, 이 단계는 호스트의 리드/라이트 단계(S130)에 의해서 플래쉬 메모리의 데이터 리드 혹은 라이트가 이루어질 때 해당 데이터 포맷을 변환해 주는 스테이트이다. 즉, PCI Express Bus 또는 PATA, SATA Bus를 통한 데이터 포맷을 플래쉬 메모리 인터페이스에 맞게 변환해 주는 단계이다.
호스트 리드/라이트 및 그 데이터 포맷 변환 스테이트를 거친 후 준비상태(Ready)를 검색하여 준비상태에 놓이지 않았다면 웨이크업 스테이트(S320)로 이행하고 플래쉬 메모리 절전 모드(Flash Memory Power Save Mode)(S330)로 이행한다. 여기서 웨이크업(Wake-up)은 절전모드에 있는 플래쉬 메모리를 준비상태(Ready State)로 전환하는 것으로, 앞서 설명한 스위치부를 온시켜 해당 블럭(또는 파티션)에 전원을 공급하도록 하는 것이다.
플래쉬 메모리 절전 모드(S330)는 대기 모드 전환 스테이트(S110)로부터 진행되기도 하며, 웨이크업 스테이트(S320)는 대기모드 전환 해제 스테이트(S120)로부터 진행되기도 한다. 플래쉬 메모리 절전모드는 각각의 플래쉬 메모리 섹터 또는 블럭에 공급되는 전원을 차단하여 절전할 수 있도록 하는 상태이다.
준비상태에 놓였다면 해당 스테이트(Ready State)(S340)로 이행한다. 이 때 카운터(Counter State)(S350)를 구동하여 일정한 시간 동안 플래쉬 메모리 액세스가 없는 경우 자동으로 절전모드(S330)로 이행하도록 제어한다.
만약 플래쉬 메모리 액세스가 이루어진다면 해당 어드레스의 변환 단계(S351)를 거치고, 그 어드레스가 유효한 어드레스인지를 판별한다(S352). 어드레스가 유효하지 않다면 어드레스 변환단계(S351)로 리턴하고, 어드레스가 유효하다면 해당 섹터(Sector)를 선택한다(S361). 다음에는 해당 블럭(Block)을 선택하고(S362), 선택된 블럭에 대한 어드레싱을 토대로 데이터의 리드/라이트(Read/Write)를 수행한 후 종료한다(S370, S380).
본 발명은 부피가 크고 소음과 발열이 문제가 되며, 진동/충격에 약한 HDD를 대신하여 상대적으로 부피가 작고, 소음이 없고 발열 문제가 적을 뿐만 아니라 진동이나 충격에 강한 플래쉬 메모리를 컴퓨터 시스템의 대용량 스토리지 장치로 사용할 수 있는 기반을 제공한다.
또한 본 발명에 따르면 PCI 인터페이스를 통하여 호스트와 스토리지 간의 빠른 데이터 전송을 보장하며, 이에 따른 컴퓨터 시스템 속도 향상이 가능하게 한다.
또한 본 발명에 따르면 각각의 플래쉬 메모리를 영역(Block 또는 Partition)별로 구분하고, 각각의 영역별로 전원의 공급과 차단을 독립적으로 제어함으로써, 액세스하지 않는 메모리에 대한 불필요한 전원 공급을 방지함과 함께, 낮은 소비전력의 컴퓨터 시스템 제공을 가능하게 한다.

Claims (15)

  1. 컴퓨터 시스템의 하드 디스크 드라이브(HDD) 인터페이스 컨트롤수단;
    메모리 영역별로 그룹화된 플래쉬 메모리 기반의 스토리지; 및
    상기 HDD 인터페이스 컨트롤수단으로부터 플래쉬 메모리의 액세스를 위한 메모리 인터페이스 컨트롤 수단을 포함하고,
    상기 메모리 인터페이스 컨트롤 수단은 상기 그룹화된 각각의 메모리 영역의 상태를 검색하여 데이터 엑세스가 가능한 준비 상태에 놓이지 않은 경우 해당 영역의 전원을 공급하는 제 1 모드로 이행하고, 상기 준비 상태에 놓인 경우 소정 시간 동안 액세스가 없으면 해당 영역의 전원을 차단하는 제 2모드로 이행하는 컴퓨터 시스템의 스토리지 제어장치.
  2. 제 1 항에 있어서, 상기 HDD 인터페이스 컨트롤수단과 메모리 인터페이스 컨트롤 수단은 PCI 인터페이스(PCI Express 4x Interface)를 기반으로 하는 것을 특징으로 하는 컴퓨터 시스템의 스토리지 제어장치.
  3. 제 1 항에 있어서, 상기 제 1모드는 상기 메모리 영역의 상태를 상기 준비 상태로 전환하게 하는 웨이크업 모드이고, 상기 제 2모드는 상기 메모리 영역의 상태를 절전을 위한 대기 상태로 전환하게 하는 절전 모드인 컴퓨터 시스템의 스토리지 제어장치.
  4. 제 1 항에 있어서, 상기 플래쉬 메모리 기반의 스토리지는 블럭(Block)별로 구분하여 컨트롤하는 것을 특징으로 하는 컴퓨터 시스템의 스토리지 제어장치.
  5. 제 1 항에 있어서, 상기 플래쉬 메모리 기반의 스토리지는 물리적이거나 논리적인 파티션(Partion)으로 구분하여 컨트롤하는 것을 특징으로 하는 컴퓨터 시스 템의 스토리지 제어장치.
  6. 컴퓨터 시스템의 하드 디스크 드라이브(HDD) 인터페이스 컨트롤수단;
    플래쉬 메모리 기반의 스토리지;
    상기 HDD 인터페이스 컨트롤수단으로부터 플래쉬 메모리의 액세스를 위한 메모리 인터페이스 컨트롤 수단; 을 포함하고,
    상기 플래쉬 메모리 기반의 스토리지는 복수개의 영역별로 그룹화된 구조이고, 그룹화된 각각의 영역별로 전원을 제어하는 수단을 더 포함하며,
    상기 전원 제어 수단은 상기 그룹화된 각각의 메모리 영역의 상태를 검색하여 데이터 엑세스가 가능한 준비 상태에 놓이지 않은 경우 해당 영역의 전원을 공급하고, 상기 준비 상태에 놓인 경우 소정 시간 동안 액세스가 없으면 해당 영역의 전원을 차단하는 컴퓨터 시스템의 스토리지 제어장치.
  7. 삭제
  8. 제 6 항에 있어서, 상기 플래쉬 메모리 기반의 스토리지는 블럭(Block)별로 구분하여 전원 공급을 제어하는 것을 특징으로 하는 컴퓨터 시스템의 스토리지 제어장치.
  9. 제 6 항에 있어서, 상기 플래쉬 메모리 기반의 스토리지는 물리적이거나 논리적인 파티션(Partion)으로 구분하여 전원 공급을 제어하는 것을 특징으로 하는 컴퓨터 시스템의 스토리지 제어장치.
  10. 복수개의 영역별로 그룹화하여 메모리 영역이 구분되는 플래쉬 메모리 기반의 스토리지를 구비한 컴퓨터 시스템에서 상기 메모리의 제어를 수행하는 방법으로서,
    상기 그룹화된 각각의 메모리 영역의 상태를 검색하는 단계;
    상기 검색 결과 상기 메모리 영역의 상태가 데이터 엑세스가 가능한 준비 상태에 놓이지 않은 경우 해당 영역의 전원을 공급하는 제 1모드로 이행하는 단계;
    상기 검색 결과 상기 준비 상태에 놓인 경우 소정 시간 동안 액세스가 없으면 해당 영역의 전원을 차단하는 제 2모드로 이행하는 단계를 포함하는 컴퓨터 시스템의 스토리지 제어방법.
  11. 삭제
  12. 제 10 항에 있어서, 상기 플래쉬 메모리 기반의 스토리지는 블럭(Block)별로 구분하여 전원 공급을 제어하는 것을 특징으로 하는 컴퓨터 시스템의 스토리지 제어방법.
  13. 제 10 항에 있어서, 상기 플래쉬 메모리 기반의 스토리지는 물리적이거나 논리적인 파티션(Partion)으로 구분하여 전원 공급을 제어하는 것을 특징으로 하는 컴퓨터 시스템의 스토리지 제어방법.
  14. 제 10 항에 있어서, 상기 플래쉬 메모리 기반의 스토리지는 섹터(Sector)로 구분하여 전원 공급을 제어하는 것을 특징으로 하는 컴퓨터 시스템의 스토리지 제어방법.
  15. 삭제
KR1020060025596A 2006-03-21 2006-03-21 컴퓨터 시스템의 스토리지 제어장치 및 방법 Expired - Fee Related KR101128172B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060025596A KR101128172B1 (ko) 2006-03-21 2006-03-21 컴퓨터 시스템의 스토리지 제어장치 및 방법
US11/689,129 US8024508B2 (en) 2006-03-21 2007-03-21 Computer storage control

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060025596A KR101128172B1 (ko) 2006-03-21 2006-03-21 컴퓨터 시스템의 스토리지 제어장치 및 방법

Publications (2)

Publication Number Publication Date
KR20070096182A KR20070096182A (ko) 2007-10-02
KR101128172B1 true KR101128172B1 (ko) 2012-03-23

Family

ID=38803059

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060025596A Expired - Fee Related KR101128172B1 (ko) 2006-03-21 2006-03-21 컴퓨터 시스템의 스토리지 제어장치 및 방법

Country Status (1)

Country Link
KR (1) KR101128172B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8412880B2 (en) * 2009-01-08 2013-04-02 Micron Technology, Inc. Memory system controller to manage wear leveling across a plurality of storage nodes
US8478928B2 (en) 2009-04-23 2013-07-02 Samsung Electronics Co., Ltd. Data storage device and information processing system incorporating data storage device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980076475A (ko) * 1997-04-10 1998-11-16 윤종용 소형컴퓨터시스템인터페이스방식 접속을 위한 메모리장치
KR20020001460A (ko) * 2000-06-28 2002-01-09 박종섭 컴퓨터의 기억장치
KR20030091498A (ko) * 2002-05-28 2003-12-03 (주)아이노드테크놀로지 데이터 저장 시스템

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980076475A (ko) * 1997-04-10 1998-11-16 윤종용 소형컴퓨터시스템인터페이스방식 접속을 위한 메모리장치
KR20020001460A (ko) * 2000-06-28 2002-01-09 박종섭 컴퓨터의 기억장치
KR20030091498A (ko) * 2002-05-28 2003-12-03 (주)아이노드테크놀로지 데이터 저장 시스템

Also Published As

Publication number Publication date
KR20070096182A (ko) 2007-10-02

Similar Documents

Publication Publication Date Title
US8024508B2 (en) Computer storage control
CN102165409B (zh) 具有扩充模式的固态存储装置控制器
US20200218653A1 (en) Controller, data storage device, and operating method thereof
KR101562973B1 (ko) 메모리 장치 및 메모리 장치의 동작 방법
KR101371516B1 (ko) 플래시 메모리 장치의 동작 방법 및 그것을 포함하는 메모리 시스템
JP5275623B2 (ja) メモリコントローラ及びメモリシステム
US11042304B2 (en) Determining a transfer rate for channels of a memory system
US8364889B2 (en) Dynamic row-width memory
US9164703B2 (en) Solid state drive interface controller and method selectively activating and deactivating interfaces and allocating storage capacity to the interfaces
JP2000251035A (ja) メモリカード
CN106802870B (zh) 一种高效的嵌入式系统芯片Nor-Flash控制器及控制方法
TWI828963B (zh) 用於控制不同類型儲存單元的裝置及電腦程式產品
US11237732B2 (en) Method and apparatus to improve write bandwidth of a block-based multi-level cell nonvolatile memory
KR102650603B1 (ko) 불휘발성 메모리 장치, 불휘발성 메모리 장치의 동작 방법 및 불휘발성 메모리 장치를 제어하는 메모리 컨트롤러의 동작 방법
TW201344699A (zh) 記憶體儲存裝置、及其記憶體控制器與電源控制方法
KR20130024271A (ko) 하드 디스크 드라이브와 불휘발성 메모리를 포함하는 스토리지 시스템
TW202034178A (zh) 資料儲存裝置與資料處理方法
KR101128172B1 (ko) 컴퓨터 시스템의 스토리지 제어장치 및 방법
JP2010108385A (ja) 記憶装置
JP5259257B2 (ja) 記憶装置
JP5925549B2 (ja) メモリシステムおよびバンクインターリーブ方法
CN113778322A (zh) 存储器系统及其操作方法
US20140149646A1 (en) Memory systems including flash memories, first buffer memories, second buffer memories and memory controllers and methods for operating the same
CN107229413B (zh) 存储器管理方法、存储器控制电路单元与存储器储存装置
KR101128255B1 (ko) 컴퓨터 시스템의 스토리지 제어장치

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20060321

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20100212

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20060321

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20110730

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20111223

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20120312

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20120312

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20150224

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20150224

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20160224

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20160224

Start annual number: 5

End annual number: 5

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20171223