[go: up one dir, main page]

KR100246102B1 - 반도체장치의 상부배선층 형성방법 - Google Patents

반도체장치의 상부배선층 형성방법 Download PDF

Info

Publication number
KR100246102B1
KR100246102B1 KR1019970044928A KR19970044928A KR100246102B1 KR 100246102 B1 KR100246102 B1 KR 100246102B1 KR 1019970044928 A KR1019970044928 A KR 1019970044928A KR 19970044928 A KR19970044928 A KR 19970044928A KR 100246102 B1 KR100246102 B1 KR 100246102B1
Authority
KR
South Korea
Prior art keywords
upper wiring
interlayer insulating
metal layer
width
layer
Prior art date
Application number
KR1019970044928A
Other languages
English (en)
Other versions
KR19990021387A (ko
Inventor
김기철
조정호
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019970044928A priority Critical patent/KR100246102B1/ko
Publication of KR19990021387A publication Critical patent/KR19990021387A/ko
Application granted granted Critical
Publication of KR100246102B1 publication Critical patent/KR100246102B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 하부배선 상에 적층된 층간절연막 상에 상부배선을 형성하는 반도체장치의 제조방법에 있어서, 상기 층간절연막의 상부면을 사진 식각공정을 통하여 일정 폭과 깊이를 갖는 CD를 형성하는 단계와, 상기 단계 후에 CD가 형성된 절연층 상에 일정한 두께로 금속층을 적층하는 단계와, 상기 단계 후에 각각의 금속층 상에 CD의 폭보다 큰 폭으로 감광막을 도포하는 단계와, 상기 단계 후에 감광막이 도포되지 않은 금속층 및 층간절연막을 일정깊이로 차례로 식각하여 금속층을 상부배선층으로 형성하는 단계로 이루어진 반도체장치의 상부배선층 형성방법인 바, 상부배선의 폭을 CD의 폭보다 길게 형성하므로 소자의 고집화에도 불구하고 상부배선의 저항을 작게 유지하도록 하는 매우 유용하고 효과적인 발명이다.

Description

반도체장치의 상부배선층 형성방법
본 발명은 반도체장치에서 배선을 형성하는 방법에 관한 것으로, 특히, 층간절연막 상에 일정 폭과 깊이를 갖는 CD를 형성하고, 이 CD에 여러 가지의 금속층을 적층하고서 감광막을 이 CD의 폭보다 크게하여 금속층 상에 형성시키고, 층간절연막을 과도하게 식각하여 상부배선을 형성하여 상부배선의 폭을 CD의 폭보다 크게 형성하므로 소자의 고집화에도 불구하고 상부배선의 저항을 작게 유지하도록 하는 반도체장치의 상부배선층 형성방법에 관한 것이다.
일반적으로, 반도체장치의 집적도가 점차적으로 증대함에 따라 소자 사이의 간격이 좁아지게 되고, 그로 인하여 반도체장치의 소자를 제조하는 공정이 정밀하고, 정교하게 진행되어야만 소자의 배선 사이에 쇼트등이 발생하는 것을 방지하게 되어 반도체장치의 불량 발생율을 저하시킬 수가 있다.
이와 같이, 반도체장치가 고집적화됨에 따라 각종의 배선사이의 간격이 좁아지게 되고, 이러한 배선(특히, 상부배선)의 간격이 좁아짐에 따라 전류의 흐름에 따른 저항이 증대하게 되어 소자에 과열이 발생되거나 소자의 동작 성능이 저하되는 등의 단점을 지니고 있다.
도 1은 일반적인 반도체장치의 상,하부배선을 형성한 상태를 주요부분을 개략적으로 보인 도면으로서, 반도체기판(1) 상에 증착과 식각공정을 통하여 하부배선(2)을 형성하고, 이 하부배선(2)의 상부면에 산화막을 형성하고, 이 산화막(3)의 상부면에 상부배선층과 하부배선층간의 절연을 수행하기 위하여 여러 가지의 절연층을 층층이 형성한 층간절연막(4)을 형성하게 된다.
이와 같이, 상기 층간절연막(4)은 IMO, BPSG, SOG, IPO막 등을 적절하게 조합하여 다수개의 층으로 형성되어지며, 이 층간절연막(4)을 감광막을 증착하여 식각공정을 통하여 하부배선(2)과 연결되는 일정깊이의 콘택을 형성하고, 금속층을 증착하여 식각하고서 상부배선(5)을 형성하는 것으로서, 여기서, 상부배선(5)은 Ti층, TiN층, Metal층, TiN층등이 적층되어 형성되는 복층 구조로 형성되어진다.
그런데, 상기한 바와 같이, 반도체 소자가 고밀도, 고집적화가 진행함에 따라 상부배선 사이의 간격이 점차적으로 좁아지게 되고, 이로부터 상부배선으로 전류가 흐르게 될 때 약한 전류의 흐름에도 상부배선의 저항이 커지게 되어 반도체소자가 과열되거나 과열로 인한 쇼트가 발생되는 등의 문제점을 지니고 있었다.
또한, 상기 상부배선의 폭이 반도체소자의 고집적화에 따라 좁아지게 되고, 상부배선에 감광막을 증착하여 금속층을 에칭할 때 금속층이 제대로 에칭되지 않고 잔류물질등이 잔류하게 되어 소자의 성능에 문제를 야기하였으며, 이를 해결하기 위하여 과도에칭(Over Etching)을 수행하는 경우에는 하부층과 쇼트등이 발생하는 단점 등을 지니고 있었다.
본 발명은 이러한 점을 감안하여 안출한 것으로서, 층간절연막의 상에 일정 폭과 깊이를 갖는 CD를 형성하고, 이 CD에 여러 가지의 금속층을 적층하고서 감광막을 이 CD의 폭보다 크게하여 금속층 상에 형성시키고, 층간절연막을 과도하게 식각하여 상부배선을 형성하여 상부배선의 폭을 CD의 폭보다 크게 형성하므로 소자의 고집적화에도 불구하고 상부배선의 단면적을 크게하여 저항을 작게 유지하므로 반도체소자의 성능을 향상시키는 것이 목적이다.
도 1은 일반적인 반도체장치의 상,하부배선을 형성한 상태를 개략적으로 보인 도면이고,
도 2 내지 도6은 본 발명에 따른 상부배선층을 형성하는 방법을 순차적으로 도시한 도면이다.
-도면의 주요부분에 대한 부호의 설명-
10 : 반도체기판 20 : 하부배선
30 : 산화막 40 : 층간절연막
50 : CD 60 : 금속층
70 : 감광막 80 : 상부배선
이러한 목적은 하부배선 상에 적층된 층간절연막 상에 상부배선을 형성하는 반도체장치의 제조방법에 있어서, 상기 층간절연막의 상부면을 사진 식각공정을 통하여 일정 폭과 깊이를 갖는 CD(Critical Dimension)를 형성하는 단계와, 상기 단계 후에 CD가 형성된 절연층 상에 일정한 두께로 금속층을 적층하는 단계와, 상기 단계 후에 각각의 금속층 상에 CD의 폭인 " L "보다 큰 폭으로 감광막을 도포하는 단계와, 상기 단계 후에 감광막이 도포되지 않은 금속층 및 층간절연막을 일정깊이 " D "로 차례로 식각하여 금속층을 상부배선층으로 형성하는 단계로 이루어진 반도체장치의 상부배선층 형성방법을 제공함으로써 달성된다.
그리고, 상기 층간절연막은 IPO/BPSG/IMO막 혹은 IPO/BPSG/IMO막을 차례로 적층하여 이루어지는 것이 바람직하고 상기 상부배선은 Ti/TiN/Metal/TiN층이 차례로 적층되어 이루어지는 것이 바람직하다.
또한, 상기 금속층 및 층간절연막을 식각하는 깊이 " D "는 CD의 깊이 보다 약간 얕게 형성시키는 것이 바람직하며, 상기 상부배선층의 폭은 CD의 폭인 " L "보다 길게 형성되어지며, 이로써 상부배선의 단면적을 크게하여 저항이 작아지도록 하는 효과를 지니게 된다.
이하, 첨부한 도면에 의거하여 본 발명에 따른 상부배선층을 형성하는 방법에 대하여 상세히 설명한다.
우선, 도 2에 도시된 바와 같이, 반도체기판(10) 상에 금속층을 적층하여 시각하여서 하부배선을 형성하고, 이 하부배선(20)의 상부면에 산화막(30) 및 IPO/BPSG/IMO막 혹은 IPO/BPSG/IMO막을 차례로 적층하여 이루어진 층간절연막(40)을 적층하도록 한다.
그리고, 도 3은 상기 층간절연막(40)의 상부면을 사진 식각공정을 통하여 일정한 폭 " L "과 일정한 깊이를 갖는 CD(50)를 형성하는 상태를 보인 도면이다.
또한, 도 4는 상기 단계 후에 CD(50)가 형성된 층간절연층(40) 상에 일정한 두께로 Ti/TiN/Metal/TiN층이 차례로 적층되어 있는 금속층(60)을 적층하는 상태를 보인 도면이다.
그리고, 5는 상기 단계 후에 각각의 CD상부의 금속층(60) 상에 CD(50)의 폭인 " L "보다 큰 폭으로 감광막(70)을 도포하는 상태를 보인 도면이다.
또한, 도6은 상기 단계 후에 감광막(70)이 도포되지 않은 금속층(60) 및 층간절연막(40)을 일정깊이 " D "로 차례로 식각하여 금속층(60)을 상부배선층(80)으로 형성하는 상태를 보이고 있으며, 상기 금속층(60) 및 층간절연막(40)을 식각하는 깊이 " D "는 CD(50)의 깊이 보다 약간 얕게 형성시키도록 한다.
이와 같이, 상기 상부배선(80)이 형성되는 형상을 보면 CD(50)의 폭인 " L "보다 길게 형성되고, 상부배선(80)의 측면으로 일정깊이 " D " CD(50)의 깊이와 거의 유사한 깊이로 형성되므로 상부배선(60)의 폭이 커지게 되어 상부배선(80)의 단면적이 실질적으로 증가되어 전류의 흐름으로 인한 저항이 커지는 상황을 방지하는 효과를 얻게 된다.
따라서, 상기한 바와 같이 본 발명에 따른 상부배선층 형성방법을 사용하게 되면, 층간절연막의 상에 일정 폭과 깊이를 갖는 CD를 형성하고, 이 CD에 여러 가지의 금속층을 적층하고서 감광막을 이 CD의 폭보다 크게하여 금속층 상에 형성시키고, 층간절연막을 과도하게 식각하여 상부배선을 형성하여 상부배선의 폭을 CD의 폭보다 길게 형성하므로 소자의 고집적화에도 불구하고 상부배선의 단면적을 크게하여 저항을 작게 유지하므로 소자의 과열을 방지하고 소자의 동작성능을 향상시키도록 하는 매우 유용하고 효과적인 발명인 것이다.
또한, 금속층과 층간절연층을 절연하는 깊이가 CD의 깊이인 " D "정도로 깊게 이루어지므로 상부배선 사이에 형성되는 잔류믈질 등의 형성을 방지할 수 있는 잇점을 지닌 발명이다.

Claims (5)

  1. 하부배선 상에 적층된 층간절연막 상에 상부배선을 형성하는 반도체장치의 제조방법에 있어서,
    상기 층간절연막의 상부면을 사진 식각공정을 통하여 일정 폭과 깊이를 갖는 CD를 형성하는 단계와;
    상기 단계 후에 CD가 형성된 절연층 상에 일정한 두께로 금속층을 적층하는 단계와;
    상기 단계 후에 각각 CD상부의 금속층 상에 CD의 폭보다 큰 폭으로 감광막을 도포하는 단계와;
    상기 단계 후에 감광막이 도포되지 않은 금속층 및 층간절연막을 일정깊이로 차례로 식각하여 금속층을 상부배선층으로 형성하는 단계로 이루어진 것을 특징으로 하는 반도체장치의 상부배선층 형성방법.
  2. 제 1 항에 있어서,
    상기 층간절연막은 IPO/BPSG/IMO막이 차례로 적층되어 이루어진 것을 특징을 하는 반도체장치의 상부배선층 형성방법.
  3. 제 1 항에 있어서,
    상기 층간절연막은 IPO/BPSG/IMO막이 차례로 적층되어 이루어진 것을 특징을 하는 반도체장치의 상부배선층 형성방법.
  4. 제 1 항에 있어서,
    상기 상부배선은 Ti/TiN/Metal/TiN층이 차례로 적층되어 이루어진 것을 특징으로 하는 반도체장치의 상부배선층 형성방법.
  5. 제 1 항에 있어서,
    상기 금속층 및 층간절연막을 식각하는 깊이는 CD의 깊이 보다 약간 얕게 형성되는 것을 특징을 하는 반도체장치의 상부배선층 형성방법.
KR1019970044928A 1997-08-30 1997-08-30 반도체장치의 상부배선층 형성방법 KR100246102B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970044928A KR100246102B1 (ko) 1997-08-30 1997-08-30 반도체장치의 상부배선층 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970044928A KR100246102B1 (ko) 1997-08-30 1997-08-30 반도체장치의 상부배선층 형성방법

Publications (2)

Publication Number Publication Date
KR19990021387A KR19990021387A (ko) 1999-03-25
KR100246102B1 true KR100246102B1 (ko) 2000-03-15

Family

ID=19520437

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970044928A KR100246102B1 (ko) 1997-08-30 1997-08-30 반도체장치의 상부배선층 형성방법

Country Status (1)

Country Link
KR (1) KR100246102B1 (ko)

Also Published As

Publication number Publication date
KR19990021387A (ko) 1999-03-25

Similar Documents

Publication Publication Date Title
KR100780986B1 (ko) 반도체장치 및 그 제조방법
KR100246102B1 (ko) 반도체장치의 상부배선층 형성방법
KR100459723B1 (ko) 서로 다른 두께의 금속 배선막을 갖는 반도체 소자의 제조방법
JPH10163198A (ja) 半導体装置およびその製造方法
KR100763760B1 (ko) 반도체 소자 제조 방법
KR100334986B1 (ko) 반도체 장치에서의 다층 배선구조 및 그 제조방법
KR19990082907A (ko) 반도체 장치 및 그 제조 방법
KR20030074870A (ko) 반도체 소자의 금속 배선 형성 방법
KR100510937B1 (ko) 반도체 장치
JP3466796B2 (ja) 半導体装置の製造方法
KR100422912B1 (ko) 반도체 소자의 접촉부 및 그 형성 방법
KR20040056837A (ko) 반도체 소자 및 그 제조 방법
KR100383084B1 (ko) 반도체 소자의 플러그 형성 방법
KR100866122B1 (ko) 듀얼 다마신 공정을 이용한 금속배선 형성방법
KR0182043B1 (ko) 금속-절연막의 평탄화 방법
KR100576414B1 (ko) 반도체 소자의 랜딩 비아 제조 방법
KR0169761B1 (ko) 반도체 소자의 금속배선 형성방법
KR100720262B1 (ko) 반도체 소자의 제조 방법
KR950011554B1 (ko) 다층금속배선형성방법
KR100246192B1 (ko) 반도체소자의 금속배선 형성방법
KR100440475B1 (ko) 반도체 소자의 제조 방법
KR100193889B1 (ko) 반도체 소자의 비아홀 형성방법
KR100450845B1 (ko) 반도체 소자 제조 방법
KR100763670B1 (ko) 반도체 소자의 제조 방법
KR20040038139A (ko) 반도체 소자의 텅스텐 콘택 플러그 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19970830

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19970830

Comment text: Request for Examination of Application

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19991126

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19991203

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19991204

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20021120

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20031119

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20041119

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20051116

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20061122

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20061122

Start annual number: 8

End annual number: 8

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee