[go: up one dir, main page]

KR100188896B1 - 반도체장치의 제조방법과 그것에 사용하는 바이어스 이씨알씨브이디장치 - Google Patents

반도체장치의 제조방법과 그것에 사용하는 바이어스 이씨알씨브이디장치 Download PDF

Info

Publication number
KR100188896B1
KR100188896B1 KR1019900017101A KR900017101A KR100188896B1 KR 100188896 B1 KR100188896 B1 KR 100188896B1 KR 1019900017101 A KR1019900017101 A KR 1019900017101A KR 900017101 A KR900017101 A KR 900017101A KR 100188896 B1 KR100188896 B1 KR 100188896B1
Authority
KR
South Korea
Prior art keywords
trench
insulating film
etching
stop layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019900017101A
Other languages
English (en)
Other versions
KR910008867A (ko
Inventor
쥰이찌 사또
데쓰오 고쬬
야스시 모리다
Original Assignee
이데이 노부유끼
소니 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이데이 노부유끼, 소니 가부시끼가이샤 filed Critical 이데이 노부유끼
Publication of KR910008867A publication Critical patent/KR910008867A/ko
Application granted granted Critical
Publication of KR100188896B1 publication Critical patent/KR100188896B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/62—Capacitors having potential barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/05—Etch and refill
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/97—Specified etch stop material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본원 발명은 반도체장치의 제조방법과 그것에 사용되는 바이어스 ECRCVD 장치에 관한 것으로서, 기판의 표면부에 트렌치를 형성하고, 이어서 상기 트렌치를 바이어스 ECRCVD에 의해 형성한 절연막으로 메우고, 이어서 그것을 메울 때에 트렌치 외에 형성된 절연막에 의한 트렌치상의 홈의 폭을 넓게 하기 위한 절연막에 대한 수평복귀에칭을 행하고, 그후 상기 트렌치내의 절연막을 마스크하여 트렌치외의 절연막을 제거하는 반도체장치의 제조방법으로서, 상기 트렌치를 형성하기 전에 기판표면에 절연막에 대한 에칭에 대해서 내에칭성을 가진 에칭스톱층을 미리 형성해 두고, 트렌치내 절연막을 마스크해서 트렌치외 절연막의 제거 후 상기칭스톱층을 제거하는 것이다.

Description

반도체장치의 제조방법과 그것에 사용하는 바이어스 ECRCVD 장치
제1a도 내지 h도는 본원 발명 반도체장치의 제조방법의 제1의 실시예를 공정순으로 도시한 단면도.
제2도는 반도체장치의 제조방법에 사용하는 본원 발명 바이어스 ECRCVD 장치의 하나의 실시예를 도시한 단면도.
제3a도 내지 d도는 본원 발명 반도체장치의 제조방법의 제2의 실시예를 공정순으로 도시한 단면도.
제4a도 내지 d도는 본원 발명 반도체장치의 제조방법의 제3의 실시예를 공정순으로 도시한 단면도.
제5도는 제4도에 도시한 실시예의 변형예를 도시한 단면도.
제6a도 내지 e도는 종래예를 공정순으로 도시한 단면도.
제7도 내지 제9도는 본원 발명이 해결하려고 하는 문제점을 설명하기 위한 단면도.
제7도는 자락부분을 도시한 도면.
제8a, b도는 트렌치외 절연막의 에칭 후의 상태를 도시한 것.
제8a도는 그 에칭이 이방성에칭의 경우를 도시.
제8b도는 등방성에칭의 경우를 도시한 도면.
제9도는 레지스트막형성 장소확보를 위한 이방성에칭을 한 경우를 도시한 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 기판 2 : 트렌치
3 : 트렌치내의 절연막 3a : 트렌치 외의 절연막
4 : 레지스트막 17 : 반응실
22a : 절연막 CVD용 가스도입수단 22b : 절연막에칭용 가스도입수단
본원 발명은 반도체장치의 제조방법, 특히 기판의 표면부에 트렌치를 형성하고, 이어서 이 트렌치를 바이어스 ECRCVD에 의해 형성한 절연막으로 메우고, 이어서 그것을 메울 때에 트렌치 외에 형성된 절연막에 의한 트렌치상의 홈 폭을 넓게 하기 위한 절연막에 대한 수평복귀에칭을 행하고, 그 후 상기 트렌치내의 절연막을 마스크하여 트렌치 외의 절연막을 제거하는 반도체장치의 제조방법과, 그것에 사용하는 바이어스 ECRCVD 장치에 관한 것이다.
본원 발명은 상기 반도체장치의 제조방법에 있어서, 트렌치외 절연막을 완전히 제거해서 평탄 매입을 가능하게 하기 위해, 미리 기판 표면에 에칭스톱층을 형성해 두는 것이며, 그것에 의해, 트렌치외 절연막에 대한 수평복귀에칭시에 트렌치외 절연막의 자락부를 완전히 제거할 수 있도록 하는 것을 가능하게 하는 것이다.
또한, 본원 발명은 바이어스 ECRCVD 장치에 있어서, 절연막의 형성과, 절연막의 에칭을 연속적으로 행하도록 하기 위해, 반응실내에 도입하는 가스를 절연막 형성용 가스와 절연막에칭용 가스와의 사이에서 전환할 수 있도록 한 것이다.
종래에 있어서, IC, LSI, VLSI 등 반도체장치의 소자간 분리는 반도체기판의 표면부를 선택 산화함으로써 형성한 선택산화막(LOCOS)에 의해 행하는 것이 보통이었다. 그러나, 선택산화막에 의한 소자간 분리법은 바이비이크가 발생해서 치수변환차가 커진다는 결점이 있으므로 소자의 미세화에의 대응이 어려워져 가고 있다. 그래서, 바즈비이크가 발생하지 않고, 따라서 치수 변환차가 매우 작은 트렌치 분리법이 주목되고 있다.
트렌치분리법은 예를 들면 일본국 특래소57(1982)-176742호 공보 또는 일본국 특래소60(1985)-53045호 공보에 소개되어 있는 바와 같이, 반도체기판의 표면부에 트렌치(홈)를 형성하고, 그 트렌치를 바이어스 ECRCVD에 의해 SiO2로 메우는 것이다. 제6도 a 내지 e는 바이어스 ECRCVD에 의한 트렌치 분리법의 일예를 공정순으로 표시한 단면도이다.
(A) 반도체기판(1)의 표면부에 트렌치(2)를 형성한 후, 바이어스 ECRCVD에 의해 SiO2로 이루어진 절연막(3)을 형성해서 이 절연막(3)으로 트렌치(2)를 메운다. 형성하는 절연막(3)의 두께는 트렌치깊이와 대략 동일하게 한다. 또한, 절연막은 트렌치 외, 즉 소자형성 영역이 되는 부분상에도 형성되고, (3a)는 그 트렌치외에 형성된 절연막을 도시한다. 제6a도는 절연막 형성 후의 상태를 도시한다.
(B) 다음에, 평탄면이 에칭되지 않는 조건으로 바이어스 ECRCVD에 의해 제6b도에 도시한 바와 같이 트렌치 외의 절연막(3a)을 화살표포로 표시한 바와 같이 수평방향으로 에칭한다. 이 바이어스 ECRCVD에 의한 수평방향의 에칭을 "수평복귀에칭" 또는 단순히 "수평복귀"라고 한다.
이와 같은 수평복귀는 트렌치(2)상에 형성된 절연막(3a)에 의한 홈의 폭을 넓게 하여 트렌치(2)를 덮는 레지스트막에 의한 마스크를 형성하기 쉽게 하기 위해 행한다.
(C) 다음에, 레지스트막(4)의 도포 및 노광, 현상에 의해 제6c도에 도시한 바와 같이 트렌치내(2)의 절연막(3)을 레지스트막(4)으로 마스크한다.
(D) 다음에, 제6d도에 도시한 바와 같이 레지스트막(4)을 마스크로 하는 이방성에칭에 의해 트렌치 외의 절연막(3a)을 제거한다.
(E) 그후, 제6도(E)에 도시한 바와 같이 레지스트막(4)을 제거한다.
이로써, 트렌치(2)내를 절연막(3)으로 매입할 수 있다.
이 트렌치분리법은 평탄면에 대해서는 에칭레이트가 디포지션레이트보다 작고, 각도가 있는 면(평탄면에 대해 각도가 있는 면)에 대해서는 에칭레이트가 디포지션레이트보다 커진다는 바이어스 ECRCVD의 성질을 유효하게 살려서 좁은 트렌치에 대해서도 넓은 트렌치에 대해서도 같은 정도의 막두께의 절연막부터 메울 수 있으며, 그 점에서 우수하다고 일단은 말할 수 있다라고 하는 것은 보통의 CVD에 의해 트렌치를 메운 경우에는 보통의 CVD가 스텝커버레지성이 좋다는 특징이 있기 때문에, 절연막의 막두께는 좁은 트렌치를 메우는 부분에 있어서 두껍고, 넓은 트렌치를 메우는 부분에 있어서 얇아진다는 경향이 있으나, 바이어스 ECRCVD에 의한 매입에는 그와 같은 경향이 비교적 적기 때문이다.
그러나, 제6a도 내지 e도는 어디까지나 각 공정이 이상적으로 진행된 경우의 상태를 도시하고 있으나, 실제로는 그와 같이 이상적으로는 진행되지 않고, 수평복귀에칭공정[제6b도]이 종료된 단계에서는 제7도에 도시한 바와 같이 트렌치 외 절연막(3a)의 측면의 하부가 자락모양이 된다. (5)는 이 자락모양의 부분을 표시한다.
이와 같이, 자락모양부분(5)이 이루어지는 것은 절연막(3a)의 자락부분에서는 기판(1) 표면에 대한 각도가 0에 가까워지고, 수평복귀에칭에서는 거의 에칭되지 않게 되기 때문에 생기는 것으로 생각된다. 따라서, 만약 이대로 레지스트막(4)을 마스크로 하는 트렌치 외의 절연막(3)을 에칭하면, 그 에칭이 이방성(異方性)에칭의 경우는 제8a도에 도시한 바와 같이 레지스트막(4) 밑에 트렌치 외 절연막의 일부(5a)가 잔존하고, 등방성(等方性)에칭의 경우에는 제8b도에 도시한 바와 같이 트렌치내 절연막(3)의 일부가 결손되어 버리는 경우가 있다. (5b)는 그 결손된 부분을 표시한다. 이것은 내압불량의 원인이 된다.
그래서, 수평복귀에칭 대신 이방성에칭을 행함으로써 절연막(3), (3a)을 에칭백해서 레지스트막(4)을 형성할 장소를 확보하려면, 제9도에 도시한 바와 같이 트렌치(2)내의 절연막(3)의 표면부까지 제거되어 매입 불충분한 상태가 된다. 이것도 아이솔레이션막의 내압불량을 초래하므로 바람직하지 않다.
본원 발명은 이와 같은 문제점을 해결하기 위해 이루어진 것으로, 트렌치 외 절연막의 측면 하부에 자락모양의 부분이 생겨도 이 트렌치외 절연막을 완전히 제거해서 평탄매입을 가능하게 하는 것을 목적으로 한다.
본원 발명 반도체장치의 제조방법은 트렌치형성 전에 미리 기판형성 해 둘 표면에 에칭스톱층을 형성해 두는 것을 특징으로 한다.
본원 발명 바이어스 ECRCVD장치는 반응실내에 도입하는 가스를 절연막형성용 가스와 절연막에칭용 가스와의 사이에서 전환할 수 있도록 한 것을 특징으로 한다.
본원 발명 반도체장치의 제조방법에 의하면, 트렌치 및 절연막을 형성한 후의 트렌치 외 절연막의 이방성에칭에 있어서 트렌치내 절연막의 표면부가 제거되어도 그 제거되는 두께를 에칭스톱층의 두께와 같게 해 두면 트렌치내 절연막의 표면은 기판의 표면과 같은 높이가 된다. 따라서, 그 후 트렌치내 절연막을 마스크한 트렌치외 절연막의 이방성에칭 및 에칭스톱층의 에칭에 의해 트렌치가 부족함이 없이 절연막으로 메워진 트렌치외 절연막이 완전히 제거된 곳의 대략 평탄한 매입이 실현된다.
본원 발명 바이어스 ECRCVD 장치에 의하면, 반응실내에 도입되는 가스를 전환할 수 있으므로, 가스의 전환에 따라 절연막의 CVD와 에칭을 연속적으로 행할 수 있으며, 드루풋을 높일 수 있다.
이하, 본원 발명 반도체장치의 제조방법과 그것에 사용되는 바이어스 ECRCVD 장치를 도시 실시예에 따라 상세히 설명한다.
제1a도 내지 h도는 본원 발명 반도체장치의 제조방법의 제1의 실시예를 공정순으로 도시한 단면도이다.
(A) 반도체기판(1)의 표면에 제1a도에 도시한 바와 같이, 트렌치매입용 절연막의 에칭에 대해 스토퍼가 되는 다결정실리콘으로 이루어지는 에칭스톱층(6)을 형성한다. 이 에칭스톱층(6)의 막두께는 예를 들면 500-2000Å 정도이다.
(B) 다음에, 이방성에칭에 의해 제1b도에 도시한 바와 같이 반도체기판의 표면부에 트렌치(2)를 형성한다.
(C) 다음에, 바이어스 ECRCVD에 의해 제1c도에 도시한 바와 같이 SiO2로 이루어진 절연막(3)으로 트렌치(2)를 과부족없이 메운다. 바이어스 ECRCVD 조건은 예를 들면 공급가스가 SiH4(17.5 SCCM)/N2O(35 SCCM), μ파(2.45 GHz)의 파워가 1000W, RF 바이어스의 파워가 500W, 자장이 875가우스, 압력이 7×10-4Torr이다. 또한, (3a)는 트렌치외, 즉 액티브 영역에 성장된 절연막이다.
(D) 다음에, 제1d도에 도시한 바와 같이 평탄면이 에칭되지 않는 조건으로 바이어스 ECRCVD에 의해 절연막(3a)을 수평복귀에칭한다. 이때의 바이어스 ECRCVD 조건은 공정(C)에 있어서의 조건중의 SiH4공급량만을 7SCCM 이하로 변경한 것이다.
본 공정은 트렌치(2)내의 절연막(3)을 확실하게 마스크는 레지스트막을 형성하는 필요한 장소를 트렌치(2)상 및 그 근방에 확보하기 위해 행하는 것이지만, 그러나 자락부(5)가 생긴다는 것을 사이과 같으며, 이 단계에서는 레지스터막을 형성하는데 필요한 장소를 완전히 확보하기에는 이르지 못하고 있는 것이다.
또한, 제1d도에 있어서 2점쇄선은 수평복귀에칭 전에 있어서의 절연막(3),(3a)의 상태를 도시하고 있다.
(E) 다음에, 제1e도에 도시한 바와 같이 RIE에 의해 이방성에칭을 행하여 절연막(3),(3a)을 상기 에칭스톱층(6)의 두께만큼 에칭한다. 이 이방성에칭은 예를 들면 공급가스가 CHF3(75 SCCM)/O2(8 SCCM), RF 바이어스의 파워가 1350W, 압력이 80m Torr에서의 평행평판형 RIE에 의해 행하면 된다. 이로써, 상기 레지스트막을 형성하기 위한 스페이스를 확보할 수 있다.
(F) 다음에, 포토소그라피기술을 구사해서 제1f도에 도시한 바와 같이 레지스트막(4)으로 트렌치(2)내 절연막(3)을 마스크한다.
(G) 다음에, 제1g도에 도시한 바와 같이 트렌치외의 절연막(3a)을 제거한다.
(H) 그후, 레지스트막(4)을 박리하고, 이어서 다결정실리콘으로 이루어진 에칭스톱층(4)을 예를 들면 KOH로 에칭한다.
이로써, 트렌치(2)를 절연막(3)에 의해 과부족없이 메우고, 또한 트렌치외의 절연막(3a)을 완전히 제거한 상태가 된다.
이와 같은 반도체장치의 제조방법에 의하면, 미리 에칭스톱층(6)을 형성해 두고, 트렌치(2), 절연막(3)의 형성 및 트렌치외 절연막(3a)의 수평복귀에칭을 행한 후, 이방성에칭을 행하므로 트렌치외 절연막(3a)의 자락모양의 부분을 완전히 제거할 수 있다. 따라서, 트렌치내 절연막(3)을 마스크하는 레지스트막을 형성하는데 필요한 스페이스를 확보할 수 있으며, 나아가서는 트렌치외 절연막(3a)의 완전한 제거가 가능해진다.
그리고, 수평복귀에칭 후의 이방성에칭에 의해 트렌치내의 절연막(3)의 표면부가 에칭되지만, 원래 절연막(3)은 에칭스톱층(6)의 두께만큼 두껍게 형성되어 있으므로, 그 이방성에칭에 의해 절연막(3)의 표면을 반도체기판의 표면과 같은 높이로 할 수 있다.
또한, 그 이방성에칭시에 반도체기판(1)의 액티브영역(트렌치외 영역)은 에칭스톱층(6)에 의해 덮여 있으므로, 그 이방성에칭에 의해 반도체기판(1)의 표면부가 에칭될 염려는 없다.
또한, 본 실시예에 있어서 트렌치어깨부에서의 내압의 확보를 위해, 공정(E)의 이방성에칭에 의한 절연막(3)에 대한 에칭두께를 에칭스톱층(6)의 막두께보다 약간 얇게 하고, 제1도의 2점쇄선으로 표시한 바와 같이 절연막(3)의 표면을 반도체기판(1)의 표면보다 약간 높게 해도 된다라는 것은 만약 절연막(3)의 표면이 기판(1)의 표면보다 조금이라도 낮아지면 내압(耐壓)불량이 생길 염려가 있으나, 절연막(3)이 너무 두꺼워도 내압에는 별다른 문제가 생기지 않기 때문이다. 또한, 제1h도에 있어서(3b)는 절연막(3)의 반도체기판 표면보다 높은 부분을 표시한다.
제2도는 제1도에 도시한 반도체장치의 제조방법에 사용하는 바이어스 ECRCVD 장치의 일예를 도시한 단면도이다.
제1c-d도에 도시한 공정은 원래 바이어스 ECRCVD를 행하므로 통상의 바이어스 ECRCVD 장치로 행할 수 있으나, 공정(E)는 RIE에 의한 이방성 에칭이므로 통상의 바이어스 ECRCVD 장치로는 행할 수 없다. 그래서, RIE에 의한 이방성에칭도 할 수 있도록 한 것이 본 바이어스 ECRCVD 장치인 것이다.
제2도에 있어서, (11)은 플라즈마생성실, (12)는 냉각수의 통류실, (13)은 플라즈마생성실(11)의 상부를 폐쇄하는 마이크로파도입창으로, 석영유리판으로 이루어진다. (14)는 플라즈마생성실(11)의 상측에 설치된 마이크로파도파관(導波管), (15)는 플라즈마생성실(11)의 저부에 형성된 플라즈마인출창이다. (16)은 플라즈마생성실(11)의 주위에 배치된 여자코일, (17)은 플라즈마생성실(11)의 하측에 배치된 반응실이며, 이 내부의 상기 플라즈마인출창(15)의 하측에 해당하는 부분에 시료를 지지하는 지지대(18)가 배치되고, 이 지지대(18)상에 피처리기판, 예를 들면 반도체웨이퍼(19)가 지지되어 있다. (20)은 플라즈마생성실(11)에 플라즈마생성실가스(1), 예를들면 O2를 공급하는 가스도입관, (21)은 플라즈마흐름, (22a)는 CVD용 반응가스(2), 예를들면 SiH4등을 반응실(17)내에 도입하는 가스 도입링, (22b)는 에칭용 가스(3), 예를 들면 CHF3또는 NF3등을 도입하는 가스도입링, (23)은 바이어스용 RF 전원이다.
이 플라즈마장치는 플라즈마생성실(11), 시료실(7)에 플라즈마생성가스(1), 반응가스(2)를 공급하고, 여자코일(16)에 의해 자계를 형성하면서 마이크로파를 도입함으로써 플라즈마생성실(11)내에 가스(1)의 플라즈마를 생성하고, 생성된 플라즈마이온을 여자코일(16)이 만드는 발산 자계에 의해 상기 반응실(17)내의 반도체웨이퍼(19)상에 투사되고, 이 반응실(17)내에 공급된 반응가스(2)의 기상(氣相) 반응에 따라서 반도체웨이퍼(19)의 표면에칭 또는 성막(成膜)을 행하도록 되어 있다.
그리고, 그때 RF바이어스전원(23)에 의해 바이어스를 걸어 절연막의 CVD를 제어할 수 있다. 그리고, 가스도입링(22a)을 통해서 도입하는 CVD용 반응가스(2)의 유량을 변경함으로써 절연막의 CVD 상태에서 수평복귀에칭상태로 전환할 수 있다. 따라서, 제1c도에 도시한 절연막(3)의 CVD 공정과, 제1d도에서 차지하는 수평복귀에칭공정을 연속적으로 행할 수 있다.
다음에, 가스도입링(22a)을 통한 CVD용 가스(2)의 공급을 정지하고, 가스도입링(22b)을 통해서 절연막 에칭용 가스(3), 예를들면 CHF3또는 NF3을 공급함으로써 절연막(3), (3a)에 대한 RIE에 의한 이방성에칭[제1e도]을 행할 수 있다.
또한, 본 바이어스 ECRCVD 장치에 있어서는 반응실(17)내에 반응가스를 도입하는 가스도입링을 2개(22a), (22b) 설치하고, CVD용 가스(2)를 그 한쪽(22a)을 통해서 공급하거나, 에칭용 가스(3)를 다른쪽(22b)을 통해서 공급함으로써 반응실(17)내에 도입하는 가스의 전환을 행하고 있었다. 그러나, 가스도입링을 1개만 설치하고, 외부에서 이 가스도입링에 공급하는 반응가스를 전환함으로써 반응실(17)에의 도입가스를 전환하도록 해도 된다.
이와 같이, 본원 발명 바이어스 ECRCVD 장치에는 여러가지의 변형예가 고려된다.
제3a도 내지 d도는 본원 발명 반도체장치의 제조방법의 제2의 실시예를 공정순으로 도시한 단면도이다.
(A) 제3a도에 도시한 바와 같이, 반도체기판(1)의 표면에 예를들면 SiO2로 이루어진 패드층(두께 예를들면 50-100Å)(7)을 통해서 다결정실리콘으로 이루어진 에칭스톱층(6)을 형성한다.
또한, 에칭스톱층(6) 형성 후 2점쇄선으로 도시한 바와 같이 에칭스톱층(6) 표면에 SiO2또는 SiN으로 이루어진 캐핑층(8)을 형성해서 다음 레이저빔에 의한 아닐공정에서의 에칭스톱층(6) 표면의 산화를 방지하도록 해도 된다.
(B) 다음에, 예를들면 엑시머레이저에 의해 제1b도에 도시한 바와 같이 레이저빔을 조사해서 다결정실리콘으로 이루어진 에칭스톱층(6)만을 가열하고, 에칭스톱층(5)의 그 레인을 적당히 성장시킨다. 이와 같이 에칭스톱층(6)을 레이저빔에 의해 아닐함으로써 그 레인성장을 발생하게 하는 것은 다음 이유에 의한다.
제1e도에 도시한 이방성에칭에 의해 절연막(3), (3a)을 에칭한 경우 에칭 후에 에칭스톱층(6)의 표면에 근소하기는 하지만 바이어스 ECR법으로 성장시킨(3a)의 SiO2가 에칭스톱층(6)의 그레인 중에 남으므로, 제거할 필요가 있다. 그렇지 않으면 KOH를 사용한 에칭스톱층(60을 제거할 수 없게 될 염려가 있기 때문이다. 그러나, 에칭스톱층(6)을 CVD에 의해 형성한 채로라면 표면에 그레인바운더리나 요철이 있으므로, 바이어스 ECRCVD 법으로 형성한 절연막(3a)이나, SiO2막은 그레인바운더리나 요철에 따라 패어 들어간 상태로 형성된다. 따라서, 그 SiO2막을 불산(弗酸) HF에 의해 단시간에 간단히 제거할 수는 없는가 해서, 시간을 들여 제거하려고 하면 트렌치내의 절연막(3)의 표면부까지 제거될 우려가 있다. 그래서, 에칭스톱층(6)을 CVD에 의해 형성한 후 레이저빔으로 아닐해서 그 레인을 성장시킴으로써 표면의 요철을 적게 하고, 나아가서는 그레인바운더리에 남는 SiO2막을 불산 등으로 간단히 단시간에 제거할 수 있도록 하는 것이다. 이것이 본 실시예의 제1도에 도시한 실시예와의 최대의 차이다.
(C) 다음에, 이방성에칭에 의해 제3c도에 도시한 바와 같이 트렌치(2)를 형성한다.
(D) 다음에, 가열산화에 의해 제3d도에 도시한 바와 같이 트렌치(2)의 벽면, 저면에 Sio2막(9)을 패시베이션막으로서 형성한다.
그후는 제1c도 이후의 공정을 행함으로써, 트렌치 분리를 행한다.
본 실시예에 의하면, 역할을 끝내고 불필요해진 에칭스톱층(6)은 표면이 평탄하므로 표면의 산화막의 제거가 용이하며, 나아가서는 표면산화막 제거 후의 에칭스톱층(이른바 본체)의 제거도 용이해진다.
제4a도 내지 d도는 본원 발명 반도체장치의 제조방법의 제3의 실시예를 공정순으로 도시한 단면도이다.
(A) 반도체기판(1)의 표면에 패드층(7)을 통해서 다결정실리콘으로 이루어진 에칭스톱(층)(6)을 형성하고(또한, 제2의 실시예와 같이 그후 레이저빔으로 아닐해도 됨), 트렌치(2)를 형성한 후, 바이어스 ECRCVD에 의해 절연막(3)으로 트렌치(2)를 메운다. 제4a도는 그 매입 후의 상태를 도시한다.
(B) 다음에, 제4b도에 도시한 바와 같이 이방성에칭에 의해 절연막(3), (3a)을 에칭스톱층(6)의 대략 막두께만큼 에칭백한다.
(C) 다음에, 제4c도에 도시한 바와 같이 레지스트막(4)으로 트렌치내의 절연막(3)을 마스크한다.
(D) 이어서, 제4d도에 도시한 바와 같이 레지스트막(4)을 마스크로 하는 에칭에 의해 트렌치외의 절연막(3a)을 제거한다.
그 후는 레지스트막(4)을 박리하고, 에칭스톱층(6)을 KOH에 의해 제거하고, 패드층(7)을 불산 HF에 의해 제거한다.
본 실시예는 바이어스 ECRCVD에 의한 절연막(3)의 형성 후, 바이어스 ECRCVD에 의한 수평복귀에칭을 행하지 않고 곧바로 이방성에칭을 행하고, 이 이방성에칭만으로 트렌치외 절연막(3a) 제거시의 에칭 마스크용 레지스트막(4)을 형성하는데 필요한 스페이스를 확보한다. 또한, 바이어스 ECRCVD에 의한 절연막(3a)의 형성과, 공정(B)의 이방성에칭과는 제2도에 도시한 바이어스 ECRCVD 장치를 사용하면 연속적으로 행할 수 있는 것은 물론이다.
제5도는 제4도에 도시한 반도체장치의 제조방법의 변형예를 도시한 단면도이다. 본 변형예에는 절연막(3), (3a)에 대한 이방성에칭[공정(B)]에 의해 에칭하는 두께를 에칭스톱층(6)의 막두께보다 적당히 얇게 한 것이다. 제5도에 있어서, 2점쇄선은 반도체기판의 표면과 같은 높이의 곳을 표시하고 있으며, 절연막(3)의 표면은 그 2점쇄선으로 표시한 높이보다 높아진다. 이와 같이 하는 것은 트렌치(2)를 절연막(3)으로 절대로 부족이 생기지 않도록 메우고, 후에 층간 절연막을 형성한 경우의 트렌치어깨부에서의 내압부족을 확실하게 방지하기 위해서이다.
이와 같이 본원 발명은 여러형태로 실시할 수 있으며, 여러가지 변형을 생각할 수 있다.
상기와 같이, 본원 발명 반도체장치의 제조방법의 제1의 것은 기판의 표면부에 트렌치를 형성하고, 이어서 이 트렌치를 바이어스 ECRCVD에 의해 형성한 절연막으로 메우고, 이어서 그것을 메울 때에 트렌치외에 형성된 절연막에 의한 트렌치상의 홈의 폭을 넓게하기 위한 절연막에 대한 수평복귀에칭을 행하고, 그후 상기 트렌치내의 절연막을 마스크로서 트렌치외의 절연막을 제거하는 반도체장치의 제조방법으로서, 이 트렌치를 형성하기 전에 기판표면에 절연막에 대한 에칭에 대해 내에칭성을 가진 에칭스톱층을 미리 형성해 두고, 트렌치내 절연막을 마스크로서의 트렌치외 절연막의 제거 후 상기 에칭스톱층을 제거하는 것을 특징으로 하는 것이다.
따라서, 본원 발명 반도체장치의 제조방법의 제1의 것에 의하면, 트렌치 및 절연막을 형성한 후의 트렌치외 절연막의 이방성에칭에 있어서 트렌치내의 절연막의 표면부가 제거되어도 그 제거되는 두께가 에칭스톱층의 두께와 대략 같게 해 두면 트렌치내의 절연막의 표면은 기판의 표면과 대략 같은 높이가 되도록 할 수 있다. 따라서, 그 후 트렌치내의 절연막을 마스크 한 트렌치외 절연막의 이방성에칭 및 에칭스톱층의 에칭에 의해 트렌치가 부족없이 절연막으로 메워지고, 트렌치외 절연막이 완전히 제거된 곳의 평탄하게 메워진 상태가 실현된다.
본원 발명 반도체장치의 제조방법의 제2의 것은 제1의 것에 있어서, 에칭스톱층을 다결정실리콘에 의해 형성하기로 하고, 이 에칭스톱층의 형성 후에 이것을 그레인성장시키는 아닐공정을 가진 것을 특징으로 하는 것이다.
따라서, 본원 발명 반도체장치의 제조방법의 제2의 것에 의하면, 다결정실리콘으로 이루어진 에칭스톱층이 아닐에 의해 그레인 성장하고, 표면이 평탄해진다. 따라서, 그후 에칭스톱층의 평탄한 표면에 생기는 산화막을 에칭스톱층의 제거 전에 완전한 제거를 용이하게 할 수 있다. 따라서, 에칭스톱층의 제거가 용이해진다.
본원 발명 바이어스 ECRCVD 장치는 반응실내에 도입하는 가스를 절연막형성용 가스와 절연막에칭용 가스와의 사이에서 전환할 수 있도록 해서 이루어진 것을 특징으로 하는 것이다.
따라서, 본원 발명 바이어스 ECRCVD 장치에 의하면, 가스를 전환 할 수 있으므로, 가스의 전환에 따라 CVD와 에칭을 연속적으로 행할 수 있어서, 드루풋을 높일 수 있다.

Claims (3)

  1. 기판의 표면부에 트렌치를 형성하고, 이어서 상기 트렌치를 바이어스 ECRCVD로 형성된 절연막으로 메우고, 이어서 상기 트렌치를 메울때에 트렌치 외에 형성된 절연막에 의한 트렌치 상의 홈폭을 넓게 하기 위해 절연막에 대한 수평복귀에칭을 행하고, 그 후 상기 트렌치 내의 절연막을 마스크하여 트렌치 외의 절연막을 제거하는 반도체장치의 제조방법으로서, 상기 트렌치를 형성하기 전에 기판 표면에 절연막에 대한 에칭에 대해서 내에칭성을 가진 에칭스톱층을 미리 형성해 두고, 트렌치 내의 절연막을 마스크하여 트렌치 외의 절연막을 제거한 후 상기 에칭스톱층을 제거하되, 상기 트렌치 내의 절연막이 제거되는 두께가 에칭스톱층의 두께와 거의 동일한 것을 특징으로 하는 반도체장치의 제조방법.
  2. 제1항에 있어서, 상기 에칭스톱층을 다결정실리콘층에 의해 형성하고, 상기 에칭스톱층의 형성 후에 에칭스톱층을 그레인 성장시키는 아닐 공정을 갖는 것을 특징으로 하는 반도체장치의 제조방법.
  3. 반응실 내에 도입하는 가스를 절연막 형성용 가스와 절연막 에칭용 가스와의 사이에서 전환할 수 있도록 하는 것을 특징으로 하는 바이어스 ECRCVD 장치.
KR1019900017101A 1989-10-25 1990-10-25 반도체장치의 제조방법과 그것에 사용하는 바이어스 이씨알씨브이디장치 Expired - Fee Related KR100188896B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP1-277929 1989-10-25
JP1277929A JP2870054B2 (ja) 1989-10-25 1989-10-25 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
KR910008867A KR910008867A (ko) 1991-05-31
KR100188896B1 true KR100188896B1 (ko) 1999-07-01

Family

ID=17590254

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900017101A Expired - Fee Related KR100188896B1 (ko) 1989-10-25 1990-10-25 반도체장치의 제조방법과 그것에 사용하는 바이어스 이씨알씨브이디장치

Country Status (5)

Country Link
US (1) US5242853A (ko)
EP (1) EP0424905B1 (ko)
JP (1) JP2870054B2 (ko)
KR (1) KR100188896B1 (ko)
DE (1) DE69030709T2 (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3231096B2 (ja) * 1991-10-15 2001-11-19 キヤノン株式会社 液体噴射記録ヘッド用基体、その製造方法および液体噴射記録ヘッドならびに液体噴射記録装置
US5244827A (en) * 1991-10-31 1993-09-14 Sgs-Thomson Microelectronics, Inc. Method for planarized isolation for cmos devices
DE69232648T2 (de) * 1991-11-29 2003-02-06 Sony Corp., Tokio/Tokyo Verfahren zur Herstellung einer Grabenisolation mittels eines Polierschritts und Herstellungsverfahren für eine Halbleitervorrichtung
DE59402986D1 (de) * 1993-07-27 1997-07-10 Siemens Ag Verfahren zur Herstellung eines Halbleiterschichtaufbaus mit planarisierter Oberfläche und dessen Verwendung bei der Herstellung eines Bipolartransistors sowie eines DRAM
FR2727768B1 (fr) * 1994-12-05 1997-01-10 Alcatel Nv Procede pour former une couche de silice a eliminer ulterieurement et procede pour rapporter un composant en optique integree
US5851899A (en) * 1996-08-08 1998-12-22 Siemens Aktiengesellschaft Gapfill and planarization process for shallow trench isolation
KR100226736B1 (ko) * 1996-11-07 1999-10-15 구본준 격리영역 형성방법
US5858866A (en) * 1996-11-22 1999-01-12 International Business Machines Corportation Geometrical control of device corner threshold
US5721173A (en) * 1997-02-25 1998-02-24 Kabushiki Kaisha Toshiba Method of forming a shallow trench isolation structure
US5728621A (en) * 1997-04-28 1998-03-17 Chartered Semiconductor Manufacturing Pte Ltd Method for shallow trench isolation
US6046088A (en) * 1997-12-05 2000-04-04 Advanced Micro Devices, Inc. Method for self-aligning polysilicon gates with field isolation and the resultant structure
US6228741B1 (en) 1998-01-13 2001-05-08 Texas Instruments Incorporated Method for trench isolation of semiconductor devices
JPH11233609A (ja) * 1998-02-13 1999-08-27 Mitsubishi Electric Corp 半導体装置及びその製造方法
US6048775A (en) * 1999-05-24 2000-04-11 Vanguard International Semiconductor Corporation Method to make shallow trench isolation structure by HDP-CVD and chemical mechanical polish processes
US6261957B1 (en) 1999-08-20 2001-07-17 Taiwan Semiconductor Manufacturing Company Self-planarized gap-filling by HDPCVD for shallow trench isolation
US7554055B2 (en) * 2005-05-03 2009-06-30 Hitachi Global Storage Technologies Netherlands B.V. Method for making ohmic contact to silicon structures with low thermal loads
JP2007173383A (ja) * 2005-12-20 2007-07-05 Sharp Corp トレンチ素子分離領域の形成方法、窒化シリコン膜ライナーの形成方法、半導体装置の製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4104086A (en) * 1977-08-15 1978-08-01 International Business Machines Corporation Method for forming isolated regions of silicon utilizing reactive ion etching
US4274909A (en) * 1980-03-17 1981-06-23 International Business Machines Corporation Method for forming ultra fine deep dielectric isolation
US4564997A (en) * 1981-04-21 1986-01-21 Nippon-Telegraph And Telephone Public Corporation Semiconductor device and manufacturing process thereof
JPS59942A (ja) * 1982-06-28 1984-01-06 Oki Electric Ind Co Ltd 半導体装置の製造方法
JPS6021540A (ja) * 1983-07-15 1985-02-02 Nippon Telegr & Teleph Corp <Ntt> 半導体装置の製造方法
JPS6053045A (ja) * 1983-09-02 1985-03-26 Hitachi Ltd 絶縁分離方法
JPS618945A (ja) * 1984-06-25 1986-01-16 Nec Corp 半導体集積回路装置
US4554728A (en) * 1984-06-27 1985-11-26 International Business Machines Corporation Simplified planarization process for polysilicon filled trenches
JPS622554A (ja) * 1985-06-27 1987-01-08 Seiko Epson Corp 半導体装置の製造方法
US4666556A (en) * 1986-05-12 1987-05-19 International Business Machines Corporation Trench sidewall isolation by polysilicon oxidation
US4851366A (en) * 1987-11-13 1989-07-25 Siliconix Incorporated Method for providing dielectrically isolated circuit
JP2717549B2 (ja) * 1988-07-07 1998-02-18 株式会社興人 御影石調人工ソリッド材
JPH0294050A (ja) * 1988-09-30 1990-04-04 Toshiba Corp インパクトジッタ軽減回路
IT1225625B (it) * 1988-11-03 1990-11-22 Sgs Thomson Microelectronics Procedimento per la realizzazione di strutture di isolamento incassate nel substrato di silicio per dispositivi cmos ed nmos.

Also Published As

Publication number Publication date
DE69030709D1 (de) 1997-06-19
US5242853A (en) 1993-09-07
EP0424905B1 (en) 1997-05-14
JPH03139858A (ja) 1991-06-14
KR910008867A (ko) 1991-05-31
EP0424905A3 (en) 1992-08-12
DE69030709T2 (de) 1997-12-18
EP0424905A2 (en) 1991-05-02
JP2870054B2 (ja) 1999-03-10

Similar Documents

Publication Publication Date Title
KR100188896B1 (ko) 반도체장치의 제조방법과 그것에 사용하는 바이어스 이씨알씨브이디장치
KR960016502B1 (ko) 집적 회로 분리 방법
EP0098687B1 (en) Method of manufacturing a semiconductor device including burying an insulating film
US5747377A (en) Process for forming shallow trench isolation
EP0444836B1 (en) Process for forming semiconductor device isolation regions
KR100288507B1 (ko) 반도체장치의제조방법
US6159822A (en) Self-planarized shallow trench isolation
US6033969A (en) Method of forming a shallow trench isolation that has rounded and protected corners
EP0674807A1 (en) Thin soi layer for fully depleted field effect transistors
US6171929B1 (en) Shallow trench isolator via non-critical chemical mechanical polishing
US6057214A (en) Silicon-on-insulation trench isolation structure and method for forming
US6579801B1 (en) Method for enhancing shallow trench top corner rounding using endpoint control of nitride layer etch process with appropriate etch front
US5981355A (en) Method of forming isolating region
EP0954022B1 (en) Method for providing shallow trench isolation of transistors
US6828213B2 (en) Method to improve STI nano gap fill and moat nitride pull back
US6586814B1 (en) Etch resistant shallow trench isolation in a semiconductor wafer
KR0165453B1 (ko) Y자형 트랜치를 이용한 반도체 소자의 분리 방법
KR100235971B1 (ko) 반도체 소자의 제조방법
KR0176151B1 (ko) 반도체 장치의 소자 분리 방법
KR100762843B1 (ko) 반도체 소자의 트렌치 절연막 형성 방법
US6716720B2 (en) Method for filling depressions on a semiconductor wafer
KR100800106B1 (ko) 반도체 소자의 트렌치 절연막 형성 방법
KR980012266A (ko) 반도체장치의 소자분리방법
US6780774B2 (en) Method of semiconductor device isolation
KR100226735B1 (ko) 격리막 형성 방법

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

A201 Request for examination
PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

R17-X000 Change to representative recorded

St.27 status event code: A-5-5-R10-R17-oth-X000

FPAY Annual fee payment

Payment date: 20050113

Year of fee payment: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20060115

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20060115

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000