KR0162463B1 - 디지탈 위상 조정 장치 - Google Patents

Abstract

본 발명은 디지털 위상 조정 장치에 관한 것으로, 종래에는 아날로그 위상 동기 루프를 이용하므로 필터의 구성을 위하여 외부에 정밀 저항 및 캐패시터를 별도로 부가하여야 하고 원하는 데이터의 주파수가 변하면 전압 제어 발진기의 구성을 변경하여야 하는 문제점이 있다. 이러한 종래의 문제점을 개선하기 위하여 본 발명은 디스크의 검출 신호로부터 복원된 데이터에서 검출한 동기 신호를 기준으로 데이터 클럭을 계수하여 그 계수값에 따라 데이터 복원을 위한 클럭을 발생시키고 상기 계수값에 따라 디스크의 선속도를 조절하여 원래의 데이터를 복원할 때 에러 발생을 방지하도록 창안한 것으로, 본 발명은 디지털 위상 동기 루프를 사용하여 테이터 클럭의 계수값에 따라 분주 클럭을 발생시키므로 프로그램에 의해 쉽게 구현할 수 있고 또한 부품의 수를 감소시켜 제조 단가를 절감할 수 있다.

Description

디지털 위상 조정 장치

제1도는 종래장치의 블럭도.

제2도는 본 발명에 따른 장치의 블럭도.

제3도는 본 발명에서 클럭 분주를 보인 표.

* 도면의 주요부분에 대한 부호의 설명

201 : 에지 검출기 202,204 : 카운터

203 : 주파수 곱셈기 205 : 데이터 래치

206 : 동기 검출기 207 : 제어기

본 발명은 대피엘엘(DPLL ; Digital Phase Locked Loop)에 관한 것으로 특히, 비동기 신호로부터 신호를 복원하는 디지털 위상 조정 장치에 관한 것이다.

종래의 장치는 제1도에 도시된 바와 같이, 입력 신호(S)와 분주 클럭(CLK/m)을 비교하여 위상 차를 구하는 위상 비교기(101)와, 이 위상 비교기(101)의 출력(DIFF)를 필터링하여 직류 성분을 출력하는 필터(102)와, 이 필터(102)의 출력(Vd)을 입력으로 하여 발진 주파수의 범위를 조정하여 클럭(CLK)을 생성하는 전압 제어 발진기(103)와, 이 전압 제어 발진기(103)의 출력(CLK)을 m분주하여 상기 위상 비교기(101)에 궤한시키는 분주기(104)로 구성한다.

상기 전압 제어 발진기(103)의 중심 주파수는 씨디(CD)의 경우 4.32MHz 이다.

이와 같은 종래 장치의 동작 과정을 설명하면 다음과 같다.

위상 비교기(101)는 신호(S)가 입력됨에 따라 분주기(104)의 분주 클럭(CLK/m)과 비교하여 그 차분 신호(DIFF)를 필터(102)에 입력시키게 된다.

이때, 필터(102)는 위상 비교기(101)의 출력(DIFF)을 필터링하여 직류성분(Vd)을 전압 제어 발진기(103)에 입력시키게 된다.

이에 따라, 전압 제어 발진기(103)는 필터(102)의 출력(Vd)에 따라 발진 주파수의 범위를 조정하여 클럭(CLK)를 발생시키는데,

여기서, 전압제어 발진기(103)는 필터(102)의 출력(Vd)이 기준 레벨과 일치하면 중심 주파수로 발진시키고, 기준 레벨보다 높으면 발진 주파수를 증가시키며, 낮으면 발진 주파수를 감소시키게 된다.

따라서, 상기의 과정을 반복 수행하여 전압 제어 발진기(103)의 발진 주파수의 범위를 조정함에 의해 위상이 조정된 클럭(CLK)을 출력하게 된다.

그리고, 전압 제어 발진기(103)의 출력(CLK)은 입력 신호(S)에 록(Lock)되어 있으므로 상기 클럭(CLK)의 상승 에지에서 데이터를 래치하면 원하는 데이터를 얻을 수 있다.

그러나, 종래에는 필터를 구성하기 위하여 외부에 정밀 저항 및 캐패시터를 별도로 부가하여야 하고 원하는 데이터의 주파수가 변하면 전압 제어 발진기의 구성을 변경하여야 하는 문제점이 있다.

본 발명은 종래의 문제점을 개선하기 위하여 디스크의 검출 신호로부터 복원된 데이터에서 검출한 동기 신호를 기준으로 데이터 클럭을 계수하여 그 계수값에 따라 데이터 복원을 위한 클럭을 발생시키고 상기 계수값에 따라 디스크의 선속도를 조절하여 원래의 데이터를 복원할 때 에러 발생을 방지하도록 창안한 디지털 위상 조정 장치를 제공함에 목적이 있다.

본 발명은 상기의 목적을 달성하기 위하여 입력 신호(S)로부터 에지를 검출할 때마다 리세트 신호(RST)를 출력하는 에지 검출 수단과, 외부 클럭(CLK1)을 입력으로 하여 체배함에 의해 클럭(CLK2)을 발생시키는 주파수 곱셈 수단과, 복원된 데이터(DATA)로부터 동기 신호(SYNC)을 검출하는 동기 검출 수단과, 이 동기 검출 수단의 출력(SYNC)에 리세트되어 외부 클럭(CLK1)을 계수함에 의해 계수값(Q)을 출력하는 제1카운터 수단과, 이 제1카운터 수단의 출력(Q)에 따라 상기 주파수 곱셈 수단의 출력(CLK2)을 분주하여 클럭(CLK3)을 출력하고 상기 에지 검출 수단의 출력(RST)에 의해 리세트되는 제2카운터 수단과, 이 제2카운터 수단의 출력(CLK3)에 따라 입력 신호(S)를 래치하여 복원 데이터(DATA)를 출력하는 데이터 래치 수단과, 상기 제1카운터 수단의 계수값(Q)에 따라 디스크의 회전 속도를 제어하기 위한 신호(MCTL)을 출력하는 제어 수단으로 구성한다.

이하, 본 발명을 도면에 의거 상세히 설명하면 다음과 같다.

제2도는 본 발명의 실시예를 도시한 블럭도로서 이에 도시한 바와 같이, 입력 신호(S)로부터 에지를 검출할 때마다 리세트 신호(RST)를 출력하는 에지 검출기(201)와, 외부 클럭(CLK1)을 입력으로 하여 8배 체배함에 의해 클럭(CLK2)을 발생시키는 주파수 곱셈기(203)와, 복원된 데이터(DATA)로부터 동기 신호(SYNC)를 검출하는 동기 검출기(206)와, 이 동기 검출기(206)의 출력(SYNC)에 리세트되어 외부 클럭(CLK1)을 계수함에 의해 계수값(Q)을 출력하는 카운터(204)와, 이 카운터(204)의 출력(Q)에 따라 상기 주파수 곱셈기(203)의 출력(CLK2)을 분주하여 클럭(CLK3)을 출력하고 상기 에지 검출기(201)의 출력(RST)에 의해 리세트되는 카운터(202)와, 이 카운터(202)의 출력(CLK3)에 따라 입력 신호(S)를 래치하여 복원 데이터(DATA)를 출력하는 데이터 래치(205)와, 상기 카운터(204)의 계수값(Q)에 따라 디스크의 회전 속도를 제어하기 위한 신호(MCTL)을 출력하는 제어기(207)로 구성한다.

이와같이 구성한 본 발명의 동작 및 작용 효과를 설명하면 다음과 같다.

동기 검출기(206)가 복원된 데이터(DATA)에서 동기 신호(SYNC)를 검출하면 상기 동기 신호(SYNC)에 리세트된 카운터(204)는 외부 클럭(CLK1)을 계수하여 계수값(Q)을 카운터(202)와 제어기(207)에 입력시키게 된다.

그리고, 외부 클럭(CLK1)을 입력으로 하는 주파수 곱셈기(203)가 8배 체배하여 클럭(CLK2)을 카운터(202)에 출력하고, 에지 검출기(201)가 입력 신호(S)로부터 에지를 검출할 때마다 리세트 신호(RST)를 상기 카운터(202)에 출력하게 된다.

여기서, 입력 신호(S)와 외부 클럭(CLK1)은 동일한 주파수를 갖는다.

이때, 카운터(202)는 동기 검출부(206)의 출력(SYNC)이 입력되면 카운터(204)의 출력(Q)에 따라 주파수 곱셈기(203)의 클럭(CLK2)을 분주하여 클럭(CLK3)을 데이터 래치(205)에 출력하며, 에지 검출부(201)에서 리세트 신호(RST)가 입력될 때마다 분주 동작을 리세트 시키게 된다.

이에 따라, 데이터 래치(205)는 카운터(202)의 분주 클럭(CLK3)의 상승 에지에서 입력 신호(S)를 래치하여 복원된 데이터(DATA)를 출력하게 된다.

여기서, 데이터 래치(205)의 출력(DATA)은 입력 신호(S)가 0이면 0이고 1이면 1을 출력하게 된다.

그리고, 제어기(207)는 카운터(204)의 계수값(Q)에 따라 디스크의 회전 속도를 제어하기 위한 신호(MCTL)를 출력하게 된다.

상기와 같은 동작은 디스크를 재생함에 따라 반복적으로 수행된다.

상기와 같은 동작을 씨디(CD)의 경우를 예를 들어 설명하면 다음과 같다.

디스크로부터 검출되는 입력 신호(S)로부터 원래의 데이터(DATA)를 복원함에 있어 원래의 데이터(DATA)의 주기를 T라 하면 상기 입력 신호(S)의 주기는 디스크의 선속도가 완전히 록(Lock)이 걸려 있는 경우 (3T~11T ; T=1/4.32MHz)가 된다.

이때, 디스크의 선속도가 일정하지 않으면 입력 신호(S)의 주기는 경우에 따라 3T보다 작을 수도 있고 11T보다 클 수도 있으므로 고정된 데이터 클럭(CLK1)으로는 원래의 데이터(DATA)를 복원할 수 없다.

따라서, 일반적으로 디스크와 데이터 클럭(CLK1)은 정확하게 동기되어 있지 않기 때문에 카운터(202)는 동기 검출기(206)로부터 동기신호(SYNC)가 입력되면 카운터(204)의 계수값(Q)에 따라 분주값을 선택하여 클럭(CLK2=8*CLK1)을 분주함으로써 클럭(CLK3)을 데이터 래치(206)에 출력하게 된다.

이에 따라, 데이터 래치(206)가 클럭(CLK3)의 상승 에지에서 입력 신호(S)를 래치하여 원래의 데이터를 복원하게 된다.

그러나, 디스크의 선속도가 일정하지 않아도 입력 신호(S)로부터 에러가 없는 데이터를 얻기 위하여 상기 입력 신호(S)에 위상 동기 루프(PLL)를 걸어 에러가 없는 데이터를 얻을 수 있다.

예를 들어, 카운터(204)의 계수값(Q)이 588인 경우 디스크의 선속도와 데이터 클럭(CLK1)은 정확하게 동기되어 있으므로 카운터(202)는 주파수 곱셈기(203)으로부터의 클럭(CLK2)을 8분주하고 그 분주 클럭(CLK3)의 상승 에지에서 데이터 래치(205)가 입력 신호(S)를 래치하여 원하는 데이터(DATA)를 복원하게 된다.

여기서, 카운터(204)의 계수값(Q)에 따른 카운터(202)의 분주값과 주파수 곱셈기(203)의 클럭(CLK2)은 제3도의 클럭 분주를 보인 표와 같다.

한편, 제어기(207)는 디스크의 선속도를 제어하는 신호를 생성하는데, 카운터(204)의 계수값(Q)이 588)이면 데이터 클럭(CLK1)에 정확하게 동기 되어 있고, 작으면 디스크의 선속도가 빠르며, 크면 디스크의 선속도가 느린 상태로 판단하게 된다.

이때, 제어기(207)는 카운터(204)의 계수값(Q)에 따라 디스크의 선속도를 조절하기 위하여 제어 신호(MCTL)을 출력함에 의해 모터의 속도를 조절하게 된다.

여기서, 아날로그 위상 동기 루프(PLL)인 경우에는 카운터(204)의 계수값(Q)에 따라 신속하게 위상 동기 루프를 걸어 데이터 클럭(CLK1)을 생성하기 때문에 약간의 디스크 선속도의 변화가 있어도 에러가 없는 데이터를 얻을 수 있다.

그러나, 디지털 위상 동기 루프인 경우에는 제3도의 표와 같이 상기 카운터(204)의 계수값(Q)에 따라 분주값을 선택하여 클럭(CLK3)을 발생시키기 때문에 임의의 분주값으로 동작하다가 인접한 분주값으로 동작하게 되면 에러가 누적되어 원하는 데이터를 복원하지 못하는 경우가 있다.

예를 들어, 분주값이 7에서 7.5로 변하는 경우 입력 신호(S)의 가장 긴 신호가 80T에서 분주값이 7로 세팅되면 가장 긴 신호의 경우 약 2T의 여유가 있으나, 디스크의 선속도가 늦어져서 카운터(204)의 계수값(Q)이 약 536정도가 되면 데이터에 에러가 발생한다.

또한, 디스크의 선속도를 높이기 위해서 제어기(207)에서 제어신호(MCTL)을 출력하였을 때 '588T' 시간내에 응답을 하지 못하고 지연될 경우 이미 선택되어 있는 분주값을 가지고 카운터(202)의 클럭(CLK3)을 발생시키기 때문에 데이터에 에러가 발생하게 된다.

따라서, 선속도의 변화는 '7T/588T'이상이 되지 않아야 하므로 선속도의 변화폭의 여유를 크게 하기 위하여 분주값의 중앙 예를 들면, 계수값(Q)이 588이 되도록 하고, 항상 계수값(Q)이 '570~606'사이에 있도록 하면 에러가 없는 데이터를 얻을 수 있다.

이러한 동작을 위하여 모터 제어 메커니즘의 특성이 좋아야 한다.

상기에서 상세히 설명한 바와 같이 본 발명은 디지털 위상 동기 루프를 사용하여 데이터 클럭의 계수값에 따라 분주 클럭을 발생시키므로 프로그램에 의해 쉽게 구현할 수 있고 또한, 부품의 수를 감소시켜 제조 단가를 절감할 수 있는 효과가 있다.

Claims (1)

1. 분주 클럭(CLK3)에 따라 입력 신호(S)를 래치하여 원래의 데이터(DATA)를 복원하는 데이터 래치 수단과, 이 데이터 래치 수단의 출력(DATA)로부터 동기 신호(SYNC)를 검출하는 동기 검출 수단과, 입력 신호(S)로부터 에지를 검출할 때마다 리세트 신호(RST)를 출력하는 에지 검출 수단과, 외부 클럭(CLK1)을 입력으로 하여 체배함에 의해 클럭(CLK2)을 발생시키는 주파수 곱셈 수단과, 외부 클럭(CLK1)을 계수하여 그 계수값(Q)을 출력하고 상기 동기 검출 수단의 출력(SYNC)에 의해 리세트되는 제1카운터 수단과, 상기 동기 검출 수단의 출력(SYNC)이 입력되면 상기 제1카운터 수단의 출력(Q)에 따라 분주값을 선택하여 상기 주파수 곱셈 수단의 출력(CLK2)을 분주함에 의해 클럭(CLK3)을 상기 데이터 래치 수단으로 출력하고 상기 에지 검출 수단의 출력(RST)에 의해 리세트되는 제2카운터 수단과, 상기 제1카운터 수단의 계수값(Q)에 따라 디스크의 회전 속도를 제어하기 위한 신호(MCTL)을 출력하는 제어 수단으로 구성한 것을 특징으로 하는 디지털 위상 조정 장치.