KR100190032B1 - Efm 데이타 복원용 클럭 발생방법 및 그 방법을 수행하는 위상동기 루프 - Google Patents
Efm 데이타 복원용 클럭 발생방법 및 그 방법을 수행하는 위상동기 루프 Download PDFInfo
- Publication number
- KR100190032B1 KR100190032B1 KR1019960009580A KR19960009580A KR100190032B1 KR 100190032 B1 KR100190032 B1 KR 100190032B1 KR 1019960009580 A KR1019960009580 A KR 1019960009580A KR 19960009580 A KR19960009580 A KR 19960009580A KR 100190032 B1 KR100190032 B1 KR 100190032B1
- Authority
- KR
- South Korea
- Prior art keywords
- clock
- frequency
- output
- phase
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
- H03L7/113—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using frequency discriminator
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
Description
Claims (5)
- 디스크에서 재생된 EFM신호를 복원하기 위한 클럭을 발생하는 방법에 있어서, 상기 EFM 신호의 상승 및 하강 엣지를 검출하는 단계, 상기 상승 및 상기 하강 엣지에 의해 결정되는 구간내에서 상기 클럭의 수를 카운팅 하는 단계, 상기 카운팅 값이 상기 하강 엣지 및 상기 상승 엣지에 들어올 수 있는 최소값 이상이고, 최대값 이하인가를 판단하는 단계, 상기 카운팅 값이 상기 최소값보다 적으면 상기 클럭의 주파수를 증가시키는 단계, 상기 카운팅 값이 상기 최대값보다 크면 상기 클럭의 주파수를 감소시키는 단계, 및 상기 카운팅 값이 상기 최대값 이하이고, 상기 최소값 이상이면 상기 클럭의 위상을 맞추는 단계를 구비하는 것을 특징으로 하는 EFM 데이타 복원용 클럭 발생 방법.
- 디스크에서 재생된 EFM 신호를 복원하기 의해 필요한 클럭을 발생하는 위상 동기 루프에 있어서, 상기 EFM신호의 펄스폭내에서 상기 클럭이 입럭되는 갯수를 검출하고, 갯수의 최대값 및 최소값과 검출된 갯수를 비교하고, 비교값에 직류 제어 신호에 응답하여 발진 주파수를 가변하고, 상기 발진 주파수에 상응하는 상기 클럭을 출력하는 전압 제어 발진기, 상기 전압 제어 발진기로부터 출력되는 상기 클럭을 상기 디스크의 소정 배속에 응답하여 분주하고, 분주된 클럭을 출력하는 프로그래머블 카운터, 상기 EFM신호와 상기 프로그래머블 카운터로부터 출력되는 클럭의 위상차를 검출하고, 위상차에 상응하는 신호를 출력하는 위상 검출수단, 상기 위상 검출수단의 출력과 상기 주파수 검출수단의 출력을 합성하는 합성수단 및 상기 합성 수단의 출럭에 따라 상기 직류 제어 신호를 출력하는 제어 신호 발생수단을 구비하는 것을 특징으로 하는 위상 동기 루프.
- 제2항에 있어서, 상기 주파수 검출수단은 상기 EMF 신호의 상승엣지 및 하강 엣지를 검출하는 더블 엣지 검출수단, 상기 상승 엣지 및 상기 하강 엣지 사이에 상기 프로그래머블 카운터로부터 출력되는 클럭의 갯수를 카운팅하는 카운터 및 상기 카운터의 카운팅값이 상기 최대값을 초과하는가 또는 상기 최소값미만인가를 상기 더블 엣지 검출수단의 출력에 응답하여 비교하고, 결과인 상기 비교값에 해당하는 신호를 출력하는 비교수단을 구비하는 것을 특징으로 하는 위상 동기 루프.
- 제2항에 있어서, 상기 전압 제어 발진기는 정지된 상기 디스크가 회전하려고 할 때 상기 클럭의 주파수를 주파수 잠금 범위에서 최하단 주파수로 설정하는 것을 특징으로 하는 위상 동기 루프.
- 제2항에 있어서, 상기 전압 제어 발진기는 상기 위상 동기 루프가 잠금 범위에 있지 않을 때, 상기 클럭의 주파수를 상기 디스크를 구동하는 스핀들 모터의 속도에 응답하여 가변하는 것을 특징으로 하는 위상 동기 루프.
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960009580A KR100190032B1 (ko) | 1996-03-30 | 1996-03-30 | Efm 데이타 복원용 클럭 발생방법 및 그 방법을 수행하는 위상동기 루프 |
NL1004141A NL1004141C2 (nl) | 1996-03-30 | 1996-09-30 | Werkwijze voor het genereren van een EFM-gegevens opnieuw instellend kloksignaal en fasegekoppelde schakeling voor het uitvoeren van de werkwijze. |
IT96MI002120A IT1284947B1 (it) | 1996-03-30 | 1996-10-11 | Metodo per generare un segnale di orologio di ripristino di dati efm e circuito ad aggancio di fase per attuare tale metodo |
JP29678796A JPH09284127A (ja) | 1996-03-30 | 1996-11-08 | Efmデータ復元用クロックの発生方法及びその方法を実行する位相同期ループ |
US08/815,416 US5920214A (en) | 1996-03-30 | 1997-03-11 | Method and apparatus for generating an eight-to-fourteen modulation data restoring clock signal |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960009580A KR100190032B1 (ko) | 1996-03-30 | 1996-03-30 | Efm 데이타 복원용 클럭 발생방법 및 그 방법을 수행하는 위상동기 루프 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970067249A KR970067249A (ko) | 1997-10-13 |
KR100190032B1 true KR100190032B1 (ko) | 1999-06-01 |
Family
ID=19454695
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960009580A Expired - Fee Related KR100190032B1 (ko) | 1996-03-30 | 1996-03-30 | Efm 데이타 복원용 클럭 발생방법 및 그 방법을 수행하는 위상동기 루프 |
Country Status (5)
Country | Link |
---|---|
US (1) | US5920214A (ko) |
JP (1) | JPH09284127A (ko) |
KR (1) | KR100190032B1 (ko) |
IT (1) | IT1284947B1 (ko) |
NL (1) | NL1004141C2 (ko) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100524897B1 (ko) * | 1998-03-17 | 2006-01-12 | 삼성전자주식회사 | 컴팩트 디스크 시스템의 프레임 동기신호 검출장치 및 이를 이용한 프레임 동기 신호 검출방법 |
KR100585052B1 (ko) * | 1997-11-12 | 2006-11-30 | 삼성전자주식회사 | 컴팩트 디스크 시스템의 프레임 동기 신호 검출 장치 및 방법 |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2972657B2 (ja) * | 1997-06-20 | 1999-11-08 | 山形日本電気株式会社 | Efm信号のフレーム周期検出回路及びefm信号再生用ビット同期クロック信号の周波数制御方法 |
KR200314154Y1 (ko) * | 1997-12-29 | 2003-08-14 | 엘지정보통신주식회사 | 디피피엘엘에서 주파수와 위상 동시 보상 장치 |
GB2339352B (en) * | 1998-06-30 | 2002-02-06 | Lsi Logic Corp | Testing analog to digital converters |
JP4297552B2 (ja) * | 1998-07-06 | 2009-07-15 | 富士通マイクロエレクトロニクス株式会社 | セルフ・タイミング制御回路 |
JP3462786B2 (ja) * | 1999-03-30 | 2003-11-05 | 三洋電機株式会社 | デジタル復調装置 |
US6326826B1 (en) * | 1999-05-27 | 2001-12-04 | Silicon Image, Inc. | Wide frequency-range delay-locked loop circuit |
FI20001000L (fi) * | 2000-04-27 | 2001-10-28 | Nokia Mobile Phones Ltd | Menetelmä ja järjestely taajuusmoduloidun signaalin vastaanottamiseksi |
US7220289B2 (en) | 2001-03-22 | 2007-05-22 | Oryxe Energy International, Inc. | Method and composition for using organic, plant-derived, oil-extracted materials in diesel fuel additives for reduced emissions |
GB2377345B (en) * | 2001-07-02 | 2004-06-16 | Motorola Inc | Time synchronisation system and method |
US7145855B2 (en) * | 2002-07-30 | 2006-12-05 | Media Tek Inc. | Method of controlling an optical disk drive by calculating a target frequency of a DPLL signal |
CN101383172B (zh) * | 2002-10-23 | 2012-04-18 | 松下电器产业株式会社 | 频率和相位控制装置以及最大似然解码器 |
KR20050104386A (ko) * | 2003-02-24 | 2005-11-02 | 코닌클리케 필립스 일렉트로닉스 엔.브이. | 광 기록장치용 타이밍 제어회로 |
TWI288398B (en) * | 2004-12-08 | 2007-10-11 | Realtek Semiconductor Corp | Clock generating apparatus and method in optical storage system |
US20060239661A1 (en) * | 2005-04-22 | 2006-10-26 | Mediatek Inc. | Frequency detection methods |
DE102005032375A1 (de) * | 2005-07-08 | 2007-04-12 | Deutsche Thomson-Brandt Gmbh | Demodulation eines Abtastsignals eines Speichermediums |
CN101288258B (zh) * | 2005-07-28 | 2012-01-25 | Ima工业机械自动装置股份公司 | 用于在分布式系统的数字单元中交换信息的方法 |
US7764759B2 (en) * | 2006-06-13 | 2010-07-27 | Gennum Corporation | Linear sample and hold phase detector for clocking circuits |
US8095102B2 (en) * | 2008-11-17 | 2012-01-10 | Infineon Technologies Ag | Phase-lock loop |
TWI695585B (zh) * | 2019-07-31 | 2020-06-01 | 力林科技股份有限公司 | 脈波寬度調變控制電路以及脈波寬度調變信號的控制方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5416809A (en) * | 1991-03-13 | 1995-05-16 | Sony Corporation | Digital phase locked loop apparatus |
US5278874A (en) * | 1992-09-02 | 1994-01-11 | Motorola, Inc. | Phase lock loop frequency correction circuit |
JP2616357B2 (ja) * | 1992-09-28 | 1997-06-04 | ヤマハ株式会社 | 位相ロックループ回路 |
DE4344867C1 (de) * | 1993-12-29 | 1995-04-06 | Ant Nachrichtentech | Digitaler Phasendetektor |
US5661425A (en) * | 1994-06-20 | 1997-08-26 | Sharp Kabushiki Kaisha | Digital PLL circuit |
US5594763A (en) * | 1995-06-06 | 1997-01-14 | Cirrus Logic, Inc. | Fast synchronizing digital phase-locked loop for recovering clock information from encoded data |
-
1996
- 1996-03-30 KR KR1019960009580A patent/KR100190032B1/ko not_active Expired - Fee Related
- 1996-09-30 NL NL1004141A patent/NL1004141C2/nl not_active IP Right Cessation
- 1996-10-11 IT IT96MI002120A patent/IT1284947B1/it active IP Right Grant
- 1996-11-08 JP JP29678796A patent/JPH09284127A/ja active Pending
-
1997
- 1997-03-11 US US08/815,416 patent/US5920214A/en not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100585052B1 (ko) * | 1997-11-12 | 2006-11-30 | 삼성전자주식회사 | 컴팩트 디스크 시스템의 프레임 동기 신호 검출 장치 및 방법 |
KR100524897B1 (ko) * | 1998-03-17 | 2006-01-12 | 삼성전자주식회사 | 컴팩트 디스크 시스템의 프레임 동기신호 검출장치 및 이를 이용한 프레임 동기 신호 검출방법 |
Also Published As
Publication number | Publication date |
---|---|
JPH09284127A (ja) | 1997-10-31 |
KR970067249A (ko) | 1997-10-13 |
NL1004141C2 (nl) | 1997-10-02 |
ITMI962120A1 (it) | 1998-04-11 |
US5920214A (en) | 1999-07-06 |
IT1284947B1 (it) | 1998-05-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100190032B1 (ko) | Efm 데이타 복원용 클럭 발생방법 및 그 방법을 수행하는 위상동기 루프 | |
TW421921B (en) | PLL circuit | |
EP0714097A2 (en) | Disc player apparatus | |
US5666341A (en) | Data detection apparatus | |
JP3088233B2 (ja) | 再生クロック生成回路 | |
JP3407197B2 (ja) | PLL(PhaseLockedLoop)回路 | |
KR101079758B1 (ko) | 디지털 위상동기루프 장치 | |
JP2005025865A (ja) | 位相誤差判定方法、デジタルpll装置 | |
JP3434421B2 (ja) | 離散的な記録長で変調記録されたデジタル情報を再生する装置 | |
JPH1116293A (ja) | 電圧制御発振回路及びディスク再生装置 | |
JP2839620B2 (ja) | クロック生成用pll回路 | |
US5889418A (en) | Frequency detector of phase locked loop | |
JP3479459B2 (ja) | Pll回路 | |
JP3342937B2 (ja) | データ再生用pll回路の制御装置及びデータ再生システム | |
JPS58100206A (ja) | デジタル信号の再生装置 | |
KR100217185B1 (ko) | 다종 디스크 재생장치용 위상동기루프의 전압제어발진기 입력전압 조정장치 | |
KR100186394B1 (ko) | 광디스크 시스템의 비트클럭 회복장치 | |
JPH0785331B2 (ja) | デイジタルpll | |
KR100208377B1 (ko) | 디지탈 비디오 디스크 재생장치의 채널비트클럭 재생회로 | |
KR100212144B1 (ko) | 고배속 광 디스크 재생 장치의 주파수 합성기 | |
KR100200733B1 (ko) | 재생 장치의 와이드 캡쳐 위상동기루프회로의 로킹 억세스 타임을 감소하기 위한 장치 | |
JPH0757384A (ja) | ディスクプレーヤ | |
JPH0376551B2 (ko) | ||
JPH0376552B2 (ko) | ||
JPH0135420B2 (ko) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 19960330 |
|
PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 19960330 Comment text: Request for Examination of Application |
|
PG1501 | Laying open of application | ||
E701 | Decision to grant or registration of patent right | ||
PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 19981230 |
|
GRNT | Written decision to grant | ||
PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 19990119 Patent event code: PR07011E01D |
|
PR1002 | Payment of registration fee |
Payment date: 19990120 End annual number: 3 Start annual number: 1 |
|
PG1601 | Publication of registration | ||
PR1001 | Payment of annual fee |
Payment date: 20011207 Start annual number: 4 End annual number: 4 |
|
PR1001 | Payment of annual fee |
Payment date: 20021209 Start annual number: 5 End annual number: 5 |
|
PR1001 | Payment of annual fee |
Payment date: 20031209 Start annual number: 6 End annual number: 6 |
|
PR1001 | Payment of annual fee |
Payment date: 20041209 Start annual number: 7 End annual number: 7 |
|
PR1001 | Payment of annual fee |
Payment date: 20051206 Start annual number: 8 End annual number: 8 |
|
PR1001 | Payment of annual fee |
Payment date: 20061221 Start annual number: 9 End annual number: 9 |
|
FPAY | Annual fee payment |
Payment date: 20080102 Year of fee payment: 10 |
|
PR1001 | Payment of annual fee |
Payment date: 20080102 Start annual number: 10 End annual number: 10 |
|
LAPS | Lapse due to unpaid annual fee | ||
PC1903 | Unpaid annual fee |
Termination category: Default of registration fee Termination date: 20091210 |