[go: up one dir, main page]

KR0120565B1 - 래치-업을 방지한 씨모스형 데이타 출력버퍼 - Google Patents

래치-업을 방지한 씨모스형 데이타 출력버퍼

Info

Publication number
KR0120565B1
KR0120565B1 KR1019940008048A KR19940008048A KR0120565B1 KR 0120565 B1 KR0120565 B1 KR 0120565B1 KR 1019940008048 A KR1019940008048 A KR 1019940008048A KR 19940008048 A KR19940008048 A KR 19940008048A KR 0120565 B1 KR0120565 B1 KR 0120565B1
Authority
KR
South Korea
Prior art keywords
data output
output terminal
pull
transistor
node
Prior art date
Application number
KR1019940008048A
Other languages
English (en)
Other versions
KR950030487A (ko
Inventor
이동민
홍형선
Original Assignee
김주용
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업주식회사 filed Critical 김주용
Priority to KR1019940008048A priority Critical patent/KR0120565B1/ko
Priority to JP7092438A priority patent/JPH088715A/ja
Priority to DE19514347A priority patent/DE19514347C2/de
Priority to US08/423,860 priority patent/US5546020A/en
Publication of KR950030487A publication Critical patent/KR950030487A/ko
Application granted granted Critical
Publication of KR0120565B1 publication Critical patent/KR0120565B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0018—Special modifications or use of the back gate voltage of a FET

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Abstract

본 발명은 데이타 출력단의 전위가 전원전압보다 높은 경우에 래치-업이 유발되는 것을 방지하기 위하여, 데이타 출력버퍼의 풀-업 드라이버단에 소오스와 벌크인 N-웰이 상기 풀-업 드라이버의 벌크에 접속되며 게이트로 전원전압이 인가되고 드레인이 데이타 출력버퍼의 출력단에 연결된 피모스형 트랜지스터로 이루어진 래치-업 방지회로를 포함하는 데이타 출력버퍼에 관한 기술이다.

Description

래치-업을 방지한 씨모스형 데이타 출력버퍼
제1도는 종래의 엔모스형 데이타 출력버퍼의 한예를 도시한 회로도.
제2도는 종래의 엔모스형 데이타 출력버퍼의 다른예를 도시한 회로도.
제3도는 종래의 씨모스형 데이타 출력버퍼의 한예를 도시한 회로도.
제4도는 본 발명에 의한 씨모스형 데이타 출력버퍼의 실시예를 도시한 회로도.
본 발명은 반도체 소자의 씨모스(CMOS)형 데이타 출력버퍼(data output buffer)에 관한 것으로, 특히 데이타 출력단의 전위가 전원전압(Vcc)보다 높은 경우에 래치-업(latch-up)이 유발되는 것을 방지하기 위하여, 풀-업 드라이버(pull-up driver)단에 래치-업 방지회로를 포함하는 데이타 출력버퍼에 관한 것이다.
본 발명은 씨모스형 데이타 출력버퍼를 사용하는 모든 반도체 소자에 적용될 수 있다.
일반적으로, 현재의 반도체 기억소자에서는 데이타 출력버퍼의 풀-업, 풀-다운(pull-down) 드라이버(driver)로 엔모스(NMOS)형을 사용하고 있는데, 그 이유는 씨모스형이 간단한 회로 구성으로 고속 제품의 실현이 가능하지만 래치-업에 취약한 단점이 있기 때문이다. 그러면, 첨부된 도면을 참고하여 종래의 데이타 출력버퍼의 문제점에 대해 살펴보기로 한다.
제1도는 종래의 엔모스형 데이타 출력버퍼의 한예를 도시한 회로도로서, 입력데이타 DO와 인에이블 신호 OE를 NAND 논리연산하여 출력하는 제1NAND 게이트 NA1과, 상기 NAND 게이트 NA1으로부터의 출력신호를 반전시켜 노드 N1으로 출력하는 인버터12와, 상기 노드 N1과 노드 N2 사이에 접속된 N채널 모스 트랜지스터 MN3와, 상기 NAND게이트 NA1의 출력단과 노드 N3사이에 접속된 인버터 13 및 14와, 상기 N채널 모스 트랜지스터 MN3의 게이트와 노드 N3 사이에 접속되며 게이트로 전원전위가 인가되는 N채널 모스 트랜지스터 MN4와, 상기 노드 N3와 노드N4 사이에 접속된 인버터 15내지 17과, 상기 노드 N2와 노드 N4 사이에 접속된 커패시터 C1과, 고전원전위선(Vcc)과 출력단자 사이에 접속되며 게이트가 상기 노드 N2 사이에 연결된 N채널 모스 트랜지스터 MN1로 구성된다. 그리고, 상기 입력데이타의 반전신호와 인에이블신호를 NAND 연산한 신호를 노드 N5로 출력하는 NAND 게이트 NA2와, 상기 노드 N5의 신호를 반전시키는 인버터 18과, 상기 출력단자와 저전원전위선(Vss) 사이에 접속되며 게이트가 상기 인버터 18의 출력단에 연결되어 구성되어, 입력데이타 DO와 데이타 출력버퍼 인에이블신호 OE가 모두 '하이'일 때 노드 N2는 부트스트랩핑(bootstrapping) 동작에 의해 부트스트랩되어 상기 풀-업 트랜지스터 MN1을 턴-온시킴으써, 출력단으로 고전위를 공급하게 된다.
제2도는 종래의 엔모스형 데이타 출력버퍼의 다른예를 도시한 회로도로서, 입력데이타 DO와 인에이블신호 OE를 NAND 연산한 신호를 노드 N8로 출력하는 NAND 게이트 NA3와, 상기 노드 N8의 출력신호와 이 출력신호의 반전신호를 입력하여 차동증폭하기 위한 고전위전압선(Vpp)과 저전위전압선(Vss) 사이에 접속된 차동증폭기(MP1,MP2 및 MN5,MN6)와 상기 고전위전압선(Vpp)과 노드 N10 사이에접속되며 게이트가 상기 차동증폭기의 출력단자에 연결된 P채널 모스 트랜지스터 MP3와, 상기 노드 N10와 저전위전압선(Vss) 사이에 접속되며 게이트가 상기 노드 N8에 연결된 N채널 모스 트랜지스터 MN7과, 고전위전압선(Vcc)와 출력단자 사이에 접속되며 게이트가 상기 노트 N10에 연결된 풀-업 트랜지스터 MN8과, 상기 노드 N8과 노드 N9사이에 접속된 인버터 110,111과, 상기 출력단자와 저전위전압선(Vss) 사이에 접속되며 게이트가 상기 노드 N9에 연결된 풀-다운 트랜지스터 MN9로 구성된다. 입력데이타 DO 및 인에이블신호 OE가 모두 '하이'일 때, 차동증폭기의 출력신호(N7)는 로우가 되어 P채널 모스 트랜지스터 MP3와 풀-업 트랜지스터 MN8을 구동하게 되어 출력단자로 '하이'상태의 데이타를 출력한다.
그런데 상기 종래의 엔모스형 데이타 출력버퍼에 있어서, 제1도와 같이 부트스트랩(bootstrap) 방식을 이용한 엔모스형 데이타 출력버퍼의 경우에는 고속동작을 실현하기가 어렵고 노이즈에 취약하며, 제2도와 같이 고전압(Vpp)를 이용하는 경우에는 고전압 검출단과 링 발진단과 전하 펌핑단을 포함하는 고전압 발생회로를 별도로 구현해야 하므로 소자의 래이아웃(layout)면적이 증가하고 또한, 고전압 발생회로를 동작시키기 위해 스텐바이(standby) 전류가 증가하는 단점이 있었다. 그러므로, 종래의 엔모스형 데이타 출력버퍼의 문제점을 해결하기 위해 다시 씨모스형 데이타 출력버퍼를 사용하게 되었다.
제3도는 종래의 씨모스형 데이타 출력버퍼의 한예를 도시한 회로도로서, 입력데이타 DO와 인에이블신호 OE를 NAND 연산하여 노드 N11로 출력하는 NAND 게이트 NA4와, 상기 노드 N11과 노드N12 사이에 접속되며 게이트에 고전위전압선(Vcc)이 연결된 N채널 모스 트랜지스터 MN11과, 상기 고전위전압선(Vcc)과 출력단자 사이에접속되며 게이트가 상기 노드 N12에 연결되고 벌크단이 노드 N13에 연결된 풀-업 트랜지스터 MP4와, 고전위전압선(Vcc)과 노드 N13 사이에 접속되며 게이트가 출력단자에 연결되고 벌크단이 상기 노드 N13에 연결된 P채널 모스 트랜지스터 MP5와, 상기 노드 N11과 노드 N12사이에 접속되며 게이트가 출력단자에 연결되고 벌크단이 상기 노드 N13에 연결된 P채널 모스 트랜지스터 MP6와, 상기 노드 N12와 출력단자 사이에 접속되며 게이트가 고전위전압선(Vcc)에 연결되고 벌크단이 상기 노드 N13에 연결된 P채널 모스 트랜지스터 MP7로 구성된다. 그리고, 입력데이타 DO의 반전신호와 인에이블신호를 NAND 연산한 값을 출력하는 NAND 게이트 NA5와, 상기 NAND 게이트 NA5의 출력신호를 반전시키기 위한 인버터 113과, 상기 출력단자와 저전위전압선(Vss)사이에 접속되며 게이트가 상기 인버터 113의 출력단에 연결된 풀-다운 트랜지스터 MN10 으로 구성된다.
상기 데이타 출력버퍼에서 풀-업 드라이버의 P-N 졍션 턴-온 전압을 Vd라 하고, 드레인과 벌크가 풀-업 드라이버의 벌크인 노드(C)에 접속되며 소오스로 전원전압(Vcc)이 인가되고 게이트가 데이타 출력단(Dout)에 연결된 피모스형 트랜지스터 MP5의 문턱전압(threshold voltage)을 Vtp5라 할 때, Dout＜Vcc-│Vtp5│이면 노드 N13의 전위는 Vcc와 동일하고, Dout≥Vcc+Vd이면 노드 N13의 전위는 Dout-Vd와 동일하며, Vcc-│Vtp5│≤Dout＜VccVd이면 노드 N13은 플로팅(floating) 상태를 유지하게 된다.
즉, 데이타 출력단(Dout)의 전위가 전원전압(Vcc)보다 높은 경우에는 풀-업 드라이버의 드레인과 N-웰(well)사이에 형성된 P-N 졍션(junction)이 턴-온 되므로 풀-업 드라이버의 드레인에 접속된 데이타 출력단에서 N-웰(well) 노드 N13으로 정공(hole)이 주입되어 래치-업이 발생하는 문제가 있었다.
따라서 본 발명의 목적은 데이타 출력단(Dout)의 전위가 전원전압(Vcc)보다 높아질 경우 출력단으로부터 풀-업 트랜지스터의 N-웰로 정공이 주입됨으로써 일어나는 래치-업 현상을 방지시킨 씨모스형 데이타 출력버퍼를 제공하는데 있다.
상기 목적을 달성하기 위하여, 본 발명의 씨모스형 데이타 출력버퍼에서는 입력데이타의 전위레벨에 의해 전원전압을 출력단자로 공급하는 풀-업 트랜지스터와, 상기 입력데이타의 전위레벨에 의해 접지전압을 출력단자로 공급하는 풀-다운 트랜지스터와 상기 출력단자의 전위가 전원전압보다 높을 경우 상기 풀-업 트랜지스터의 드레인과 벌크 사이에 형성된 P-N 졍션이 턴-온 됨으로써 생기는 래치-업 현상을 막기 위해 상기 풀-업 트랜지스터의 벌크와 출력단자 사이에 접속되며 게이트로 전원전압이 인가되는 스위칭 수단을 구비하는 것을 특징으로 한다. 상기 스위칭 수단은 P채널 모스 트랜지스터이고, 이 트랜지스터의 문턱전압은 상기 풀-업 트랜지스터의 드레인과 벌크 사이에 존재하는 P-N 졍션의 턴-온 전압보다 절대가치가 작은 것을 특징한다.
이하, 본 발명의 일실시예에 관하여 첨부도면을 참조하면서 상세히 설명한다.
제4도는 본 발명에 의한 씨모스형 데이타 출력버퍼의 실시예를 도시한 회로도로서, 제3도의 데이타 출력버퍼에 P채널 모스 트랜지스터 MP8을 추가한 것이다. 상기 P채널 모스 트랜지스터 MP8은 소오스와 벌크(bulk)인 N-웰은 풀-업 드라이버의 벌크인 노드 N13에 접속되며 게이트로 전원전압(Vcc)이 인가되고 드레인은 데이타 출력단(Dout)에 연결되어 있다.
본 발명의 경우는 P채널 모스 트랜지스터 MP8의 문턱전압이 Vtp2 라 할 때, DoutVcc-｜Vtp5｜이면 노드 N13의 전위는 Vcc와 동일하고, Dout≥Vcc+｜Vtp8｜이면 노드 N13의 전위는 데이타 출력단(Dout)의 전위와 동일하며, Vcc-｜Vtp5｜≤DoutVcc+Vtp8｜이면 노드 N13은 플로팅 상태를 갖게 된다.
즉, 데이타 출력단(Dout)에 인가된 전위가 Vcc-｜Vtp1｜보다 작은 경우에는 종래의 경우와 동일하지만, 데이타 출력단(Dout)에 인가된 전위가 Vcc+｜Vtp2｜ 이상일 때에는 피모스형 트랜지스터 MP8이 턴-온되어 종래의 경우와는 달리 N-웰 노드 N13가 데이타 출력단(Dout)과 동일한 전위를 유지하므로, 데이타 출력단(Dout)으로부터 N-웰 노드 N13로 정공이 주입되는 것을 억제함으로써 씨모스형 데이타 출력버퍼 드라이버에 래치-업이 유발되는 것을 방지할 수 있다. 그리고, 상기 P채널 모스 트랜지스터 Mp8의 문턱전압(Vtp8)은 상기 풀-업 드라이버의 P-N 졍션 턴-온 전압(Vd) 보다 그 절대치가 작도록 구현한 것을 특징으로 한다.
이상에서 설명한 바와 같이, 본 발명의 씨모스형 데이타 출력버퍼에 의하면, 데이타 출력단(Dout)의 전위가 전원전압(Vcc) 보다 높아질 경우 출력단으로부터 풀-업 트랜지스터의 N-웰로 정공이 주입되어 일어나는 래치-업 현상을 방지시키는 래치-업 방지회로를 구현함으로써, 종래의 씨모스형 데이타 출력버퍼보다 래치-업에 강하고 엔모스형 데이타 출력버퍼에 비해서는 동작속도가 빠르고 노이즈를 줄이며 래이아웃 면적을 줄이는 매우 뛰어난 효과가 있다.

Claims (3)

  1. 반도체 메모리 소자에 있어서, 입력데이타의 전위레벨에 의해 전원전압을 출력단자로 공급하는 풀-업 트랜지스터와, 상기 입력데이타의 전위 레벨에 의해 접지전압을 출력단자로 공급하는 풀-다운 트랜지스터와, 상기 출력단자의 전위가 전원전압보다 높을 경우 상기 풀-업 트랜지스터의 드레인과 벌크 사이에 형성된 P-N 졍션이 턴-온됨으로써 생기는 래치-업 현상을 막기 위해 상기 풀-업 트랜지스터의 벌크와 출력단자 사이에 접속되며 게이트로 전원전압이 인가되는 스위칭 수단을 구비하는 것을 특징으로 하는 씨모스형 데이타 출력버퍼.
  2. 제1항에 있어서, 상기 스위칭 수단을 P채널 모스 트랜지스터인 것을 특징으로 하는 씨모스형 데이타 출력버퍼.
  3. 제2항에 있어서, 상기 스위칭 수단의 문턱전압은 상기 풀-업 트랜지스터의 드레인과 벌크 사이에 존재하는 P-N 졍션의 턴-온 전압보다 절대치가 작은 것을 특징으로 하는 씨모스형 데이타 출력버퍼.
KR1019940008048A 1994-04-18 1994-04-18 래치-업을 방지한 씨모스형 데이타 출력버퍼 KR0120565B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019940008048A KR0120565B1 (ko) 1994-04-18 1994-04-18 래치-업을 방지한 씨모스형 데이타 출력버퍼
JP7092438A JPH088715A (ja) 1994-04-18 1995-04-18 データ出力バッファ
DE19514347A DE19514347C2 (de) 1994-04-18 1995-04-18 Datenausgabepuffer
US08/423,860 US5546020A (en) 1994-04-18 1995-04-18 Data output buffer with latch up prevention

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940008048A KR0120565B1 (ko) 1994-04-18 1994-04-18 래치-업을 방지한 씨모스형 데이타 출력버퍼

Publications (2)

Publication Number Publication Date
KR950030487A KR950030487A (ko) 1995-11-24
KR0120565B1 true KR0120565B1 (ko) 1997-10-30

Family

ID=19381181

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940008048A KR0120565B1 (ko) 1994-04-18 1994-04-18 래치-업을 방지한 씨모스형 데이타 출력버퍼

Country Status (4)

Country Link
US (1) US5546020A (ko)
JP (1) JPH088715A (ko)
KR (1) KR0120565B1 (ko)
DE (1) DE19514347C2 (ko)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3369384B2 (ja) * 1995-07-12 2003-01-20 三菱電機株式会社 出力バッファ回路
EP0730299B1 (en) * 1995-02-28 2000-07-12 Co.Ri.M.Me. Circuit for biasing epitaxial regions
US6040711A (en) * 1995-03-31 2000-03-21 Sgs-Thomson Microelectronics S.R.L. CMOS output buffer having a switchable bulk line
EP0735686B1 (en) * 1995-03-31 2001-07-04 Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno Three-state CMOS output buffer circuit
US5723992A (en) * 1995-10-19 1998-03-03 Aspec Technology, Inc. Low leakage output driver circuit which can be utilized in a multi-voltage source
JP3431774B2 (ja) * 1995-10-31 2003-07-28 ヒュンダイ エレクトロニクス アメリカ 混合電圧システムのための出力ドライバ
KR100211537B1 (ko) * 1995-11-13 1999-08-02 김영환 정전기 방지기능을 갖는 트랜지스터 및 그 제조방법과 이를 이용한 데이타 출력버퍼
JP3210567B2 (ja) * 1996-03-08 2001-09-17 株式会社東芝 半導体出力回路
JP3340906B2 (ja) * 1996-03-13 2002-11-05 株式会社 沖マイクロデザイン 出力回路
US5877635A (en) * 1997-03-07 1999-03-02 Taiwan Semiconductor Manufacturing Co., Ltd. Full-swing buffer circuit with charge pump
JP4306821B2 (ja) * 1997-10-07 2009-08-05 株式会社ルネサステクノロジ 半導体記憶装置
JPH11214978A (ja) * 1998-01-26 1999-08-06 Mitsubishi Electric Corp 半導体装置
JPH11317657A (ja) * 1998-05-06 1999-11-16 Toshiba Corp トランスミッション・ゲート回路
US6144221A (en) 1998-07-02 2000-11-07 Seiko Epson Corporation Voltage tolerant interface circuit
US6239649B1 (en) 1999-04-20 2001-05-29 International Business Machines Corporation Switched body SOI (silicon on insulator) circuits and fabrication method therefor
US6362665B1 (en) * 1999-11-19 2002-03-26 Intersil Americas Inc. Backwards drivable MOS output driver
JP3489512B2 (ja) * 1999-11-24 2004-01-19 日本電気株式会社 ラッチアップ防止回路
US6326832B1 (en) * 2000-03-29 2001-12-04 National Semiconductor Corporation Full swing power down buffer with multiple power supply isolation for standard CMOS processes
US6496054B1 (en) * 2000-05-13 2002-12-17 Cypress Semiconductor Corp. Control signal generator for an overvoltage-tolerant interface circuit on a low voltage process
US6326835B1 (en) 2000-10-05 2001-12-04 Oki Electric Industry Co., Ltd. Input/output circuit for semiconductor integrated circuit device
JP4680423B2 (ja) * 2001-05-30 2011-05-11 株式会社リコー 出力回路
TWI306251B (en) * 2004-06-18 2009-02-11 Tian Holdings Llc System of sampleing interface for pick-up head
US8018268B1 (en) 2004-11-19 2011-09-13 Cypress Semiconductor Corporation Over-voltage tolerant input circuit
JP4882584B2 (ja) * 2006-08-07 2012-02-22 富士通セミコンダクター株式会社 入出力回路
US7605633B2 (en) * 2007-03-20 2009-10-20 Kabushiki Kaisha Toshiba Level shift circuit which improved the blake down voltage
JP2008283274A (ja) * 2007-05-08 2008-11-20 Seiko Epson Corp 入力インタフェース回路、集積回路装置および電子機器
US7683696B1 (en) * 2007-12-26 2010-03-23 Exar Corporation Open-drain output buffer for single-voltage-supply CMOS
US20160285453A1 (en) * 2015-03-25 2016-09-29 Qualcomm Incorporated Driver using pull-up nmos transistor
US10090838B2 (en) * 2015-09-30 2018-10-02 Silicon Laboratories Inc. Over voltage tolerant circuit

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3743930A1 (de) * 1987-12-23 1989-07-06 Siemens Ag Integrierte schaltung mit "latch-up"-schutzschaltung in komplementaerer mos-schaltungstechnik
US4709162A (en) * 1986-09-18 1987-11-24 International Business Machines Corporation Off-chip driver circuits
US5151619A (en) * 1990-10-11 1992-09-29 International Business Machines Corporation Cmos off chip driver circuit
JP2623374B2 (ja) * 1991-02-07 1997-06-25 ローム株式会社 出力回路
JPH04329024A (ja) * 1991-04-30 1992-11-17 Toshiba Corp 入出力バッファ回路
JPH057149A (ja) * 1991-06-27 1993-01-14 Fujitsu Ltd 出力回路
GB2258100B (en) * 1991-06-28 1995-02-15 Digital Equipment Corp Floating-well CMOS output driver
ATE139875T1 (de) * 1992-09-16 1996-07-15 Siemens Ag Cmos-pufferschaltung
US5300832A (en) * 1992-11-10 1994-04-05 Sun Microsystems, Inc. Voltage interfacing buffer with isolation transistors used for overvoltage protection
US5381061A (en) * 1993-03-02 1995-01-10 National Semiconductor Corporation Overvoltage tolerant output buffer circuit
US5396128A (en) * 1993-09-13 1995-03-07 Motorola, Inc. Output circuit for interfacing integrated circuits having different power supply potentials

Also Published As

Publication number Publication date
JPH088715A (ja) 1996-01-12
DE19514347C2 (de) 1998-03-26
KR950030487A (ko) 1995-11-24
DE19514347A1 (de) 1995-10-19
US5546020A (en) 1996-08-13

Similar Documents

Publication Publication Date Title
KR0120565B1 (ko) 래치-업을 방지한 씨모스형 데이타 출력버퍼
US6060904A (en) Level shifter circuit certainly operable although a power supply voltage is a low voltage
US5534800A (en) Sense amplifier, SRAM, and microprocessor
KR100211758B1 (ko) 멀티 파워를 사용하는 데이터 출력버퍼
US20060049852A1 (en) Sense amplifier with low common mode differential input signal
US6191636B1 (en) Input buffer/level shifter
US4916337A (en) TTL to CMOS logic level translator
CN110212900A (zh) 一种消除体效应与衬底泄露的双阱cmos互补开关
US6437604B1 (en) Clocked differential cascode voltage switch with pass gate logic
EP3975425A2 (en) Level converting enable latch
KR19990003041A (ko) 토글 플립-플롭 회로
KR100281281B1 (ko) 고전압 발생기
KR960027304A (ko) 센스 앰프의 구동 신호 발생 회로
KR20000043230A (ko) 데이타 입력버퍼
KR19990019750A (ko) 기판 바이어스전압 감지장치
JP3769310B2 (ja) 入力回路
KR100706778B1 (ko) 입력버퍼
KR100343448B1 (ko) 레벨 쉬프터
KR100253592B1 (ko) 클럭동기 래치회로
KR0172783B1 (ko) 데이타 출력 버퍼
KR960000899B1 (ko) 고전압 선택회로 및 그를 포함하는 데이타 출력버퍼
KR100242469B1 (ko) 고속 동작 교차 결합 증폭기
KR19980067333U (ko) 데이타 출력 버퍼
KR20000000993A (ko) 데이타 입력버퍼
KR20000003339A (ko) 해저드를 제거한 멀티플렉서

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19940418

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19940418

Comment text: Request for Examination of Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 19970222

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19970731

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19970819

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19970819

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20000726

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20010725

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20020716

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20030718

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20040719

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20050721

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20060720

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20070720

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20080728

Start annual number: 12

End annual number: 12

PR1001 Payment of annual fee

Payment date: 20090727

Start annual number: 13

End annual number: 13

PR1001 Payment of annual fee

Payment date: 20100726

Start annual number: 14

End annual number: 14

FPAY Annual fee payment

Payment date: 20110726

Year of fee payment: 15

PR1001 Payment of annual fee

Payment date: 20110726

Start annual number: 15

End annual number: 15

FPAY Annual fee payment

Payment date: 20120720

Year of fee payment: 16

PR1001 Payment of annual fee

Payment date: 20120720

Start annual number: 16

End annual number: 16

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20140709