[go: up one dir, main page]

JPS6386555A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS6386555A
JPS6386555A JP61231722A JP23172286A JPS6386555A JP S6386555 A JPS6386555 A JP S6386555A JP 61231722 A JP61231722 A JP 61231722A JP 23172286 A JP23172286 A JP 23172286A JP S6386555 A JPS6386555 A JP S6386555A
Authority
JP
Japan
Prior art keywords
drain
lead
source
electrode
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP61231722A
Other languages
English (en)
Other versions
JPH0262946B2 (ja
Inventor
Kazuhiko Inoue
和彦 井上
Yutaka Tomizawa
富沢　豊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP61231722A priority Critical patent/JPS6386555A/ja
Priority to US07/060,341 priority patent/US4775878A/en
Priority to DE87108583T priority patent/DE3787069T2/de
Priority to EP19870108583 priority patent/EP0265593B1/en
Publication of JPS6386555A publication Critical patent/JPS6386555A/ja
Publication of JPH0262946B2 publication Critical patent/JPH0262946B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/211—Design considerations for internal polarisation
    • H10D89/213—Design considerations for internal polarisation in field-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/80—FETs having rectifying junction gate electrodes
    • H10D30/87—FETs having Schottky gate electrodes, e.g. metal-semiconductor FETs [MESFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/351—Substrate regions of field-effect devices
    • H10D62/357—Substrate regions of field-effect devices of FETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item

Landscapes

  • Junction Field-Effect Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、半絶縁性基板上に形成される半導体装置に
関する。
（従来の技術） 従来、半絶縁性基板１例えばＧａＡｓ基板上にＦＥＴ全
形成したペレットを外囲器に封入する場合には、第６図
に示すようにして込る。第６図において、１１はペレッ
トで、このペレット１１はソースリード１２のマウント
部１２ｈ上にマウントされる。上記ソースリード１２と
交差する方向には、ドレインリード１３およびゲートリ
ード１４が上記マウント部１２１によって隔てられるよ
うに配置される。上記ペレット１１のソース電極１５、
ドレイン電極１６およびｒ−ト電極１７はそれぞれ、が
ンディングワイヤ１８〜２０ｆ弁して上記ソースリード
１２、ドレインリード１３およびゲートＩＪ−ド１４に
接続される。そして、上Ｈｅベレット１１、マウント部
１２凰、ドレインリード１３の端部、およびゲートリー
ド１４の端部が外囲器２１に封止される。
このように構成するのは、ソースリード１２の長さ全短
かく、且つ幅全広くできるとともに、ソースのゼンディ
ングワイヤ１８のワイヤ長を短かくするのに最も適して
いるためである。こうすることにより、ソースリード１
２のインダクタンスＬｇを小さくできる。′１．ｆｒ、
、ゲートリードとドレインリードとの間にソースリード
が入りゲートとドレインが蓮へいされることによりデー
ト、ドレイン間の容量Ｃｇｄも小さくできる。上記Ｌｓ
　、　Ｃｇｄを小さくすることは、ＦＥＴの最大有能利
得ＭＡＧを大きくすることにつながる。
すなわち、最大有能利得ＭＡＧは。
ＭＡＧ＝（ｆＴ／ｆ）／　［４ｇｄｓ　（Ｒｇ＋Ｒｉ　
＋Ｒｍ＋πｆアＬｓ　）＋４πｆＴＣｇｄ　（２Ｒｇ＋
Ｒ１＋Ｒｓ＋２πｆ−ｒ　Ｌｍ　）　）と表わさバる。
但し、上式においてｆ１ハカットオフ周波数、ｆは動作
周波数、　ｇｄｓはドレイン、ソース間のコンダクタン
ス、Ｒｇはゲート抵抗、ＲＩＦ′ｉゲート直下のチャネ
ル抵抗、Ｒ■はソース抵抗である。
上式かられかるように、ソースリードイングクタンスＬ
ｍ、’ｊ’−ト、ドレイン問答ｆ　Ｃｇｄ　ｋ小さくす
ることによって、最大有能利得ＭＡＧ　ｉ大きくできる
。
第７図は、前記第６図におけるイレット１１の断面構成
を示している。第７図において、２２は半絶縁性基板、
２３はＮ　型のソース領域、２４ＦｉＮ＋型のドレイン
領域、２５はＮ型のチャネル領域、２６にソース電極、
２γはドレイン電極、２８Ｆｆ：、ゲート電極、２９は
裏面電極である。なお、■Ｄはドレイン電流（動作電流
）、Ｉ６エは過剰リーク電流で、ここでは説明の便宜上
電子の流れと同一方向を電流と定義する。筐た、斜線で
示す領域３０にケ゛−ト電極２８下から伸び九空乏層領
域である。
ところで、上記第７図に示したようなＦＥＴ　’に前記
第６図に示したようにマウントすると、ドレイ／電流■
ゎが一定の直流バイアス条件のもとで振動するという問
題音生ずる。本来、　Ｆ］１ｍＴの動作電流としてはド
レイン電流ＩＤのみであるが、例えばＧａＡｓでは半絶
縁性基板２２中に過剰なリーク電流ｌｌ１ｌＫが流れ、
しかもこの電流’ｘｘはｌＯ〜１００　Ｈｚ程度の交流
成分を持っていることによるものと思われる。この原因
については明確ではないが、半絶縁ＧａＡｓ基板内で電
子の発生消滅があり、これが振動した渦動電流源となっ
ていることが確認されている。上記半絶縁ＧａＡｓ基板
内で発生し九電子Ｅは、第８図に示すように−ＦＥＴの
動作領域下部の空乏層領域３１を介して過剰なリーク電
流Ｉ７ｘとしてドレイン領域２４に流れ込む（ドレイン
の電位が高いため）。この時、電子Ｅが上記空乏層領域
３１を通過するため、この空乏層領域３１が影響を受け
、ドレインを流ＩＤが変調されてドレイン電極２７から
流れ出る電流が振動すると解釈される。
なお、半絶縁性基板中の１！Ｉ、流の振動については、
Ａｐｐｌ　、　Ｐｈｙｓ　、　Ｌｅｔｔ　、　４１　（
１０）　、　ｌ　５　Ｎｏｖｅｍｂｅｒ１９８２　　Ｐ
、９８９．および１９８５　ＩＥＥＥ　ＧａＡｓ　ＩＣ
８ｙｍｐｏｓｉｕｍ　”　Ｌｏｗ　　Ｆｒｅｑｕｅｎｃ
ｙ　　０ｓｃｉｌｌａｔｉｏｎ　　ＩｎＧａＡｌｌＩＣ
’８Ｉ／に記載されている。
上述したドレイン電流ＩＤの振動が発生すると、高周波
のゲインＧｐｓも振動し、その結果この素子全回路に使
用したセットのトータルのダインも振動する。例えばＴ
Ｖチューナに上記素子全組込んだ場合には、ＴＶ画面が
ちらつくという現像が起こる。
（発明が解決しようとする問題点） 上述したように、従来の半導体装置では一定の直流バイ
アス印加条件のもとてドレイン電流が振動する欠点があ
る。
この発明は上記のような事情に鑑みてなされたもので、
その目的とするところは、ドレイン電流の振動を防止で
きる半導体装置を提供することである。
［発明の構成］ （問題点を解決するための手段） この発明においては、上６己の目的全達成する６一 ために、半絶縁性基板の裏面にドレインバイアス１程Ｉ
Ｆと同電位、あるいはこれよりも旨い正のバイアス電圧
を印加するようにしている。
（作用） 上記のように構成することにより、半絶縁性基板中に発
生した電子を基板の裏面側から引き出し、ドレイン領域
に流れ込まないようにできるので、ドレイン電流の振動
全防止できる。
（実施例） 以下、この発明の一実施例について図面を参照して説明
する。第１図はペレットを外囲器に封入する際の各リー
ドの配置全示し、第２図は上記ペレットの断面構成を示
している。第１図および第２図において、前記第６図お
よび第７図と同一構成部には同じ符号を付している。Ｆ
ＥＴが形成された４レツト１１は、リード３２のマウン
ト部３２　ａにマウントされる。このリード３２にはド
レインバイアス電圧以上の正のバイアス電圧ｖｌＬが印
加される。上記リード３２と離隔し、且つこのリード３
２と長手方向が同一となるようにソースリード１２が配
置される。上記リード３２゜１２と交差する方向には、
ドレインリード１３、ゲートリード１４が配置され、こ
れらのリード１３．１４間には上記マウント部３２ａが
配置ケれる。上記ペレット１１のソース電極１５、ドレ
イン電極１６およびデート電極１７はそれぞれ、デンデ
ィングワイヤ１８〜２０を介して上記ソースリード１２
、ドレイ／リード１３およびゲートリード１４に接続さ
れる。そして、上記ペレット１１、マウント部３２ａ、
ソースリード１２の端部、ドレインリード１３の端部、
およびゲートリード１４の端部が外囲器２１に封止をれ
て成る。
第２図は、前記第１図におけるペレット１１の断面構成
図である。ペレット１１の裏面電極２９には、電源３３
から上記リード３２を介して■。
なる正のバイアス電圧が印加される。このノ９イアス電
圧ｖ８ハ、ドレインバイアス電源３４からドレイン電極
２７に印加されるドレインノ（イアスミ圧ＶＤ以上（ｖ
８≧ＶＤ）に設定される。
このような構成によれば、裏面電極２９にドレインバイ
アス電圧ＶＤより高い正のバイアス電圧ｖＲが印加され
ているので、半絶縁性基板２２中に発生した電子は裏面
電極２９側に引き込まれ、過剰なリーク電流ＩＲＸは裏
面電極２９に向かって流れる。従、〕で、第３図に示す
如くリーク電流”ＥＸはＦＥＴの動作領域下部の空乏層
領域３１を通過しないので、この領域３１に影響を与え
ることは無く、ドレイン電流ＩＤの振動を防止できる。
なお、ソースリード１２の形状は短かく太く、且つソー
スのデンディングワイヤ１８のワイヤ長金短かくするよ
うに配慮すれば、ソースリード１２のインダクタンスＬ
ｍの増加を最小限にでき、また形状の工夫によってゲー
ト、ドレイン間をソースリードで遮へいする効果を損わ
ない様にしてゲート、ドレイン間容量Ｃｇｄの増大を最
小限にでき、最大有能利得ＭＡＧの低下全防止できる。
第４図および第５図はそれぞれ、この発明の他の実施例
を示すもので、ペレット１１をドレインリード１３の端
部に設けたマウント部１３１にマウントすることにより
、裏面電極２９にドレインバイアス電圧ＶＤ？印加する
ようにしている。第４図および第５図において、前記第
１図および第２図と同一構成部には同じ符号を付してお
り、ソースリード１２は上記マウント部１３１の一部を
囲むようにコの字形に折曲されている。これによって、
ソースのぎンディングワイヤ１８のワイヤ長を短かくす
るようにしている。
このような構成においても上記実施例と同様に。
半絶縁性基板２２中に発生１−た電子による過剰なリー
ク電流Ｉ０を裏面電極２９側に導くことができ、ドレイ
ン電極工ゎの振動を防止で鼻る。
なお、前記第４図に示した構成の場合に奄前記第１図の
実施例と同様に、ソースリード１２を短かく且つ太くす
ることにより、このソースリード１２のインダクタンス
Ｌ３が最小となるように配慮すべきである。また、ゲー
ト、ドレイン間の遮へい効果は従来例と同等となる。
［発明の効果コ 以上説明したようにこの発明によれば、ドレイン電流の
振動全防止できる半導体装置が得られる。
【図面の簡単な説明】
第１図ないし第３図はそれぞれこの発明の一実施例に係
わる半導体装［について説明するための図、第４図およ
び第５図はそれぞれこの発明の他の実施例について説明
するための図、第６図ないし第８図はそれぞれ従来の半
導体装置について説明するための図である。 １１・・・イレット、１２・・・ソースＩＪ−ド、１３
・・・ドレインリード、１４・・・ゲートリード、２１
・・・外囲器、２２・・・半絶縁性基板、２３・・・ソ
ース領域、２４・・・ドレイン領域、２５・・・チャネ
ル領域、２６・・・ソース電極、２７・・・ドレイン領
域、２８・・・ゲート電極、２９・・・裏面電極、３２
・・・リード、ＶＤ・・・ドレインバイアス電圧、ｖｌ
・・りぐイアスミ圧。

Claims (2)

    【特許請求の範囲】
  1. （１）半絶縁性基板と、この基板の表面領域に所定間隔
    に離隔して形成されるソース領域、ドレイン領域と、こ
    れらソース、ドレイン領域間に形成されるチャネル領域
    と、上記ソース領域およびドレイン領域上の上記半絶縁
    性基板上にそれぞれ形成されるソース電極およびドレイ
    ン電極と、上記チャネル領域上の上記半絶縁性基板上に
    形成されるゲート電極とを備えたペレットを上記ドレイ
    ン電極へのバイアス電圧と等しいかあるいは高いバイア
    ス電圧が印加されるリードに設けたマウント部にマウン
    トし、上記ソース電極、ドレイン電極およびゲート電極
    をそれぞれソースリード、ドレインリードおよびゲート
    リードにそれぞれ接続した後、外囲器に封止することを
    特徴とする半導体装置。
  2. （２）前記ペレットがマウントされる前記リードを前記
    ドレインリードと共用することを特徴とする特許請求の
    範囲第１項記載の半導体装置。
JP61231722A 1986-09-30 1986-09-30 半導体装置 Granted JPS6386555A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP61231722A JPS6386555A (ja) 1986-09-30 1986-09-30 半導体装置
US07/060,341 US4775878A (en) 1986-09-30 1987-06-10 Semiconductor device formed in semi-insulative substrate
DE87108583T DE3787069T2 (de) 1986-09-30 1987-06-15 Feldeffekttransistor in einem halbisolierenden Substrat hergestellt.
EP19870108583 EP0265593B1 (en) 1986-09-30 1987-06-15 Field-effect transistor formed in a semi-insulating substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61231722A JPS6386555A (ja) 1986-09-30 1986-09-30 半導体装置

Publications (2)

Publication Number Publication Date
JPS6386555A true JPS6386555A (ja) 1988-04-16
JPH0262946B2 JPH0262946B2 (ja) 1990-12-27

Family

ID=16927996

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61231722A Granted JPS6386555A (ja) 1986-09-30 1986-09-30 半導体装置

Country Status (4)

Country Link
US (1) US4775878A (ja)
EP (1) EP0265593B1 (ja)
JP (1) JPS6386555A (ja)
DE (1) DE3787069T2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007027563A (ja) * 2005-07-20 2007-02-01 Sony Corp 高周波スイッチ回路を有する高周波装置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5220194A (en) * 1989-11-27 1993-06-15 Motorola, Inc. Tunable capacitor with RF-DC isolation
JP2654268B2 (ja) * 1991-05-13 1997-09-17 株式会社東芝 半導体装置の使用方法
EP0543282A1 (en) * 1991-11-19 1993-05-26 Matsushita Electric Industrial Co., Ltd. Semiconductor device
EP0959503A1 (en) * 1998-05-11 1999-11-24 Alcatel Alsthom Compagnie Générale d'Electricité Field effect transistor, control method for controlling such a field affect transistor and a frequency mixer means including such a field effect transistor
US6962202B2 (en) 2003-01-09 2005-11-08 Shell Oil Company Casing conveyed well perforating apparatus and method
CN102437025B (zh) * 2011-12-02 2013-04-24 南京大学 一种消除pmos中负偏压温度不稳定性影响的方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3794862A (en) * 1972-04-05 1974-02-26 Rockwell International Corp Substrate bias circuit
CA997869A (en) * 1973-04-12 1976-09-28 Intersil Floating body mosfet
FR2386903A1 (fr) * 1977-04-08 1978-11-03 Thomson Csf Transistor a effet de champ sur support a grande bande interdite
GB2114364B (en) * 1982-01-28 1985-06-19 Standard Telephones Cables Ltd Field effect transistors
JPS58148457A (ja) * 1982-02-26 1983-09-03 Mitsubishi Electric Corp 半導体装置
US4633282A (en) * 1982-10-04 1986-12-30 Rockwell International Corporation Metal-semiconductor field-effect transistor with a partial p-type drain
EP0113540A3 (en) * 1982-12-10 1985-06-05 Western Electric Company, Incorporated Improvements in or relating to semiconductor devices, and methods of making same
JPS6032356A (ja) * 1983-08-03 1985-02-19 Sharp Corp Νチャンネルｍｏｓ集積回路装置
JPS60121775A (ja) * 1983-12-05 1985-06-29 Mitsubishi Electric Corp 電界効果トランジスタ
JPS6197871A (ja) * 1984-10-18 1986-05-16 Matsushita Electronics Corp 電界効果トランジスタ

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007027563A (ja) * 2005-07-20 2007-02-01 Sony Corp 高周波スイッチ回路を有する高周波装置
US8598629B2 (en) 2005-07-20 2013-12-03 Sony Corporation High-frequency device including high-frequency switching circuit
US9105564B2 (en) 2005-07-20 2015-08-11 Sony Corporation High-frequency device including high-frequency switching circuit
US9406696B2 (en) 2005-07-20 2016-08-02 Sony Corporation High-frequency device including high-frequency switching circuit
US9824986B2 (en) 2005-07-20 2017-11-21 Sony Corporation High-frequency device including high-frequency switching circuit

Also Published As

Publication number Publication date
EP0265593B1 (en) 1993-08-18
DE3787069D1 (de) 1993-09-23
EP0265593A3 (en) 1989-01-18
JPH0262946B2 (ja) 1990-12-27
US4775878A (en) 1988-10-04
DE3787069T2 (de) 1994-01-05
EP0265593A2 (en) 1988-05-04

Similar Documents

Publication Publication Date Title
US20100025820A1 (en) Semiconductor device
JPS5998557A (ja) Ｍｏｓトランジスタ
JPS6386555A (ja) 半導体装置
US3748547A (en) Insulated-gate field effect transistor having gate protection diode
US4727405A (en) Protective network
US7301179B2 (en) Semiconductor device having a high breakdown voltage transistor formed thereon
JPS6047469A (ja) 半導体装置
JPS58161375A (ja) 絶縁ゲ−ト形電界効果半導体集積回路の入力保護回路
JP2689957B2 (ja) 半導体装置
JPS58140165A (ja) 電界効果半導体装置
JPH08195434A (ja) 表面電界デリミティング構造を有する集積デバイスとその製造方法
JPS6047470A (ja) 半導体装置
JPH0697352A (ja) 樹脂封止型半導体装置
KR0135672B1 (ko) 반도체 패키지용 리드프레임
JPS63275158A (ja) 半導体装置
JPS62111474A (ja) 半導体集積回路装置
JP3084865B2 (ja) 電界効果型トランジスタ
JPS59119751A (ja) 半導体装置
JPH0374870A (ja) 半導体装置
JPS59155985A (ja) 半導体レ−ザ装置
JPH05251587A (ja) 樹脂封止半導体装置
JPH07231065A (ja) 樹脂封止型半導体装置
JPS5624959A (en) Semiconductor lead frame
JPS60198866A (ja) Ｍｏｓトランジスタ装置
JPS61152050A (ja) リ−ドフレ−ムおよび半導体装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees