JPS6372127A - Pattern etching of insulating film - Google Patents
Pattern etching of insulating filmInfo
- Publication number
- JPS6372127A JPS6372127A JP21691986A JP21691986A JPS6372127A JP S6372127 A JPS6372127 A JP S6372127A JP 21691986 A JP21691986 A JP 21691986A JP 21691986 A JP21691986 A JP 21691986A JP S6372127 A JPS6372127 A JP S6372127A
- Authority
- JP
- Japan
- Prior art keywords
- film
- etching
- thin film
- pattern
- sic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005530 etching Methods 0.000 title claims abstract description 35
- 239000010408 film Substances 0.000 claims abstract description 44
- 239000000758 substrate Substances 0.000 claims abstract description 30
- 239000010409 thin film Substances 0.000 claims abstract description 27
- 239000002184 metal Substances 0.000 claims description 15
- 238000000034 method Methods 0.000 claims description 15
- 239000011521 glass Substances 0.000 abstract description 7
- 239000007788 liquid Substances 0.000 abstract description 7
- 239000000463 material Substances 0.000 description 13
- 229910004205 SiNX Inorganic materials 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 238000000151 deposition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000007687 exposure technique Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000002294 plasma sputter deposition Methods 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- ing And Chemical Polishing (AREA)
Abstract
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は、半導体デバイス等に利用される絶縁膜(例え
ば、5iNz、5iOz、5iCx等)のパターンエツ
チング方法に関するものである。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a method for pattern etching an insulating film (eg, 5iNz, 5iOz, 5iCx, etc.) used in semiconductor devices and the like.
[従来の技術]
従来から、このパターンエツチングは次のようにして行
われている。即ち、先ず基板6上に所要の化合物等の膜
7を堆積しく第7図)、この上から被エツチングパター
ンに沿ってマスク材料8を塗布する(第8図)。次に、
ドライエツチングやウェットエツチングによりマスク材
料8が塗布されていない部分の堆積膜を除去する(第9
図)。[Prior Art] Conventionally, pattern etching has been performed as follows. That is, first, a film 7 of a desired compound or the like is deposited on the substrate 6 (FIG. 7), and then a mask material 8 is applied thereon along the pattern to be etched (FIG. 8). next,
The deposited film in the areas where the mask material 8 is not applied is removed by dry etching or wet etching (9th step).
figure).
そして、最後にマスク材料を溶剤で除去することにより
、所望のパターンの膜を得ることができるものである(
第10図)。Finally, by removing the mask material with a solvent, a film with the desired pattern can be obtained (
Figure 10).
[発明が解決しようとする問題点]
ところで、このような方法は下地基板と堆積膜とのエツ
チング選択比が大きい場合は問題はない。[Problems to be Solved by the Invention] Incidentally, such a method poses no problem if the etching selectivity between the underlying substrate and the deposited film is large.
しかし、下地基板と堆積膜の材料が同一の場合、或いは
性質が近似していて適当な大きさの選択比をもつエツチ
ング液等が存在しない場合には、堆積膜のみをエツチン
グすることが出来ないという不具合を生じる事になる。However, if the materials of the underlying substrate and the deposited film are the same, or if there is no etching solution with similar properties and an appropriate selection ratio, it is not possible to etch only the deposited film. This will cause a problem.
このようなケースは度々見られ、例えば、ガラス基板上
に5i02膜を形成する場合が該当する。Such a case is often seen, for example, when a 5i02 film is formed on a glass substrate.
即ち、この場合両者のエツチング選択比が等しいため、
エツチングの際、5i02が除去されると同時に下地基
板の一部が浸蝕されてしまう。また、SiNxを例にと
ってみても、この5iNyc膜をSi基板上に堆積する
場合は両者に対し選択比の大きいエツチングガスが存在
し、これを用いたドライエツチングが可能であるが、こ
れをガラス基板上に堆積した場合には、手頃なエツチン
グガスもエツチング液も見当たらないため、SiNxの
みをパターンエツチングすることは困難である。That is, in this case, since the etching selection ratios of both are equal,
During etching, part of the underlying substrate is eroded at the same time that 5i02 is removed. Taking SiNx as an example, when depositing this 5iNyc film on a Si substrate, an etching gas with a high selectivity for both exists, and dry etching using this gas is possible. If SiNx is deposited on top, pattern etching of SiNx alone is difficult because no suitable etching gas or etching solution is available.
他にも、従来の方法では、下地基板と堆積膜との材料の
組合わせによって、選択性がなくパターンエツチングが
できない場合が種々存在するのが実情である。In addition, in the conventional method, there are various cases in which pattern etching cannot be performed due to lack of selectivity depending on the material combination of the underlying substrate and the deposited film.
本発明はこのような問題点に着目してなされたものであ
って、基板材料と堆積膜との間で選択比が大きいエツチ
ングガス或いはエツチング液が存在しない場合でも、下
地基板を浸蝕することなく、堆積膜のみを有効にパター
ンエツチングすることの可能な絶縁膜のパターンエツチ
ング方法を実現することを目的とする。The present invention has been made in view of these problems, and even in the absence of an etching gas or etching solution that has a high selectivity between the substrate material and the deposited film, it can be used without corroding the underlying substrate. An object of the present invention is to realize a pattern etching method for an insulating film that can effectively pattern-etch only a deposited film.
[問題点を解決するための手段]
本発明はかかる目的を達成するために、次のような手段
を採る。即ち、下地基板上にエツチングパターンに沿っ
て金属薄膜を形成した後、その上から絶縁膜を堆積し、
次いで該絶縁膜の各部位に前記金属薄膜に連通ずるピン
ホールを穿孔し、しかる後このピンホールを通じ前記金
属薄膜を選択的にエツチングしてその上の前記絶縁膜を
剥離させるようにしたことを特徴としている。[Means for Solving the Problems] In order to achieve the above object, the present invention takes the following means. That is, after forming a metal thin film along an etching pattern on a base substrate, an insulating film is deposited on top of it.
Next, pinholes communicating with the metal thin film are bored in each part of the insulating film, and then the metal thin film is selectively etched through the pinholes, and the insulating film thereon is peeled off. It is a feature.
[作用]
このようなプロセスに従い、金属薄膜の材料として適宜
のものを使用すれば、下地基板や堆積膜の材料に対し、
この金属薄膜のみを選択的にエツチングできる液やガス
は容易に見つけることができる。[Function] By following such a process and using an appropriate material for the metal thin film, the underlying substrate and deposited film material will have a
It is easy to find a liquid or gas that can selectively etch only this metal thin film.
そこでこのエツチング液等を用い、ピンホールを通じて
前記金属薄膜のみを選択的にエツチングするようにすれ
ば、その際にその上の堆積膜も剥離されて、結果的に、
剥離後に下地基板上に残された堆積膜を所要のパターン
として利用することが可能となる。Therefore, if this etching solution or the like is used to selectively etch only the metal thin film through the pinhole, the deposited film on top of it will also be peeled off at that time, resulting in
The deposited film left on the underlying substrate after peeling can be used as a desired pattern.
従って、この方法によれば、下地基板と堆積膜とにエツ
チング選択性がない場合でも、容易にパターン形成がで
きるものである。Therefore, according to this method, even if there is no etching selectivity between the underlying substrate and the deposited film, pattern formation can be easily performed.
し実施例コ 以下、本発明の一実施例を図面を参照して説明する。Example Hereinafter, one embodiment of the present invention will be described with reference to the drawings.
第1図乃至第6図は、ガラス基板を下地として、その上
にSiC膜をパターンエツチングする場合を、各工程ご
とに概略図示するものである。FIGS. 1 to 6 schematically illustrate each process in the case where a glass substrate is used as a base and a SiC film is pattern etched thereon.
順を追って説明すると、先ずパターンエツチングの下地
となるガラス基板1を適当にカットして用意する(第1
図)。次に、金属薄膜の材料として、ガラス基板及びS
iC膜に対し選択性のあるAl7を用意し、これをエツ
チングパターンに沿ってマスク蒸着することによりAI
薄膜2を形成する(第2図)。このマスク蒸着は、露光
技術による露光、現像により行う。そして、この上から
、プラズマCVD法やスパッタリング法によりSiC膜
3を所要の膜厚に堆積させる(第3図)。To explain step by step, first, a glass substrate 1, which will be the base for pattern etching, is appropriately cut and prepared (first step
figure). Next, as materials for the metal thin film, a glass substrate and S
By preparing Al7 that is selective to the iC film and depositing it with a mask along the etching pattern, the AI
A thin film 2 is formed (FIG. 2). This mask vapor deposition is performed by exposure and development using an exposure technique. Then, from above, a SiC film 3 is deposited to a desired thickness by plasma CVD or sputtering (FIG. 3).
ここで、堆積された前記SiC膜3の各部位に、前記金
属薄膜2のパターンに対応して該金属薄膜2に連通ずる
ピンホール4を穿孔する(第4図)。Here, pinholes 4 communicating with the metal thin film 2 are bored in each part of the deposited SiC film 3 in correspondence with the pattern of the metal thin film 2 (FIG. 4).
穿孔にはレーザや電子ビーム等を用い、下地のAg薄膜
パターンから外れない位置に、適度に広範囲且つ多数設
けることが望ましい。It is desirable to use a laser, an electron beam, or the like for the perforation, and to provide a suitable number of holes in a wide range at positions that do not deviate from the underlying Ag thin film pattern.
その後、SiCやガラスはエツチングできないが、Ag
はエツチングできる選択性のあるHCΩ等のエツチング
液5を用い、加工された前記基板1をこの液中に浸漬し
て必要に応じ揺動撹伴する(第5図)。After that, SiC and glass cannot be etched, but Ag
An etching solution 5 such as HCΩ having a selectivity capable of etching is used, and the processed substrate 1 is immersed in this solution and shaken and stirred as required (FIG. 5).
これにより、エツチング液5は各ピンホール4より流入
してAl薄膜2部分に均一に浸透しながら、該AΩ薄膜
2をエツチングする。しかしてAΩ薄膜2は下地基板1
から剥奪されるが、この際その上にあるSiC膜3も剥
離して、最終的に、第6図に示すように、金属薄膜2が
形成されていた部分以外のSiC膜3が下地基板上に残
ることとなる。As a result, the etching liquid 5 flows through each pinhole 4 and etches the AΩ thin film 2 while uniformly permeating the portion of the Al thin film 2. Therefore, the AΩ thin film 2 is the base substrate 1.
At this time, the SiC film 3 on top of it is also peeled off, and finally, as shown in FIG. will remain.
以上のようなプロセスを経て下地基板上に残された堆積
膜は、所要のパターンとして利用することが出来るので
、下地基板に対してこれまでパタ−ンエッチングが不可
能であった材料の堆積膜に対しても、この方法により容
易にパターン形成することが可能となるものである。The deposited film left on the base substrate through the above process can be used as a desired pattern, so it is possible to create a deposited film of material that has previously been impossible to pattern-etch onto the base substrate. It is also possible to easily form a pattern using this method.
尚、金属薄膜の材料及びエツチング液等は、下地基板や
堆積膜の材料に対して選択比のある程度大きいものであ
れば、随意に選択、使用することができる。また、前記
実施例ではウェットエツチング法を用いる場合を例示し
たが、プラズマエツチング等のドライエツチング法によ
ることも勿論可能である。Note that the material for the metal thin film, the etching liquid, etc. can be arbitrarily selected and used as long as it has a relatively high selectivity with respect to the material of the underlying substrate and deposited film. Further, in the above embodiment, a wet etching method is used, but it is of course possible to use a dry etching method such as plasma etching.
[発明の効果]
本発明は以上のような方法によって、基板材料と堆積膜
との間で選択比が大きいエツチングガス或いはエツチン
グ液が存在しない場合でも、下地基板を浸蝕することな
く、堆積膜のみを有効にパターンエツチングすることの
可能な絶縁膜のパターンエツチング方法を提供できたも
のである。[Effects of the Invention] By the method described above, the present invention can remove only the deposited film without corroding the underlying substrate even in the absence of an etching gas or etching solution that has a high selectivity between the substrate material and the deposited film. The present invention has provided a method for pattern etching an insulating film, which enables effective pattern etching of an insulating film.
第1図乃至第6図は、本発明の一実施例についてその各
工程を示す概略説明図である。また、第7図乃至第10
図は、従来技術についてその各工程を示す概略説明図で
ある
1・・・ガラス基板(下地基板)
2・・・Afi薄膜(金属薄膜)
3・・・SiC膜(堆積膜)
4Φ・・ピンホール
5・・・エツチング液FIGS. 1 to 6 are schematic explanatory diagrams showing each process of an embodiment of the present invention. Also, Figures 7 to 10
The figure is a schematic explanatory diagram showing each process of the conventional technology. 1...Glass substrate (underlying substrate) 2...Afi thin film (metal thin film) 3...SiC film (deposited film) 4Φ...pin Hall 5...Etching liquid
Claims (1)
成した後、その上から絶縁膜を堆積し、次いで該絶縁膜
の各部位に前記金属薄膜に連通するピンホールを穿孔し
、しかる後このピンホールを通じ前記金属薄膜を選択的
にエッチングして、その上の前記絶縁膜を剥離させるよ
うにしたことを特徴とする絶縁膜のパターンエッチング
方法。After forming a metal thin film on a base substrate along an etching pattern, an insulating film is deposited on top of the metal thin film, and then pinholes communicating with the metal thin film are bored in each part of the insulating film, and then the pinholes are A method for pattern etching an insulating film, characterized in that the metal thin film is selectively etched through etching, and the insulating film thereon is peeled off.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21691986A JPS6372127A (en) | 1986-09-14 | 1986-09-14 | Pattern etching of insulating film |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21691986A JPS6372127A (en) | 1986-09-14 | 1986-09-14 | Pattern etching of insulating film |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6372127A true JPS6372127A (en) | 1988-04-01 |
Family
ID=16695978
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP21691986A Pending JPS6372127A (en) | 1986-09-14 | 1986-09-14 | Pattern etching of insulating film |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6372127A (en) |
-
1986
- 1986-09-14 JP JP21691986A patent/JPS6372127A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4226932A (en) | Titanium nitride as one layer of a multi-layered coating intended to be etched | |
EP0261400A2 (en) | Lift-off process for forming wiring on a substrate | |
JPS6372127A (en) | Pattern etching of insulating film | |
US3615947A (en) | Method of selective etching | |
JPH0817798A (en) | Dry etching processing method for benzocyclobutene layer, and forming method for insulating layer for multilayer interconnection by it | |
KR19990075921A (en) | Etching method | |
KR100228765B1 (en) | Cell Aperture Mask Manufacturing Method | |
JPH05275549A (en) | Manufacture of semiconductor device | |
JPH0230748A (en) | Formation of fine pattern | |
JPH0391928A (en) | Pattern formation by lift-off process | |
KR0172773B1 (en) | Pad Formation Method of Semiconductor Device | |
JPS61202427A (en) | Formation of electrode in semiconductor device | |
KR960013140B1 (en) | Fabricating method of semiconductor device | |
JPH08186115A (en) | Method for metal film forming | |
JPS60254733A (en) | Pattern forming method | |
JPH02138468A (en) | Pattern formation | |
KR0135142B1 (en) | Forming method of metal wiring on semiconductor devcie | |
JP3286425B2 (en) | Method of forming fine pattern | |
JPH0530054B2 (en) | ||
JPS63146451A (en) | Formation of interconnection pattern | |
JPS62234333A (en) | Formation of mask for processing fine groove | |
JPH0653922B2 (en) | Metal film patterning method | |
KR930024106A (en) | Contact Forming Method of Semiconductor Device | |
JPH03259528A (en) | Manufacture of semiconductor device | |
JPH04298049A (en) | Manufacture of semiconductor device |