JPS634717B2 - - Google Patents

Description

【発明の詳細な説明】 この発明は複数個のホール素子を用いてそれら
のホール出力電圧の和または差を求める装置に関
する。

従来、複数個のホール素子を接続する場合の構
成法として第１図に示すものが知られている。即
ちホール素子１₁，１₂のそれぞれ一方の制御電流
端子１₁a，１₂aには共通電源３をもつ定電流源２
_１，２₂を接続し、残りの制御電流端子１₁b，１₂b
を接地し、ホール出力端子１₁d，１₂c間を抵抗４
を介して接続して、残りのホール出力端子１₁c，
１₂d間にホール出力電圧V_Hを得るようになつて
いる。

しかしながらこの構成では、ホール出力端子１
₁dと１₂cの電位が等しい場合には抵抗４に電流が
流れないが、そうでない場合には抵抗４に電流が
流れる結果、測定誤差を生じる。

これに対し第２図に示すように、ホール素子１
_１，１₂毎にそれぞれ独立に電源３₁，３₂を用意し
てホール出力端子１₁dと１₂c間を直結することも
考えられる。しかしこのようにホール素子毎に電
気的に分離された電源を用意することは、構成が
複雑になり、不経済である。またこの構成では雑
音の影響も受け易い。

この発明は上記の如き欠点を解決して、複数個
のホール素子を用いてそれらのホール出力電圧の
和または差を高精度に測定し得るホール素子装置
を提供するものである。

この発明においては、複数個、例えば２個のホ
ール素子に対して共通の基準電位端をもつ制御電
流電源を接続し、これらホール素子の出力を結合
する場合に高利得かつ高入力インピーダンスの演
算増幅器を用いる。即ち、第１のホール素子の一
方のホール出力端子を演算増幅器の非反転入力端
子に、第２のホール素子の一方のホール出力端子
を前記演算増幅器の反転入力端子にそれぞれ接続
し、第１のホール素子の前記制御電流電源と反対
側の制御電流端子を前記基準電位端に、第２のホ
ール素子の前記制御電流電源と反対側の制御電流
端子を前記演算増幅器の出力端子にそれぞれ接続
して、第１および第２のホール素子のそれぞれ残
りのホール出力端子からホール出力電圧を得るよ
うに構成する。

この発明によれば、複数個のホール素子のホー
ル出力端子が演算増幅器の高入力インピーダンス
を介して結合され、しかもこの演算増幅器の負帰
還効果により結合されるホール出力端子は常に同
電位に保たれるため、ホール出力電圧の和または
差を高精度に測定することができる。またホール
素子毎に完全に独立した電源を用いる方法に比べ
て安価になり、更に雑音にも強くなる。

２個のホール素子を用いた場合のこの発明の実
施例を第３図に示す。なお、第１図と対応する部
分には第１図と同一符号を付してある。共通電源
３を用いた定電流源２₁，２₂をそれぞれ第１、第
２のホール素子１₁，１₂の制御電流端子１₁a，１
₂aに接続することは第１図と同じである。第１図
や第２図と異なり、ホール素子１₁と１₂の結合に
演算増幅器５を用いている。即ち、ホール出力端
子１₁d，１₂cをそれぞれ演算増幅器５の非反転入
力端子、反転入力端子に接続し、第２のホール素
子１₂の制御電流端子１₂bをこの演算増幅器５の
出力端子に接続し、第１のホール素子１₁の制御
電流端子１₁bを接地している。結合したホール出
力電圧V_Hは第１、第２のホール素子１₁，１₂の残
りのホール出力端子１₁c，１₂dから得る。

このような構成とすれば、演算増幅器５の入力
インピーダンスがホール素子１₁，１₂の内部抵抗
に比べて十分大きいため、第１、第２のホール出
力端子１₁d，１₂c間が高インピーダンスで結合さ
れたことになる。しかも第２のホール素子１₂の
ホール出力端子１₂cが変動した場合、このホール
出力端子１₂cは演算増幅器５の反転入力端に接続
され演算増幅器５の出力端子が制御電流端子１₂b
に接続されているために負帰還ループが形成され
ていて、この変動は自動的に補償される。つまり
第１、第２のホール素子１₁，１₂のホール出力端
子１₁d，１₂cは常に同電位に保たれる。そして、
これら第１、第２のホール素子１₁，１₂に所定の
磁場が与えられたとき、それぞれのホール出力電
圧V_H1，V_H2の和または差のホール出力電圧V_Hが
得られることになる。

こうしてこの実施例によれば、第１図のように
結合するホール素子間に電流が流れることによる
測定誤差がなくなり、高精度の測定が可能とな
る。また第２図のように電気的に分離した電源を
用意する方式に比べて構成は簡単で安価になり、
また雑音にも強い。更に、結合するホール出力端
子は同電位に保たれるため、両者の不平衡電圧が
等しくなるように制御電流を調整することによ
り、不平衡電圧も補償される。

第３図は２個のホール素子を用いた実施例であ
るが、この発明は３個以上のホール素子を結合す
る場合にも同様に適用できる。第４図にその構成
を示す。即ちｎ個のホール素子１₁，１₂，…，１
ｎに対して、共通電源３を用いた定電流源２₁，
２₂，…，２ｎをそれぞれ接続し、各素子間を先
の実施例と同様に演算増幅５₁，５₂，…で結合す
ればよい。

第５図は第３図の回路構成を三相の交流電力計
に応用した実施例である。第１のホール素子１₁
には負荷電圧V_P1-P2に比例した制御電流が定電流
源２₁により供給され、第２のホール素子１₂には
負荷電圧V_P3-P2に比例した制御電流が定電流源２
_２により供給される。また第１のホール素子１₁に
は負荷電流I_1S-1Lに比例した磁界が供給され、第
２のホール素子１₂には負荷電流I_3S-3Lに比例した
磁界が供給される。こうして各ホール素子１₁，
１₂に得られるホール出力電圧の和を求めること
により三相交流電力を測定することができる。

以上述べたようにこの発明によれば、複数個の
ホール素子を演算増幅器を用いて結合することに
より、これらのホール出力電圧の和または差を高
精度に測定することができ、構成が簡単で雑音の
影響も受けにくいホール素子装置を実現すること
ができる。

【図面の簡単な説明】

第１図および第２図は従来のホール素子の結合
法を示す図、第３図はこの発明の一実施例の構成
を示す図、第４図はホール素子を３個以上用いた
場合の実施例の構成を示す図、第５図は三相交流
電力計に応用した実施例の構成を示す図である。 １₁…第１のホール素子、１₂…第２のホール素
子、１₁a，１₁b，１₂a，１₂b…制御電流端子、１
₁c，１₁d，１₂c，１₂d…ホール出力端子、２₁，
２₂…定電流源、３…共通電源、５…演算増幅器。

Claims (1)

【特許請求の範囲】
1. １ 共通の基準電位端をもつ制御電流電源が接続
   された少くとも２個のホール素子を用いてホール
   出力電圧の和または差を求める装置において、第
   １のホール素子の一方のホール出力端子を演算増
   幅器の非反転入力端子に、第２のホール素子の一
   方のホール出力端子を前記演算増幅器の反転入力
   端子にそれぞれ接続し、第１のホール素子の前記
   制御電流電源と反対側の制御電流端子を前記基準
   電位端に、第２のホール素子の前記制御電流電源
   と反対側の制御電流端子を前記演算増幅器の出力
   端子にそれぞれ接続して、第１および第２のホー
   ル素子のそれぞれ残りのホール出力端子からホー
   ル出力電圧を得るように構成したことを特徴とす
   るホール素子装置。