JPS63312674A - 薄膜半導体装置 - Google Patents
薄膜半導体装置Info
- Publication number
- JPS63312674A JPS63312674A JP62148043A JP14804387A JPS63312674A JP S63312674 A JPS63312674 A JP S63312674A JP 62148043 A JP62148043 A JP 62148043A JP 14804387 A JP14804387 A JP 14804387A JP S63312674 A JPS63312674 A JP S63312674A
- Authority
- JP
- Japan
- Prior art keywords
- region
- base
- film
- collector
- type impurity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D10/00—Bipolar junction transistors [BJT]
- H10D10/01—Manufacture or treatment
- H10D10/041—Manufacture or treatment of thin-film BJTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D10/00—Bipolar junction transistors [BJT]
- H10D10/311—Thin-film BJTs
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
この発明は、３０１ （Ｓｅｍｉｃｏｎｄｕｃｔｏｒ
ｏｎ １ｎｓｕｌａｔｏｒ）技術を用いたバイポー
ラ形の薄膜半導体装置に関する。
ｏｎ １ｎｓｕｌａｔｏｒ）技術を用いたバイポー
ラ形の薄膜半導体装置に関する。
（従来の技術）
従来のバイポーラ形のＭｉｌｌ半導体装置としては、例
えば第４図に示すようなものがある（１９７９゜１ ｎ
ｔｅｒｎａｔｉｏｎａｌ Ｅ １ｅｃｔｒｏｎ Ｄ
ｅｖｉｃｅｓ Ｍ ｅｅｔｉｎ（１，Ｔｅｃｈｎｉ
ｃａｌ Ｄｉ（ｌｅｆｔ 、 ｐＯ５１０〜５１３゜
以下これを第１の従来例という）。同図中、２１はｐ＋
シリコン基板で形成されたエミッタ領域、２２はｎ＋多
結晶シリコン膜で形成されたベース領域、２３はｐ形多
結晶シリコン膜で形成されたコレクタ領域であり、ベー
ス領域２２は不純物濃度がｉ Ｑ２１ Ｃｍ−３程度以
上に高濃度に形成されている。２４は酸化シリコン膜、
２５はエミッタ電極、２６はベース電極、２７はコレク
タＮ極であり、このように第１の従来例のものは、積層
形のｐｎｐバイポーラトランジスタとして構成されてい
る。
えば第４図に示すようなものがある（１９７９゜１ ｎ
ｔｅｒｎａｔｉｏｎａｌ Ｅ １ｅｃｔｒｏｎ Ｄ
ｅｖｉｃｅｓ Ｍ ｅｅｔｉｎ（１，Ｔｅｃｈｎｉ
ｃａｌ Ｄｉ（ｌｅｆｔ 、 ｐＯ５１０〜５１３゜
以下これを第１の従来例という）。同図中、２１はｐ＋
シリコン基板で形成されたエミッタ領域、２２はｎ＋多
結晶シリコン膜で形成されたベース領域、２３はｐ形多
結晶シリコン膜で形成されたコレクタ領域であり、ベー
ス領域２２は不純物濃度がｉ Ｑ２１ Ｃｍ−３程度以
上に高濃度に形成されている。２４は酸化シリコン膜、
２５はエミッタ電極、２６はベース電極、２７はコレク
タＮ極であり、このように第１の従来例のものは、積層
形のｐｎｐバイポーラトランジスタとして構成されてい
る。
第５図は、上述のように構成された積層形バイポーラト
ランジスタにおけるベース領域２２のベース幅、即ちｎ
＋多結晶シリコン税の厚さに対寸るエミッタ電流１ｅお
よびコレクタ電流ｉｃの変化特性を示している。同特性
から積層形バイポーラトランジスタは、ｎ＋多多結晶シ
リコ脱膜膜厚に依存してエミッタ電流１ｅおよびコレク
タ電流ｒｃが変化し、特にコレクタ電流１ｃの変化率が
大きい。
ランジスタにおけるベース領域２２のベース幅、即ちｎ
＋多結晶シリコン税の厚さに対寸るエミッタ電流１ｅお
よびコレクタ電流ｉｃの変化特性を示している。同特性
から積層形バイポーラトランジスタは、ｎ＋多多結晶シ
リコ脱膜膜厚に依存してエミッタ電流１ｅおよびコレク
タ電流ｒｃが変化し、特にコレクタ電流１ｃの変化率が
大きい。
ここで、ベース電流をＩｂとすると、一般的にバイポー
ラトランジスタのエミッタ電流Ｉｅは、１、ｅ＝ Ｉ
ｂ＋ Ｉ ｃ ・（＋）で表わさ
れ、またエミッタ接地電流増幅率βおよびベース接地電
流増幅率αはそれぞれ次式で表わされる。
ラトランジスタのエミッタ電流Ｉｅは、１、ｅ＝ Ｉ
ｂ＋ Ｉ ｃ ・（＋）で表わさ
れ、またエミッタ接地電流増幅率βおよびベース接地電
流増幅率αはそれぞれ次式で表わされる。
β＝δＩｅ／δｌｂ ・・・（２）α
＝β／（１＋β）＝Ｉｃ／Ｉｅ ・（３）したが
って、第４図に示す積層形バイポーラトランジスタでエ
ミッタ接地電流増幅率を例えばβ−５程度のものを得よ
うとすると、前記（３）式からα＝５／（１＋５）＝５
／６＝［ｃ／Ｉｅとなり、このＩｃ／Ｉｅ＝５／６の値
を第５図の特性に当てはめると、ベース幅、即ちｎ＋多
多結晶シリコ脱膜膜厚は、数百オングストローム以下に
することが必要であることが分る。前述のように第１の
従来例ではベース領域２２の不純物濃度がｌ Ｑ２１０
ｍ−３程度以上に高濃度に形成されているので、この
ベース領域の濃度を下げたとしても、ベース幅を数千オ
ングストローム以下にしなければエミッタ接地電流増幅
率βの値を成る程度以上に大きくすることはできない。
＝β／（１＋β）＝Ｉｃ／Ｉｅ ・（３）したが
って、第４図に示す積層形バイポーラトランジスタでエ
ミッタ接地電流増幅率を例えばβ−５程度のものを得よ
うとすると、前記（３）式からα＝５／（１＋５）＝５
／６＝［ｃ／Ｉｅとなり、このＩｃ／Ｉｅ＝５／６の値
を第５図の特性に当てはめると、ベース幅、即ちｎ＋多
多結晶シリコ脱膜膜厚は、数百オングストローム以下に
することが必要であることが分る。前述のように第１の
従来例ではベース領域２２の不純物濃度がｌ Ｑ２１０
ｍ−３程度以上に高濃度に形成されているので、この
ベース領域の濃度を下げたとしても、ベース幅を数千オ
ングストローム以下にしなければエミッタ接地電流増幅
率βの値を成る程度以上に大きくすることはできない。
しかし、ベース領域２２であるｎ＋多多結晶シリコ脱膜
膜厚を数百ないし数千オングストローム程度の厚さに精
度よく制御するためには、製造工程が複雑になりコスト
高を招いてしまう。
膜厚を数百ないし数千オングストローム程度の厚さに精
度よく制御するためには、製造工程が複雑になりコスト
高を招いてしまう。
次いで、第６図には薄膜半導体装置の第２の従来例を示
？１′（１９８５、Ｉ ｎｔｅｒｎａｔｉｏｎａｌ
Ｅ Ｉｅｃｔｒａｎ Ｄｅｖｉｃｅｓ Ｍｅｅｔｉ
ｎｏ、 Ｔｅｃｈｎｉｃａｌ Ｄｉｏｅｓｔ 、ｐｐ
４３２〜４３５）。同図中、３１はガラス基板であり、
ガラス基板３１上には、まずＩＴＯ（酸化インジウムと
酸化錫の合金）膜からなる透明電橋３２が形成され、そ
の上にアモルファスシリコン３０のｖ４層構造により、
ｎ形の高濃度領Ｍ３３ａおよび低濃度領域３３ｂからな
るｎ形コレクタ領域３３、第１のｉＲ（イントリンシッ
クＰ）３４、ｐ形ベース領域３５、第２の１層３６およ
びｒ１＋エミッタ領域３７が構成され、最上層にＡｎ膜
によるエミッタ電４ｆｉ３８が形成されている。３９は
］レクタ電極である。
？１′（１９８５、Ｉ ｎｔｅｒｎａｔｉｏｎａｌ
Ｅ Ｉｅｃｔｒａｎ Ｄｅｖｉｃｅｓ Ｍｅｅｔｉ
ｎｏ、 Ｔｅｃｈｎｉｃａｌ Ｄｉｏｅｓｔ 、ｐｐ
４３２〜４３５）。同図中、３１はガラス基板であり、
ガラス基板３１上には、まずＩＴＯ（酸化インジウムと
酸化錫の合金）膜からなる透明電橋３２が形成され、そ
の上にアモルファスシリコン３０のｖ４層構造により、
ｎ形の高濃度領Ｍ３３ａおよび低濃度領域３３ｂからな
るｎ形コレクタ領域３３、第１のｉＲ（イントリンシッ
クＰ）３４、ｐ形ベース領域３５、第２の１層３６およ
びｒ１＋エミッタ領域３７が構成され、最上層にＡｎ膜
によるエミッタ電４ｆｉ３８が形成されている。３９は
］レクタ電極である。
このように第２の従来例のものも、積層形構造によりｎ
ｐｎバイポーラトランジスタとして構成されている。
ｐｎバイポーラトランジスタとして構成されている。
第７図は、十述のように構成された積層形バイポーラト
ランジスタにおけるベース・コレクタ間に形成された第
１の１層３４の厚さ［とエミッタ接地電流増幅率βとの
関係を示したものである。
ランジスタにおけるベース・コレクタ間に形成された第
１の１層３４の厚さ［とエミッタ接地電流増幅率βとの
関係を示したものである。
同特性からこの第２の従来例の積層形バイポーラトラン
ジスタにおいても、第１のｌＲ３４の厚ざｔと、エミッ
タ接地電流増幅率βとは密接な関係にあり、例えばβ＝
５程度の値を得ようとすると、第１の１層３４の厚さｔ
は、約５０００オングストローム程度以下に制御するこ
とが必要であった。
ジスタにおいても、第１のｌＲ３４の厚ざｔと、エミッ
タ接地電流増幅率βとは密接な関係にあり、例えばβ＝
５程度の値を得ようとすると、第１の１層３４の厚さｔ
は、約５０００オングストローム程度以下に制御するこ
とが必要であった。
しかし、ベース・コレクタ間に形成される第１の１層３
４の厚さｔを、上記のような厚さ以下に精疫よく制御す
ることは、前記第１の従来例のものと同様に、製造工程
が？！雑となりコスト高を招いてしまう。また、この従
来例のように積層構造のものでは、基板との段差が大き
くなってしまうため、例えばシリコン半導体基板中に形
成されたバルクの半導体素子等と一体的にＩＣ化するこ
とが難しく、薄膜およびバルクを含む複数の素子からな
る所要の回路を小形コンパクトに構成することが極めて
困難であった。
４の厚さｔを、上記のような厚さ以下に精疫よく制御す
ることは、前記第１の従来例のものと同様に、製造工程
が？！雑となりコスト高を招いてしまう。また、この従
来例のように積層構造のものでは、基板との段差が大き
くなってしまうため、例えばシリコン半導体基板中に形
成されたバルクの半導体素子等と一体的にＩＣ化するこ
とが難しく、薄膜およびバルクを含む複数の素子からな
る所要の回路を小形コンパクトに構成することが極めて
困難であった。
（発明が解決しようとする問題点）
第１の従来例の積層形バイポーラトランジスタでは、エ
ミッタ接地電流増幅率βを大きくして高性能化を図るた
めには、ベース領域であるｎ“多結晶シリコン膜の膜厚
を数百ないし数千オングストローム程度の厚さに精度よ
く制御する必要があり、このため製造工程が複雑になっ
てコスト高を１ｒ１りという問題点があった。
ミッタ接地電流増幅率βを大きくして高性能化を図るた
めには、ベース領域であるｎ“多結晶シリコン膜の膜厚
を数百ないし数千オングストローム程度の厚さに精度よ
く制御する必要があり、このため製造工程が複雑になっ
てコスト高を１ｒ１りという問題点があった。
また、アモルファスシリコンの積層構造により積層形バ
イポーラトランジスタとした第２の従来例では、エミッ
タ接地電流増幅率βを大きくして高性能化を図るために
は、ベース・コレクタ間のｉＲの厚さを数千オングスト
ローム程度以下の厚さに精度よく制御する必要があり、
上記と同様に製造工程が複雑になってコスト高を招くと
いう問題点があった。また特に第２の従来例のものでは
、基板との段差が大きくなってしまうため、例えばシリ
コン半導体基板中に形成されたバルクの半導体素子等と
一体的にＩＣ化することが難しく、薄膜およびバルクを
含む複数の素子からなる所要の回路を小形コンパクトに
ＩＣ化することが極めて困難であった。
イポーラトランジスタとした第２の従来例では、エミッ
タ接地電流増幅率βを大きくして高性能化を図るために
は、ベース・コレクタ間のｉＲの厚さを数千オングスト
ローム程度以下の厚さに精度よく制御する必要があり、
上記と同様に製造工程が複雑になってコスト高を招くと
いう問題点があった。また特に第２の従来例のものでは
、基板との段差が大きくなってしまうため、例えばシリ
コン半導体基板中に形成されたバルクの半導体素子等と
一体的にＩＣ化することが難しく、薄膜およびバルクを
含む複数の素子からなる所要の回路を小形コンパクトに
ＩＣ化することが極めて困難であった。
この発明は、このような問題点に着目してなされたもの
で、比較的簡単な製造工程で高性能化することができて
コスト低減を図ることができるとともにバルク半導体装
置と容易にＩＣ化することのできる薄膜半導体装置を提
供することを目的とする。
で、比較的簡単な製造工程で高性能化することができて
コスト低減を図ることができるとともにバルク半導体装
置と容易にＩＣ化することのできる薄膜半導体装置を提
供することを目的とする。
［発明の構成］
（問題点を解決するための手段）
この発明は上記問題点を解決するために、絶縁性曇板上
にｖ４層された半導体薄膜に形成された第１導電形のコ
レクタ領域と、第２導電形不純物の導入拡散により前記
コレクタ領域内に形成されたベース領域と、該ベース領
域形成用の不純物導入マスクを用いた第１導電形不純物
の導入拡散により形成され当該不純物導入マスクからの
前記第２導電形不純物の横方向拡散長と当該第１導電形
不純物の横方向拡散長との差で前記ベース領域のベース
幅を規定するエミッタ領域とをイｊすることを要旨とす
る。
にｖ４層された半導体薄膜に形成された第１導電形のコ
レクタ領域と、第２導電形不純物の導入拡散により前記
コレクタ領域内に形成されたベース領域と、該ベース領
域形成用の不純物導入マスクを用いた第１導電形不純物
の導入拡散により形成され当該不純物導入マスクからの
前記第２導電形不純物の横方向拡散長と当該第１導電形
不純物の横方向拡散長との差で前記ベース領域のベース
幅を規定するエミッタ領域とをイｊすることを要旨とす
る。
（作用）
ベース領域とエミッタ領域とは、同一の不純物導入マス
クを用いた第２導電形不純物および第１導電形不純物の
導入拡散により形成され、ベース領域のベース幅は、そ
の不純物導入マスクからの第２導電形不純物の横方向拡
散長と第１導電形不純物の横方向拡散長との差で規定さ
れる。而して比較的簡単な工程により狭いベース幅を有
するベース領域が精度よく形成される。
クを用いた第２導電形不純物および第１導電形不純物の
導入拡散により形成され、ベース領域のベース幅は、そ
の不純物導入マスクからの第２導電形不純物の横方向拡
散長と第１導電形不純物の横方向拡散長との差で規定さ
れる。而して比較的簡単な工程により狭いベース幅を有
するベース領域が精度よく形成される。
また、上記のエミッタ領域、ベース領域およびコレクタ
領域は、半導体基板上に絶縁膜を施したものを含む絶縁
性基板の上に積層された単一の半導体ＦｔＪ膜にル−ナ
形に構成されるので、半導体基板に形成されたバルク半
導体装置と容易にＩＣ化が図られる。
領域は、半導体基板上に絶縁膜を施したものを含む絶縁
性基板の上に積層された単一の半導体ＦｔＪ膜にル−ナ
形に構成されるので、半導体基板に形成されたバルク半
導体装置と容易にＩＣ化が図られる。
（実施例）
以下、この発明の実施例を第１図ないし第３図に基づい
て説明する。この実施例はｎｐｎ形のバイポーラトラン
ジスタに適用したものである。
て説明する。この実施例はｎｐｎ形のバイポーラトラン
ジスタに適用したものである。
まず、薄膜半導体装置の構成を説明ブると、第１図およ
び第２図中、１は絶縁１′／１基板であり、絶縁性基板
１としては、基板全体が適宜の絶縁性材質からなる絶縁
基板またはシリコン等の半導体基板上にシリコン酸化膜
等の絶縁膜を形成したものが用いられている。絶縁性基
板１上には、ＬＰ（減ｆモ＞ ＣＶＯ法により半導体薄
膜としての多結晶シリコン膜２が所要の厚さに堆積され
、所要形状にバターニングされている。
び第２図中、１は絶縁１′／１基板であり、絶縁性基板
１としては、基板全体が適宜の絶縁性材質からなる絶縁
基板またはシリコン等の半導体基板上にシリコン酸化膜
等の絶縁膜を形成したものが用いられている。絶縁性基
板１上には、ＬＰ（減ｆモ＞ ＣＶＯ法により半導体薄
膜としての多結晶シリコン膜２が所要の厚さに堆積され
、所要形状にバターニングされている。
多結晶シリコン膜２には、ｎ＋エミッタ領域３、ｐ形ベ
ース領域４およびｎ形のコレクタ領域５が形成されてい
る。ｎ形へ−ス領域４のベース幅Ｗは、はぼ０．５μｍ
程度に狭く形成され、このｐ形ベース領域４に隣接する
部分のコレクタ領域は、そのｐ形ベース領域４の不純物
濃度よりも低不純物８１度の低濃度コレクタ領域５ａと
され、これを取囲むようにして高Ｉ１度コレクタ領域５
ｂが形成されている。
ース領域４およびｎ形のコレクタ領域５が形成されてい
る。ｎ形へ−ス領域４のベース幅Ｗは、はぼ０．５μｍ
程度に狭く形成され、このｐ形ベース領域４に隣接する
部分のコレクタ領域は、そのｐ形ベース領域４の不純物
濃度よりも低不純物８１度の低濃度コレクタ領域５ａと
され、これを取囲むようにして高Ｉ１度コレクタ領域５
ｂが形成されている。
６はシリコン酸化膜、７はエミッタ電極、８はベース電
極、９はコレクタ電極であり、これらの各電極７．８．
９はＡ１膜で形成されている。
極、９はコレクタ電極であり、これらの各電極７．８．
９はＡ１膜で形成されている。
上述のようにして単一の半導体薄膜によるブレーナ構造
のｎｐｎバイポーラトランジスタが構成されている。
のｎｐｎバイポーラトランジスタが構成されている。
次いで薄膜半導体装置の製造工程の一例を第３図の（ａ
）〜（ｅ）を用いて説明することににり、その構成をさ
らに詳述する。なお、第３図の（ａ）〜（ｅ）の各図に
おいで１左側の図は平面図であり、右側の図は左側の図
のａ−ａ線等の断面を示すものである。
）〜（ｅ）を用いて説明することににり、その構成をさ
らに詳述する。なお、第３図の（ａ）〜（ｅ）の各図に
おいで１左側の図は平面図であり、右側の図は左側の図
のａ−ａ線等の断面を示すものである。
また、以下の説明において（ａ）〜（ｅ）の各項目記号
は、第３図の（１）〜（ｅ）のそれぞれに対応する。
は、第３図の（１）〜（ｅ）のそれぞれに対応する。
（ａ）絶縁性Ｕ板１上に、Ｌ Ｐ ＣＶ Ｄ法により多
結晶シリコン膜２を所要の厚さに堆積し、フォトエツチ
ング法により所要形状にパターニングする。
結晶シリコン膜２を所要の厚さに堆積し、フォトエツチ
ング法により所要形状にパターニングする。
次いで、多結晶シリコン膜２に例えばリン、ヒ素等の［
１形不純物を所要量ドープし、アニールすることにより
、この多結晶シリコン膜２を例えば不純物ａ度１０’
５ ｃｍ−３程度の（ｔｔ［ｔのｎ形とする。
１形不純物を所要量ドープし、アニールすることにより
、この多結晶シリコン膜２を例えば不純物ａ度１０’
５ ｃｍ−３程度の（ｔｔ［ｔのｎ形とする。
＜ｂ＞多結晶シリコン膜２の熱酸化またはＣＶＤ法によ
り多結晶シリコン膜２の上にシリコン酸化膜１１を形成
し、その所要部分に、フォトエツチング法によりベース
拡散窓１１ａを開口する。次いぐシリコン酸化膜１１を
マスクとしてベース拡散窓１１ａからイオン注入法によ
りボロン等のｐ彫工鈍物をドープし、アニールすること
によりベース領域となるｐ影領域４ａを形成する。
り多結晶シリコン膜２の上にシリコン酸化膜１１を形成
し、その所要部分に、フォトエツチング法によりベース
拡散窓１１ａを開口する。次いぐシリコン酸化膜１１を
マスクとしてベース拡散窓１１ａからイオン注入法によ
りボロン等のｐ彫工鈍物をドープし、アニールすること
によりベース領域となるｐ影領域４ａを形成する。
（Ｃ）シリコン酸化膜１１に再びフォトエツチング法を
施してコレクタ拡散窓１１ｂを開口する。またフォトリ
ソグラフィ技術を用いてベースコンタクト領域となるべ
きベース拡散窓１１ａの一部分に７オトレジスト膜１２
を形成する。次いでシリコン酸化膜１１およびフォトレ
ジスト膜１２をマスクとしてベース拡散窓１１ａおよび
コレクタ拡散窓１１ｂから例えばリン、ヒ素等のｎ彫工
鈍物１３をイオン注入する。
施してコレクタ拡散窓１１ｂを開口する。またフォトリ
ソグラフィ技術を用いてベースコンタクト領域となるべ
きベース拡散窓１１ａの一部分に７オトレジスト膜１２
を形成する。次いでシリコン酸化膜１１およびフォトレ
ジスト膜１２をマスクとしてベース拡散窓１１ａおよび
コレクタ拡散窓１１ｂから例えばリン、ヒ素等のｎ彫工
鈍物１３をイオン注入する。
■フォトレジスト膜１２を除去したのち、ＣｖＤＩによ
りシリコン酸化膜１４を全面に堆積し、次いでアニール
によりｎ彫工鈍物１３を活性化してｎ＋エミッタ領域３
および高濃度コレクタ領域５ｂを形成する。
りシリコン酸化膜１４を全面に堆積し、次いでアニール
によりｎ彫工鈍物１３を活性化してｎ＋エミッタ領域３
および高濃度コレクタ領域５ｂを形成する。
このように、シリコン酸化膜１１およびベース拡散窓１
１ａを、ベース領ｗｔ４およびエミッタ領域３に対づる
共通の不純物導入マスクおよび選択拡散窓としてｐ彫工
鈍物およびｎ彫工鈍物を順次導入拡散することにより、
そのベース拡散窓１１ａからのｐ彫工鈍物の横方向拡散
長とｎ彫工鈍物の横方向拡散長との差で規定されるベー
ス幅Ｗを有するｐ形ベース領１ｉｉ！４が形成される。
１ａを、ベース領ｗｔ４およびエミッタ領域３に対づる
共通の不純物導入マスクおよび選択拡散窓としてｐ彫工
鈍物およびｎ彫工鈍物を順次導入拡散することにより、
そのベース拡散窓１１ａからのｐ彫工鈍物の横方向拡散
長とｎ彫工鈍物の横方向拡散長との差で規定されるベー
ス幅Ｗを有するｐ形ベース領１ｉｉ！４が形成される。
このような形成法により、高価な装置である電子ビーム
露光装置等を必要とすることなく、ｐ形ベース領域４の
ベース幅Ｗは、はぼ０．５μｍ程度の狭いベース幅に精
度よく制御される。ｐ形ベース領域４の周囲には、前記
（ａ）の工程で形成された低濃度のｎ影領域がそのまま
残っており、これが低濃度コレクタ領域５ａとされる。
露光装置等を必要とすることなく、ｐ形ベース領域４の
ベース幅Ｗは、はぼ０．５μｍ程度の狭いベース幅に精
度よく制御される。ｐ形ベース領域４の周囲には、前記
（ａ）の工程で形成された低濃度のｎ影領域がそのまま
残っており、これが低濃度コレクタ領域５ａとされる。
次いで、フォトエツチング法によりエミッタ領域３、ベ
ース領域４およびコレクタ領域５の各領域におけるコン
タクト領域となるべき部分のシリコン酸化膜１１．１４
に、それぞれコンタクト孔１５を開孔する。なお、前記
第２図におけるシリコン酸化膜６は、第３図（ｄ＞に３
３ける上記のシリコン酸化膜１１．１４に相当する。
ース領域４およびコレクタ領域５の各領域におけるコン
タクト領域となるべき部分のシリコン酸化膜１１．１４
に、それぞれコンタクト孔１５を開孔する。なお、前記
第２図におけるシリコン酸化膜６は、第３図（ｄ＞に３
３ける上記のシリコン酸化膜１１．１４に相当する。
（ｅ）Ａｉ膜の蒸着およびパターニングによりエミッタ
電極７、ベース電極８およびコレクタ電極９を形成し、
さらに図示省略の最終保護膜を形成してブレーナ構造の
ｎｐｎバイポーラトランジスタからなる薄膜半導体装置
を構成する。
電極７、ベース電極８およびコレクタ電極９を形成し、
さらに図示省略の最終保護膜を形成してブレーナ構造の
ｎｐｎバイポーラトランジスタからなる薄膜半導体装置
を構成する。
次に、上述のように構成された薄膜半導体装どの作用を
説明づる。
説明づる。
ｐ形ベース領域４とｎ＋エミッタ領域３とは、シリコン
酸化１１１１およびベース拡散窓１１ａからなる同一の
不純物導入マスクを用いたｐ彫工鈍物およびｎ彫工鈍物
の導入拡散に形成され、ベース幅Ｗは、ベース拡散窓１
１ａからのｐ彫工鈍物の横方向拡散長とｎ彫工鈍物の横
方向拡散長との差で規定されて、はぼ０．５μｍの狭い
ベース幅のものが精度よく得られる。したがって８価な
装置である電子ビーム露光装置等を必要とすることなく
、比較的簡単な工程で高性能の薄膜半導体装置を実現す
ることができてコスト低減が図られる。
酸化１１１１およびベース拡散窓１１ａからなる同一の
不純物導入マスクを用いたｐ彫工鈍物およびｎ彫工鈍物
の導入拡散に形成され、ベース幅Ｗは、ベース拡散窓１
１ａからのｐ彫工鈍物の横方向拡散長とｎ彫工鈍物の横
方向拡散長との差で規定されて、はぼ０．５μｍの狭い
ベース幅のものが精度よく得られる。したがって８価な
装置である電子ビーム露光装置等を必要とすることなく
、比較的簡単な工程で高性能の薄膜半導体装置を実現す
ることができてコスト低減が図られる。
そして、エミッタ・ベース接合が順バイアスされ、コレ
クタ・ベース接合が逆バイアスされるバイポーラトラン
ジスタの動作において、コレクタ・ベース接合部に生じ
る空乏層は、ρ形ベース領域４よりも低不純物濃度に形
成されている低濃度コレクタ領域５ａ側に広がる。した
がってｐ形ベース領域４は前述のように狭幅に形成され
ていても、エミッタ・コレクタ間のバンチスルーが起き
にくくなって高耐圧特性が得られる。
クタ・ベース接合が逆バイアスされるバイポーラトラン
ジスタの動作において、コレクタ・ベース接合部に生じ
る空乏層は、ρ形ベース領域４よりも低不純物濃度に形
成されている低濃度コレクタ領域５ａ側に広がる。した
がってｐ形ベース領域４は前述のように狭幅に形成され
ていても、エミッタ・コレクタ間のバンチスルーが起き
にくくなって高耐圧特性が得られる。
また、「〕１■ミッタ領１４３、ｐ形ベース領域４およ
びｎ形コレクタ領域５は、半導体基板上にシリコン酸化
膜等の絶縁膜を施したものを含む絶縁性Ｍ根１の上に形
成された単一の多結晶シリコン膜２にブレーナ形に構成
される。したがってその半導体基板に形成されたバルク
半導体装置と容易にＩＣ化を図ることができ、この実施
例に係る薄膜半導体装置およびバルク半導体装置を含む
所要の回路の小形、コンパクト化が図られる。
びｎ形コレクタ領域５は、半導体基板上にシリコン酸化
膜等の絶縁膜を施したものを含む絶縁性Ｍ根１の上に形
成された単一の多結晶シリコン膜２にブレーナ形に構成
される。したがってその半導体基板に形成されたバルク
半導体装置と容易にＩＣ化を図ることができ、この実施
例に係る薄膜半導体装置およびバルク半導体装置を含む
所要の回路の小形、コンパクト化が図られる。
なお、上述の実施例では、半導体簿膜として多結晶シリ
コン膜を使用したが、微結晶シリコン膜、アモルファス
シリコン膜または単結晶シリコン膜を使用することもで
きる。また薄膜半導体装置は、ｎｐｎ形のバイポーラト
ランジスタとしたが、ｐｎｐ形のバイポーラトランジス
タとすることもできる。
コン膜を使用したが、微結晶シリコン膜、アモルファス
シリコン膜または単結晶シリコン膜を使用することもで
きる。また薄膜半導体装置は、ｎｐｎ形のバイポーラト
ランジスタとしたが、ｐｎｐ形のバイポーラトランジス
タとすることもできる。
［発明の効果］
以上説明したように、この発明によれば、ベース領域と
エミッタ領域とは、同一の不純物導入マスクを用いた第
２導電形不純物および第１導電形不純物の導入拡散によ
り形成され、ベース領域のベース幅は、その不純物導入
マスクからの第２導電形不純物の横方向拡散長と第１導
電形不純物の横方向拡散長との差で規定されるので、比
較的簡単な工程により狭いベース幅のものが精度よく得
られて＾性能化が容易となり、コスト低減を図ることが
できる。またエミッタ領域、ベース領域ｉＪ３よびコレ
クタ領域は、半導体基板上に絶縁膜を施したものを含む
絶縁性基板の上に形成した単一の半導体薄膜にブレーナ
形に構成されるので、半導体基板に形成したバルク半導
体装置との￥ｇ易ＩＣ化を図ることができて薄膜および
バルクを含む複数の半導体装置からなる所要の回路を小
形コンパクトにＩＣ化することができるという利点があ
る。
エミッタ領域とは、同一の不純物導入マスクを用いた第
２導電形不純物および第１導電形不純物の導入拡散によ
り形成され、ベース領域のベース幅は、その不純物導入
マスクからの第２導電形不純物の横方向拡散長と第１導
電形不純物の横方向拡散長との差で規定されるので、比
較的簡単な工程により狭いベース幅のものが精度よく得
られて＾性能化が容易となり、コスト低減を図ることが
できる。またエミッタ領域、ベース領域ｉＪ３よびコレ
クタ領域は、半導体基板上に絶縁膜を施したものを含む
絶縁性基板の上に形成した単一の半導体薄膜にブレーナ
形に構成されるので、半導体基板に形成したバルク半導
体装置との￥ｇ易ＩＣ化を図ることができて薄膜および
バルクを含む複数の半導体装置からなる所要の回路を小
形コンパクトにＩＣ化することができるという利点があ
る。
第１図はこの発明に係る薄膜半導体装置の実施例を示寸
平面図、第２図は第１図のＡ−Ａ線断面図、第３図は同
上実施例の製造工程例を示す工程図、第４図は薄膜半導
体装置の第１の従来例を丞す縦断面図、第５図は同上第
１の従来例におけるベース幅とコレクタ電流等との関係
を示す特性図、第６図は第２の従来例を示す縦断面図、
第７図は同上第２の従来例におけるベース・コレクタ間
のｉ層の厚さと電流増幅率との関係を示す特性図である
。 １：絶縁性基板、 ２：多結晶シリコン膜（半導体薄膜）、３：１ミツタ領
域、 ４：ベース領域、５：コレクタ領域、５ａ：低
温度コレクタ領域、１１：不純物導入のマスクとなるシ
リコン酸化膜、 １１ａ：エミッタ拡散に共通に用いられるベース拡散窓
、 １１ｂ：」レクタ拡散窓、 Ｗ：ベース幅。 代理人 弁理士 三 好 保 男富１ 図 第２ 図 蔦３図（ａ） ８：３ 区（Ｕ 兵３ 凹（Ｃ） 第３ 図（ａ −ａ） 第３図（１） −ｂ） ａ 第３図（Ｃ−Ｃ） 第３凹（ｄ） 第３ 図（ｅ） 第３ 図（ｄ−ｄ） 第３ 図（ｅ−ｅ） 第４ 図 へ゛−ス幅 ［人〕 第５囚 第６区 コレクタ・へ゛−ス間 ｉ見６ 厚さＣλコ第 ７
正コ
平面図、第２図は第１図のＡ−Ａ線断面図、第３図は同
上実施例の製造工程例を示す工程図、第４図は薄膜半導
体装置の第１の従来例を丞す縦断面図、第５図は同上第
１の従来例におけるベース幅とコレクタ電流等との関係
を示す特性図、第６図は第２の従来例を示す縦断面図、
第７図は同上第２の従来例におけるベース・コレクタ間
のｉ層の厚さと電流増幅率との関係を示す特性図である
。 １：絶縁性基板、 ２：多結晶シリコン膜（半導体薄膜）、３：１ミツタ領
域、 ４：ベース領域、５：コレクタ領域、５ａ：低
温度コレクタ領域、１１：不純物導入のマスクとなるシ
リコン酸化膜、 １１ａ：エミッタ拡散に共通に用いられるベース拡散窓
、 １１ｂ：」レクタ拡散窓、 Ｗ：ベース幅。 代理人 弁理士 三 好 保 男富１ 図 第２ 図 蔦３図（ａ） ８：３ 区（Ｕ 兵３ 凹（Ｃ） 第３ 図（ａ −ａ） 第３図（１） −ｂ） ａ 第３図（Ｃ−Ｃ） 第３凹（ｄ） 第３ 図（ｅ） 第３ 図（ｄ−ｄ） 第３ 図（ｅ−ｅ） 第４ 図 へ゛−ス幅 ［人〕 第５囚 第６区 コレクタ・へ゛−ス間 ｉ見６ 厚さＣλコ第 ７
正コ
Claims (1)
- 【特許請求の範囲】 絶縁性基板上に積層された半導体薄膜に形成された第１
導電形のコレクタ領域と、 第２導電形不純物の導入拡散により前記コレクタ領域内
に形成されたベース領域と、 該ベース領域形成用の不純物導入マスクを用いた第１導
電形不純物の導入拡散により形成され当該不純物導入マ
スクからの前記第２導電形不純物の横方向拡散長と当該
第１導電形不純物の横方向拡散長との差で前記ベース領
域のベース幅を規定するエミッタ領域と を有することを特徴とする薄膜半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62148043A JPS63312674A (ja) | 1987-06-16 | 1987-06-16 | 薄膜半導体装置 |
| US07/596,750 US5075737A (en) | 1987-06-16 | 1990-10-10 | Thin film semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62148043A JPS63312674A (ja) | 1987-06-16 | 1987-06-16 | 薄膜半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63312674A true JPS63312674A (ja) | 1988-12-21 |
Family
ID=15443851
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62148043A Pending JPS63312674A (ja) | 1987-06-16 | 1987-06-16 | 薄膜半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5075737A (ja) |
| JP (1) | JPS63312674A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5357157A (en) * | 1990-11-05 | 1994-10-18 | Nissan Motor Co., Ltd. | Power MOSFET circuit including short circuiting means for detecting the potential of the source terminal |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5994739A (en) * | 1990-07-02 | 1999-11-30 | Kabushiki Kaisha Toshiba | Integrated circuit device |
| US5172208A (en) * | 1990-07-30 | 1992-12-15 | Texas Instruments Incorporated | Thyristor |
| US5240865A (en) * | 1990-07-30 | 1993-08-31 | Texas Instruments Incorporated | Method of forming a thyristor on an SOI substrate |
| FR2694449B1 (fr) * | 1992-07-09 | 1994-10-28 | France Telecom | Composant électronique multifonctions, notamment élément à résistance dynamique négative, et procédé de fabrication correspondant. |
| EP0632491A3 (de) * | 1993-07-02 | 1996-09-11 | Siemens Ag | Herstellungsverfahren für lateralen Bipolartransistor. |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3660732A (en) * | 1971-02-08 | 1972-05-02 | Signetics Corp | Semiconductor structure with dielectric and air isolation and method |
| US3943555A (en) * | 1974-05-02 | 1976-03-09 | Rca Corporation | SOS Bipolar transistor |
| US4050965A (en) * | 1975-10-21 | 1977-09-27 | The United States Of America As Represented By The Secretary Of The Air Force | Simultaneous fabrication of CMOS transistors and bipolar devices |
| US4127860A (en) * | 1977-04-18 | 1978-11-28 | Rca Corporation | Integrated circuit mesa bipolar device on insulating substrate incorporating Schottky barrier contact |
| JPS56131954A (en) * | 1980-03-19 | 1981-10-15 | Nippon Telegr & Teleph Corp <Ntt> | Semiconductor device |
| FR2490860B1 (fr) * | 1980-09-24 | 1986-11-28 | Nippon Telegraph & Telephone | Dispositif semi-conducteur de memorisation programmable a lecture seule, de type a jonction en court-circuit |
| US4532003A (en) * | 1982-08-09 | 1985-07-30 | Harris Corporation | Method of fabrication bipolar transistor with improved base collector breakdown voltage and collector series resistance |
| US4546536A (en) * | 1983-08-04 | 1985-10-15 | International Business Machines Corporation | Fabrication methods for high performance lateral bipolar transistors |
| JPS6081864A (ja) * | 1983-10-12 | 1985-05-09 | Fujitsu Ltd | ラテラル型トランジスタ |
| US4897698A (en) * | 1984-10-31 | 1990-01-30 | Texas Instruments Incorporated | Horizontal structure thin film transistor |
-
1987
- 1987-06-16 JP JP62148043A patent/JPS63312674A/ja active Pending
-
1990
- 1990-10-10 US US07/596,750 patent/US5075737A/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5357157A (en) * | 1990-11-05 | 1994-10-18 | Nissan Motor Co., Ltd. | Power MOSFET circuit including short circuiting means for detecting the potential of the source terminal |
Also Published As
| Publication number | Publication date |
|---|---|
| US5075737A (en) | 1991-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2525630B2 (ja) | 薄膜トランジスタの製造方法 | |
| EP0193934B1 (en) | Semiconductor integreated circuit device and method of manufacturing the same | |
| US5861659A (en) | Semiconductor device | |
| JPS63312674A (ja) | 薄膜半導体装置 | |
| US5686322A (en) | Process for doping two levels of a double poly bipolar transistor after formation of second poly layer | |
| JPS6113670A (ja) | 薄膜電界効果トランジスタの製造方法およびその方法によつて得られるトランジスタ | |
| US5246877A (en) | Method of manufacturing a semiconductor device having a polycrystalline electrode region | |
| JPS59165455A (ja) | 半導体装置 | |
| US5407857A (en) | Method for producing a semiconductor device with a doped polysilicon layer by updiffusion | |
| EP0367293B1 (en) | Methods of fabricating semiconductor devices having a bipolar transistor | |
| JP2888055B2 (ja) | 薄膜トランジスタ | |
| JP3309606B2 (ja) | 半導体装置の製造方法 | |
| JP2715479B2 (ja) | 半導体装置の製造方法 | |
| US5328856A (en) | Method for producing bipolar transistors having polysilicon contacted terminals | |
| JPH0621077A (ja) | 半導体装置およびその製造方法 | |
| JP2715448B2 (ja) | 半導体装置の製造方法 | |
| JPS63292665A (ja) | 抵抗負荷型半導体装置 | |
| JPH02207534A (ja) | 半導体装置 | |
| JPH06275821A (ja) | Ｍｏｓトランジスタとその製造方法 | |
| JP2602490B2 (ja) | 半導体装置の製造方法 | |
| JPS63266863A (ja) | 半導体抵抗体 | |
| JPH0637097A (ja) | 半導体装置およびその製造方法 | |
| JPH04152531A (ja) | 半導体装置の製造方法 | |
| JPS6376470A (ja) | 半導体装置の製造方法 | |
| JPS62141765A (ja) | 半導体装置の製造方法 |