JPS63186343A

JPS63186343A - 記憶制御方式

Info

Publication number: JPS63186343A
Application number: JP1808187A
Authority: JP
Inventors: Hideo Iyota; 井余田　秀雄
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1987-01-28
Filing date: 1987-01-28
Publication date: 1988-08-01

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔目　次〕概要産業上の利用分野従来の技術発明が解決しようとする問題点問題点を解決するための手段作用実施例！、実施例と第１図との対応関係 ■、実施例の構成 ■、実施例の動作（ｉ）ローカル側の指示信号の入力による制御動作（ｉｉ）リモート側の制御情報の入力による制御動作 ■、実施例のまとめ ■０発明の変形様態発明の効果〔概　要〕記憶制御方式であって、記憶手段のデータの入出力を制
御する場合、各記憶制御手段は、他の記憶制御手段への
指示信号を参照しながら、入力される指示信号に応じた
データの人出力制御を行なうことにより、記憶手段を２
つ以上の記憶制御手段で並行して制御することができ、
システムの利用形態に柔軟性を持たせることができる。

〔産業上の利用分野〕

本発明は、記憶制御方式に関し、例えば複数の記憶制御
部によって共用される記憶手段のデータの入出力を行な
うようにした記憶制御方式に関するものである。

〔従来の技術〕

コンピュータシステム等において、中央演算装置やチャ
ネルプロセッサと記憶装置との間で、データの人出力を
行なう場合、記憶制御装置を介して行なう方式がある。

特に、複数の記憶制御装置と記憶装置を組み合わせるこ
とは、配線類の短縮やシステム構成の自由度の面から有
効である。その−例を第５図に示す。ここで、中央演算
装置をＣＰＵ、チャネルプロセッサをＣＨＰ、記憶装置
をＭＳＵ、記憶制御装置をＭＣＵとして示している。

第５図に示したシステムでは、中央演算袋装置５４１及
びチャネルプロセッサ５４３からの指示信号が、記憶制
御装置５２１人に入力され、該記憶制御装置５２１人は
、記憶装置５１１及び記憶装置５１３の制御を行なう。

同様に、中央演算装置５４５及びチャネルプロセッサ５
４７からの指示信号は、他方の記憶制御装置５２１Ｂに
入力される。この記憶制御装置５２１Ｂは、記憶装置５
１５、記憶装置５１７の制御を行なう。また、記憶制御
装置５２１Ａと記憶制御装置５２１Ｂは互いに接続され
ており、中央演算装置５４１やチャネルプロセッサ５４
３から記憶装置５１５または記憶装置５１７のデータが
必要になると、記憶制御装置５２１Ａを介して記憶制御
装置５２１Ｂへ指示信号を送る。

〔発明が解決しようとする問題点〕

ところで、上述した従来方式にあっては、例えば中央演
算装置５４１から記憶装置５１７のデータを読み出そう
とすると、記憶制御装置５２１Ａと記憶制御装置５２１
Ｂの両方を介さなければならないため、その間は他の記
憶装置からの入出力が制限される。しかも、記憶制御装
置５２１人あるいは記憶制御装置５２１Ｂのどちらかに
障害が発生すると、それに接続されている記憶装置が使
用できなくなってしまう。

以上のように、記憶制御装置５２１Ａと記憶制御装置５
２１Ｂの両方で別々の記憶装置を制御していたために、
システムの利用形態の柔軟性に欠けるという問題点があ
った。

本発明は、このような点にかんがみて創作されたもので
あり、複数の記憶制御装置で同一の記憶装置の制御を行
ない、システムの利用形態に柔軟性を持たせることがで
きるようにした記憶制御方式を提供することを目的とし
ている。

〔問題点を解決するための手段〕

第１図は、本発明の記憶制御方式の原理プロ；ツク図で
ある。

図において、記憶手段１１１は、データを格納する。

少なくとも２つの記憶制御手段１２１Ａ、１２１Ｂ、　
　・・・は、記憶手段１１１のデータの入出力を制御す
る。

全体として、他の記憶制御手段への指示信号を参照しな
がら、各記憶制御手段に入力される指示信号１３１Ａ、
１３１Ｂ、　　・・・に応じたデータの入出力制御を行
なうように構成されている。

〔作　用〕

記憶手段１１１は、データを格納する。

記憶制御手段１２１Ａには、指示信号１３１’Ａが導入
され、他の記憶制御手段１２１Ｂへの指示信号１３１Ｂ
を参照しながら、記憶手段１１１のデータの人出力を制
御する。同様に、記憶制御手段１２１Ｂには、指示信号
１３１Ｂが導入され、他の記憶制御手段１２１Ａへの指
示信号１３１Ａを参照しながら、記憶手段１１１のデー
タの入出力を制御する。

本発明にあっては、少なくとも２つの記憶制御手段のそ
れぞれにおいて、他の記憶制御手段への指示信号を参照
しながら、記憶手段１１１のデータの入出力を制御する
ことができるので、記憶手段１１１を２つ以上の記憶制
御手段で並行して制御することができ、システム構成に
柔軟性を°持たせることができる。

〔実施例〕

以下、図面に基づいて本発明の実施例について詳細に説
明する。

第２図は、本発明を適用した一実施例における記憶制御
方式の全体構成を示す。

■、−ＩＩと、１゛′との対Ｉ… ここで、本発明の実施例と第１図との対応関係を示して
おく。

記憶手段１１１は、記憶装置２１１．記憶装置２１３、
記憶装置２１５．記憶装置２１７に相当する。

記憶制御手段（１２１Ａ、１２１Ｂ、　　・・・）は、
記憶制御装置２２１　Ａ、記憶制御装置２２１Ｂに相当
する。

指示信号（１３１”Ａ、　　１３１’Ｂ、　　・・・）
は、中央演算装置２４１．チャネルプロセッサ２４３か
ら記憶制御装置２２１Ａへの指示信号、及び中央演算装
置２４５．チャネルプロセッサ２４７から記憶制御装置
２２１Ｂへの指示信号に相当する。

↓−大血五少盪底以上のような対応関係があるものとして、以下本発明の
実施例について説明する。

第２図において、中央演算装置をｃｐｕ、チャネルプロ
セッサをＣＨＰ、記憶装置をＭＳＵ、記憶制御装置をＭ
ＣＵとする。

中央演算袋Ｗ２４１−チ、ヤネルプロセッサ２４３には
記憶制御装置２２°ＩＡが接続されており、中央演算装
置２４５．チャネルプロセッサ２４７には記憶制御装置
２２１Ｂが接続されている。記憶制御装置２２１Ａと記
、憶制御装置２２１Ｂは互いに接続されており、更に、
記憶制御装置２２１Ａ、記憶制御手段２２１Ｂの埼゛れ
ぞれには、記憶装置２１１．記憶装置２１３．記憶装置
２１５゜記憶装置２１７が接続されている。　　・第３
図は、第２図に示す記憶制御手段２２１Ａの詳細な構成
を示したものである６尚、記憶制御装置２２１Ｂも同様
の構成を持っているものとする。

中央演算装置２４１からの指示信号が受信しジスタａ　
（図中Ｒａ）３１１に、チャネルプロセッサ２４３から
の指示信号が受信レジスタｂ（図中Ｒｂ）３１３に格納
される。受信レジスタａ３１１、受信レジスタｂ３１３
からの出力はセレクタ３１５に入力され、一方が選択さ
れる。セレクタ３１５の出力は転送レジスタ（図中ＴＲ
）３１７に人力され、転送レジスタ３１７の出力はロー
カル要求レジスタ（図中ＬＲ）３１９及び記憶制御装置
２２１　Ｂに入力される。ローカル要求レジスタ３１９
からの出力は、ローカル要求ボートａ　（図中ＬＰａ）
３２１あるいはローカル要求ボートｂ（図中ＬＰｂ）３
２３に入力され、更に、セレクタ３２５で選択されて、
レジスタ（図中Ｌ）、３２７に入力される。レジスタ３
２７からの出力はビジー制御部３３９に入力される。

ビジー制御部３３９は、記憶装置２１１〜２１７に対応
するビジーラッチを内部に持っている。

ビジーラッチか“１”である記憶装置はアクセス中であ
り、ビジーラッチが“０”である記憶装置はアクセス可
能であることを示している。

また、記憶制御装置２２１Ｂの転送レジスタ３１７から
記憶制御装置２２１Ａに入力された信号はリモート要求
レジスタ（図中ＲＲ）３２９に入力され、更に、リモー
ト要求ボートａ　（図中ＲＰＮ３３１あるいはリモート
要求ボートｂ（図中ＲＰｂ）３３３に入力され、セレク
タ３３５で選択されて、レジスタ３３７　（図中Ｒ）に
入力される。レジスタ３３７からの出力はビジー制御部
３３９に入力される。

ビジー制御部３３９からの出力は、リモートタイミング
ラッチａ　（図中Ｒ’ｌ’Ｒａ）３４５．　　リモート
タイミングラッチｂ　（図中ＲＴＲｂ）３４７を介して
、ビジー制御部３３９に再度入力される。

ビジー制御部３３９からの他の出力は、記憶装置２１１
、記憶装置２１３．記憶装置２１５．記憶装置２１７に
入力されると共に、ローカルタイミングラッチａ　（図
中ＬＴＲａ）３４１．　　ローカルタイミングラッチｂ
　（図中ＬＴＲｂ）３４３を介して、ビジー制御部３３
９に再度人力される。

且−尖践叢生物立実施例において、記憶制御装置２２１Ａと記憶制御装置
２２１Ｂの両方が同時に同じ制御装置をアクセスしよう
としたときは、チャネルプロセッサ２４３．チャネルプ
ロセッサ２４７の要求を中央演算装置２４１．中央演算
装置２４５の要求に優先させるものとする。同様に、記
憶装置２１１゜記憶装置２１３へのアクセスは、記憶制
御装置２２１Ａからのアクセスを記憶制御装置２２１Ｂ
からのアクセスに優先させ、記憶装置２１５．記憶装置
２１７へのアクセスはその反対とする（記憶装置２１１
．記憶装置２１３を記憶制御装置２２１Ａのローカル側
の記憶装置、記憶装置２１５゜記憶装置２１７を記憶制
御装置２２１Ｂのローカル側の記憶装置とし、それ以外
をリモート側の記憶装置とすれば、ローカル側を優先さ
せる）。

いま、記憶制御袋！２２ｘＡにおける制御動作に着目し
、中央演算装置２４１．チャネルプロセッサ２４３　（
ローカル側）から指示信号が入力される場合の制御動作
と、記憶制御装置２２１Ｂからの制御情報が入力される
場合の制御動作を分けて考える。

第４図は、実施例の動作説明図である。第４図（イ）は
ローカル側の指示信号が入力される場合の動作手順を、
第４図（ロ）はリモート側の制御情報が入力される場合
の動作手順をそれぞれ示している。

尚、実施例では、リモート側からの制御指示信号を制御
情報とする。

以下、第２図〜第４図を参照する。

中央演算装置２４１あるいはチャネルプロセッサ２４３
から、記憶装置２１１〜２１７のデータの入出力（例え
ばデータ読出し）が指示されると、中央演算装置２４１
からの指示信号が受信レジスタａ３１１に、チャネルプ
ロセッサ２４３からの指示信号が受信レジスタｂ３１３
に入力される（ステップ４１１）。

受信レジスタａ３１１．受信レジスタｂ３１３の指示信
号はセレクタ３１５に入力される。セレクタ３１５では
、受信レジスタａ３１１．受信レジスタｂ３１３の何れ
か一方のみに指示信号が入力された場合は、その指示信
号を出力とし、受信レジスタａ３１１．受信レジスタｂ
３１３の両方に指示信号が入力された場合は、優先度の
高い方を出力とする。本実施例では、チャネルプロセッ
サ２４３からの要求を中央演算装置２４１の要求に優先
させている。

セレクタ３１５から出力される指示信号は、転送レジス
タ３１７に格納される。そ′して、転送レジスタ３１７
に格納された指示信号は、記憶制御装置２２１Ｂに制御
情報として転送する（ステップ４１２）。

同時に、転送レジスタ３１７に格納された指示信号は、
ローカル要求レジスタ３１９に入力され、更に、ローカ
ル要求ボートａ３２１あるいはローカル要求ボー）ｂ３
２３に入力される。中央演算装置２４１から出された指
示信号のときはローカル要求ボートａ３２１に格納し、
チャネルプロセッサ２４３から出された指示信号のとき
はローカル要求ボー）ｂ３．２３に格納する。

ローカル要求ポー１−ａ　３２１．　ローカル要求ポー
）ｂ３２３からの出力は、セレクタ３２５に入カされ、
セレクタ３１５と同様に、優先度の高い方を選択する（
ステップ４１３）。− セレクタ３２５から出力される指示信号は、レジスタ３
２７に格納され、更に、ビジー制御部３３９に入力され
る。

ビジー制御部３３９は、最初に、入力された指示信号が
アクセスしようとしている制御装置（例えば記憶装置２
１１）がビジーであるか否かを判定する（ステップ４１
４）。現在記憶制御装置２２１Ａでアクセス中であった
り、記憶制御装置２２１Ｂから記憶装置２１１をアクセ
スしているときは、記憶装置２１１はビジーであり、ビ
ジー制御部３３９内部の記憶装置２１１に対応するビジ
ーラッチが１”となっている。ビジー制御部３３９では
、ビジーラッチが“１″のときはステップ４１４で肯定
判断して、ビジーラッチがリセットされるまでステップ
４１４の判定を繰り返す。

記憶装置２１１がビジーでないときは、ステップ４１４
で否定判断して、次に、記憶制御装置２２１Ｂから同一
の記憶装置のアクセス指示が出ているか否かを判定する
（ステップ４１５）。

記憶制御装置２２１Ｂからも記憶装置２１１のアクセス
指示が出ているときは、ステップ４１５で肯定判断して
、次に、ビジー制御部３３９は、自分（記憶制御装置２
２１Ａ）のアクセス指示が優先されるか否かを判定する
（ステップ４１６）。

記憶制御装置２２１人がリモート側（記憶装置２１５、
記憶装置２１７）をアクセスしようとしているときは、
記憶制御装置２２１Ｂの指示が優先されるので、ステッ
プ４１６で否定判断して、ステップ４１４のビジーであ
るか否かの判定以降を繰り返す。尚、記憶制御装置２２
１Ｂの指示が優先されると、記憶制御装置２２１Ｂから
のアクセスが実行されるので、そのときにビジー制御部
３３９内のビジーラッチが“１゛になる。

記憶装置２１１をアクセスする場合は、記憶装置２１１
は記憶制御装置２２１Ａのローカル側であるので、ステ
ップ４１６での自分（記憶制御装置２２１　Ａ）のアク
セス指示が優先されるか否かの判定で肯定判断して、次
に、記憶装置２１１に指示を送って起動する（ステップ
４１７）。

記憶制御装置２２１Ｂから同一の記憶装置のアクセス指
示が出ていないときは、ステップ４１５で否定判断して
、ステップ４１７に移って記憶装置２１１を起動する。

次に、起動した記憶装置２１１のビジーラッチを“ｌ”
にセットする（ステップ４１８）。

記憶装置２１１への起動指示は、ローカルタイミングラ
ッチａ’３４１へも入力され、−更に、ローカルタイミ
ングラッチｂ３４３を経て、ビジー制御部３３９に再度
入力される。ビジー制御部３３９では、ローカルタイミ
ングラッチｂ３４３から指示が入力されると、記憶装置
２１１のビジーラッチをリセットして０″にする（ステ
ップ４１９）。尚、実施例の記憶装置は、２サイクル毎
にアクセスが可能であり、そのため、ローカルタイミン
グラッチａ　３４１．　　ローカルタイミングラッチｂ
３４３で指示信号を２サイクル分遅延した後に、ビジー
ラッチのリセットを行なった。

そして、記憶装置２１１をアクセスして、記憶装置２１
１からのデータが記憶制御装置２２１Ａに入力され（ス
テップ４２０）、記憶制御装置２２１Ａは、指示信号を
記憶制御装置２２１Ａに送った中央演算装置２４１ある
いはチャネルプロセッサ２４３にデータを転送しくステ
ップ４２１）、記憶制御装置２２１Ａの処理を終了する
。

記憶制御装置２２１Ｂに中央演算装置２４５あるいはチ
ャネルプロセッサ２４７からの指示信号が入力されると
、記憶制御装置２２１Ｂの転送し、ジスタ３１７から出
力される指示信号が、制御情報としてリモート要求レジ
スタ３２９に入力される（ステップ４３１）。

リモート要求レジスタ３２９に入力された制御情報は、
更に、リモート要求ポートａ３３１あるいはリモート要
求ポートｂ３３３に人力される。

例えば、中央演算袋に２４５から出された指示信号のと
きはリモート要求ポートａ３３１に格納し、チャネルプ
ロセッサ２４７から出された指示信号のときはリモート
要求ポートｂ３３３に格納する。

リモート要求ボートａ３３１．　　リモート要求ポート
ｂ３３３からの出力は、セレクタ３３５に入力され、優
先度の高い方を選択する（ステップ４３２）。

セレクタ３３５から出力される制御情報は、レジスタ３
３７に格納され、更に、ビジー制御部３３９に入力され
る。

ビジー制御部３３９は、入力された制御情報（記憶制御
装置２２１Ｂからのアクセス指示）がアクセスしようと
している制御装置がビジーであるか否かを判定する（ス
テップ４３３）。

ビジーラッチが“ｌ”のときは肯定判断して、ビジーラ
ッチがリセットされるまでステップ４３３を繰り返す。

記憶制御装置２２１Ｂがアクセスしようとしている制’
４Ｂａ置がビジーでないときは、ステップ４３３で否定
判断して、次に、記憶制御装置２２１Ａ自身からも同一
の記憶装置のアクセス指示が出ているか否かを判定する
（ステップ４３４）。

記憶制御装置２２１Ａからも同一の制御装置に対してア
クセス指示が出ているときは、ステップ４３４で肯定判
断して、次に、記憶制御装置２２１Ｂのアクセス指示が
優先されるか否かを判定する（ステップ４３５）。

記憶制御装置２２１Ｂが記憶制御装置２２１Ａのローカ
ル側（記憶装置２１１．記憶装置２１３）をアクセスし
ようとしているときは、記憶制御装置２２１Ａの指示が
優先されるので、ステップ４３５で否定判断して、ステ
ップ４３３のビジーであるか否かの判定以降を繰り返す
。

記憶制御装置２２１Ｂが記憶制御装置２２１Ａのリモー
ト側（記憶装置２１５．記憶装置２１７）をアクセスし
ようとしているときは、ステップ４３５で肯定判断して
、次に、アクセスしようとしている記憶装置のビジーラ
ッチを“ｌ゛にセットする（ステップ４３６）。

記憶制御装置２２１Ｂからの制御情報とおなし記憶装置
のアクセス指示が記憶制御装置２２１Ａから出ていない
場合は、ステップ４３４で否定判断して、ステップ４３
６に移ってビジーラッチのセントを行なう。

次に、ビジー制御部３３９からの指示（記憶制御装置２
２１Ｂからの制御情報）がリモートタイミングラッチａ
３４５に入力され、更に、リモートタイミングラッチｂ
３４７を経てビジー制御部３３９に再度入力される。ビ
ジー制御部３３９では、リモートタイミングラッチｂ３
４７から指示が入力されると、ステップ４３６でセット
したビジーラッチをリセットして（ステップ４３７）、
処理を終了する。

■、　雄側のまとめこのように、２つの記憶制御装置２２１Ａ、２２．１Ｂ
の何れか一方にアクセス指示が入力されると、その指示
は、他方の記憶制御装置にも転送される。そして、これ
ら２つの記憶制御装置では、それらの指示を基にして、
同じ判定（ビジー判定。

同一の記憶装置のアクセス要求ありかどうかの判定、優
先度判定）を行なう。

従って、２つの記憶制御装置２２．１Ａ、２２１Ｂで並
行して、１つの記憶装置２１１を制御することができ、
システムの利用形態に柔軟性を持たせることができる。

また、２つの記憶制御装置２２１Ａ、２２１Ｂのアクセ
ス要求が重ならない限り、記憶制御装置２２１Ａあるい
は記憶制御装置２２１Ｂは、別々に記憶装置をアクセス
することができるので、処理の効率を上げることもでき
る。

■０．明の・形態様なお、上述した本発明の実施例にあっては、２つの記憶
制御装置で記憶装置をアクセスすることを考えたが、記
憶制御装置の数は３つ以上でもよく、その場合は全ての
記憶制御装置を接続して、制御情報が転送できるように
すればよい。

また、実施例では、２つの記憶装置が１つの記憶制御装
置に接続された例を示したが、３つ以上の記憶装置が接
続されてもよいことは勿論である。

また、実施例では、ローカル側、リモート例の指示信号
を記憶制御装置間で送受信する様にしたが、中央演算装
置及びチャネルプロセッサから同時に、同じ指示信号を
各記憶制御装置へ入力してもよい。

更に、実施例では、他の記憶制御装置へ転送する指示信
号を制御情報としたが、入力された指示信号に応じた処
理を行ない、処理結果を制御情報として転送することも
できる。

「１．実施例と第１図との対応関係」において、第１図
と本発明との対応関係を説明しておいたが、これに限ら
れることはなく、各種の変形態様があることは当業者で
あれば容易に推考できるであろう。

〔発明の効果〕

上述したように、本発明によれば、各記憶制御手段は、
他の記憶制御手段での制御情報を参照しながら、各記憶
制御手段に入力される指示信号に応じたデータの入出力
制御を行なうことにより、ある記憶手段を２つ以上の記
憶制御手段で並行して制御することができるので、実用
的には極めて有用である。

【図面の簡単な説明】

第１図は本発明の記憶制御方式の原理ブロック図、第２
図は本発明を適用した一実施例による記憶制御方式の全
体構成図、第３図は本発明の実施例における記憶制御装置の詳細構
成図、第４図は実施例の動作説明図、第５図は従来例の構成図である。図において、１１１は記憶手段、１２１Ａ、１２１Ｂ、　　・・・は記憶制御手段、１３
１Ａ、１３１Ｂ、　　・・・は指示信号、２１１．２１
３，２１５，２１７，５１１，５１３．５１５．５１７
は記憶装置、２２１Ａ、２２１Ｂ、５２１Ａ、５２１Ｂは記憶制御装
置、２４ｉ、２４５，５４１，５４５は中央演算装置、３１
１は受信レジスタａ１３１３は受信レジスタｂ。３１５．３２５，３３５璧セレクタ、３１７は転送レジスタ、３１９はローカル要求レジスタ、３２１はローカル要求ポートａ１３２３−はローカル要求ポートｂ。３２７．３３７はレジスタ、３２９はリモート要求レジスタ、３３１はリモート要求ポートａ１３３３はリモート要求ポートｂ１３３９はビジー制御部、３４１はローカルタイミングラッチａ１３４３はローカ
ルタイミングラッチｂ１３４５はリモートタイミングラ
ッチａ１３４７はリモートタイミングラッチｂである。す。１′７１本脇帽Ｇ斤呻ア゛ロッワ図第１図勿樵ｆｌｌの仝体構筬図第２図第３図第４図住４ゆ１＝＝ｚ膿阪■ 第５図

Claims

【特許請求の範囲】

（１）データを格納する記憶手段（１１１）と、記憶手
段（１１１）のデータの入出力を制御する少なくとも２
つの記憶制御手段（１２１Ａ、１２１Ｂ、・・・）と、を備え、データ入出力の指示信号（１３１Ａ、１３１Ｂ
・・・）のそれぞれを、各記憶制御手段に与えるように
構成したことを特徴とする記憶制御方式。
（２）少なくとも２つの記憶制御手段のそれぞれが記憶
手段（１１１）の状態を同時に認識することを特徴とす
る特許請求の範囲第１項記載の記憶制御方式。
（３）少なくとも２つの記憶制御手段のそれぞれが記憶
手段（１１１）の制御情報を保持することを特徴とする
特許請求の範囲第１項記載の記憶制御方式。