JPS62168496A - プロセツサ間通信方式 - Google Patents
プロセツサ間通信方式Info
- Publication number
- JPS62168496A JPS62168496A JP9080985A JP9080985A JPS62168496A JP S62168496 A JPS62168496 A JP S62168496A JP 9080985 A JP9080985 A JP 9080985A JP 9080985 A JP9080985 A JP 9080985A JP S62168496 A JPS62168496 A JP S62168496A
- Authority
- JP
- Japan
- Prior art keywords
- processor
- data
- inter
- transfer
- processor communication
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004891 communication Methods 0.000 title claims abstract description 30
- 238000012546 transfer Methods 0.000 claims abstract description 17
- 238000000034 method Methods 0.000 claims abstract description 8
- 230000004913 activation Effects 0.000 claims description 12
- 230000005540 biological transmission Effects 0.000 abstract description 12
- 238000012545 processing Methods 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000007429 general method Methods 0.000 description 1
- 230000000977 initiatory effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Landscapes
- Multi Processors (AREA)
- Exchange Systems With Centralized Control (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は時分割寛子構内交換愼の制御系に係り特にソフ
トウェアの処理能力の向上を図るに好適なプロセッサ間
通信方式に関する。
トウェアの処理能力の向上を図るに好適なプロセッサ間
通信方式に関する。
従来の一般的な方式は、特開昭５４−１２２０５９号公
報に記帳のように、プロセッサ間通信は通信の起動側か
らのみのデータ送信が可能で、他糸のメモリ・データの
読み出しについては配慮されていなかった。そのために
他系のメモリデータを絖み出す場合は、自系より他系に
対しデータの送信要求の情報を送信し、新たに他系より
起動がかかるのを待ち、他糸よりデータが送られてくる
のを受信する必要があった。この方式では、自系より他
糸のデータのリードに関しては２回のデータの送受信を
する必要があり、ソフトウェアの処理能力上負担になっ
ていた。
報に記帳のように、プロセッサ間通信は通信の起動側か
らのみのデータ送信が可能で、他糸のメモリ・データの
読み出しについては配慮されていなかった。そのために
他系のメモリデータを絖み出す場合は、自系より他系に
対しデータの送信要求の情報を送信し、新たに他系より
起動がかかるのを待ち、他糸よりデータが送られてくる
のを受信する必要があった。この方式では、自系より他
糸のデータのリードに関しては２回のデータの送受信を
する必要があり、ソフトウェアの処理能力上負担になっ
ていた。
本発明の目的は、以上の様なソフトウェアの処理能力上
の負担を小妬くするプロセッサ間通信方式を提供するこ
とにある。
の負担を小妬くするプロセッサ間通信方式を提供するこ
とにある。
本発明は上記の目的を達成するため、２重系の時分割電
子撰内交侯機で両系間でプロセッサ間通信を行う制御方
式に於て、プロセッサ毎に設けられた一時記憶メモリに
プロセッサ番号と転送起ｗＪｆ′ｉＩｆ報を書き込む手
段、前記一時犯憶メモリよりデータを読み出し又は書き
込む手段、゛他系プロセッサ間通信装置と情報伝送路を
設定し転送起動情報を送受信する手段、他糸よりの転送
起動情報を検出する手段、前記伝送路により送られてき
たデータを受信プロセッサの一時記憶メモリに書き込み
をする手段と本動作を実行するためにプロセッサの起動
要求の競合防止を行う手段を設けたことによりプロセッ
サ間のデータの通信を行なうようにしたことを特徴とす
るものである。
子撰内交侯機で両系間でプロセッサ間通信を行う制御方
式に於て、プロセッサ毎に設けられた一時記憶メモリに
プロセッサ番号と転送起ｗＪｆ′ｉＩｆ報を書き込む手
段、前記一時犯憶メモリよりデータを読み出し又は書き
込む手段、゛他系プロセッサ間通信装置と情報伝送路を
設定し転送起動情報を送受信する手段、他糸よりの転送
起動情報を検出する手段、前記伝送路により送られてき
たデータを受信プロセッサの一時記憶メモリに書き込み
をする手段と本動作を実行するためにプロセッサの起動
要求の競合防止を行う手段を設けたことによりプロセッ
サ間のデータの通信を行なうようにしたことを特徴とす
るものである。
以下、本発明の一実施例を第１〜第５図によシ説明する
。
。
第１図に於いて、プロセッサ１１とプロセッサ１２間で
プロセッサ間通信を行なうものとする。プロセッサ１１
は、プロセッサ間通信５１に対し第２図に示すフォーマ
ットでプロセッサ番号と転送起動情報を書き込む。３１
のプロセッサ間通信装置は３２のプロセッサ間通信装置
と転送起動の競合の防止のための手順を行った後、５０
のデータ転送バスを用いて転送起動情報の送受信を行う
、その後、一時記ｔｉｉ装置４２がら４１へのデータ転
送の場合は、４２の一時記憶装置４２から２２のデータ
・バスを介し３２のプロセッサ間通信装置、５０のデー
タ転送バスより５１のプロセッサ間通信装置を介して４
１の一時記憶装置に受信したデータを書き込む。
プロセッサ間通信を行なうものとする。プロセッサ１１
は、プロセッサ間通信５１に対し第２図に示すフォーマ
ットでプロセッサ番号と転送起動情報を書き込む。３１
のプロセッサ間通信装置は３２のプロセッサ間通信装置
と転送起動の競合の防止のための手順を行った後、５０
のデータ転送バスを用いて転送起動情報の送受信を行う
、その後、一時記ｔｉｉ装置４２がら４１へのデータ転
送の場合は、４２の一時記憶装置４２から２２のデータ
・バスを介し３２のプロセッサ間通信装置、５０のデー
タ転送バスより５１のプロセッサ間通信装置を介して４
１の一時記憶装置に受信したデータを書き込む。
尚、データの流れが逆でも動作上は何も問題はない。
次に本発明の実施例の詳細を第３図によシ説明する。
プロセッサ１１は、２１のデータ・バスを介しテ３１の
プロセッサ間通信装置内にある６１のプロセッサ番号と
転送起動情報格納メモリに曹き込む。このデータを１０
１の装置が８１の他糸プロセッサ間通信装置と１１０の
情報伝送路を設定し５２のプロセッサ間通信装置からの
起動要求があるか否か識別し３１と３２のプロセッサ間
通信装置の競合防止を行う。
プロセッサ間通信装置内にある６１のプロセッサ番号と
転送起動情報格納メモリに曹き込む。このデータを１０
１の装置が８１の他糸プロセッサ間通信装置と１１０の
情報伝送路を設定し５２のプロセッサ間通信装置からの
起動要求があるか否か識別し３１と３２のプロセッサ間
通信装置の競合防止を行う。
その後、１１０のデータ伝送路を設定し、１０１のｉｔ
は６１の転送起動情報を７１と７２のデータ送受信回路
を介して送受信を行う。３１と３２のプロセッサ間通信
装置が該情報の送受信終了後、７２の回路は４２の一時
記憶メモリよりデータを読み出し７１０回路へデータを
送出する。
は６１の転送起動情報を７１と７２のデータ送受信回路
を介して送受信を行う。３１と３２のプロセッサ間通信
装置が該情報の送受信終了後、７２の回路は４２の一時
記憶メモリよりデータを読み出し７１０回路へデータを
送出する。
そして８２の回路は８１の回路へデータの転送起動をか
ける。８１の回路はその起動を検出しデータを７１の回
路で受信する。更に７１の回路ば４１の一時記憶メモリ
にそのデータを書き込む０ 同、データの流れが逆でも動作上は何も問題はない。
ける。８１の回路はその起動を検出しデータを７１の回
路で受信する。更に７１の回路ば４１の一時記憶メモリ
にそのデータを書き込む０ 同、データの流れが逆でも動作上は何も問題はない。
以」：説明したように本発明によれば、従来他系のデー
タをリードするために２回のプロセッサ間のデータの送
受信を必要としていたものが、１回のプロセッサ間のデ
ータの送受信で可能になり、プロセッサ間通信に要する
ソフトウェアの処理の負担が戦域できる効果がある。又
、自系のデータの起動によシ他系のデータを受信できる
ため、他糸から送信されてきたデータが白糸のどの起動
によるデータか判別する必要がないためプログラムが簡
単でメモリ容量の少いプロセッサ間通信方式が可能にな
る。
タをリードするために２回のプロセッサ間のデータの送
受信を必要としていたものが、１回のプロセッサ間のデ
ータの送受信で可能になり、プロセッサ間通信に要する
ソフトウェアの処理の負担が戦域できる効果がある。又
、自系のデータの起動によシ他系のデータを受信できる
ため、他糸から送信されてきたデータが白糸のどの起動
によるデータか判別する必要がないためプログラムが簡
単でメモリ容量の少いプロセッサ間通信方式が可能にな
る。
第１図は本発明の一実施例のブロック図、第２図は本発
明で使用する転送情報のフォーマット図、第３図は本発
明の詳細ブロック図である１１．１２・・・・・・プロ
セッサ ２１２２・・・・・・データ・バス ３ｔ３２・・・・・・プロセッサ間通信＠買４ｔ４２・
・・・・・一時記憶メモリ 図面の浄書（内容に変更なしス 第 ／ 図 ｊσ ＄ ２呂 第 ３ 閃 １０ ｔ ” ！ ２
”補正をする者 π件との熱 特許出願人 呂 称 ’５１Ｑｌ喋式会辻 日 立 製
作 所代 理 人
明で使用する転送情報のフォーマット図、第３図は本発
明の詳細ブロック図である１１．１２・・・・・・プロ
セッサ ２１２２・・・・・・データ・バス ３ｔ３２・・・・・・プロセッサ間通信＠買４ｔ４２・
・・・・・一時記憶メモリ 図面の浄書（内容に変更なしス 第 ／ 図 ｊσ ＄ ２呂 第 ３ 閃 １０ ｔ ” ！ ２
”補正をする者 π件との熱 特許出願人 呂 称 ’５１Ｑｌ喋式会辻 日 立 製
作 所代 理 人
Claims (1)
- １、２重系の時分割電子構内交換機で、両系間でプロセ
ッサ間通信を行う制御方式に於て、プロセッサ毎に設け
られた一時記憶メモリにプロセッサ番号と転送起動情報
を書き込む手段、前記一時記憶メモリよりデータを読み
出し又は書き込む手段、他系プロセッサ間通信装置と情
報伝送器を設定し転送起動情報を送受信する手段、他系
よりの転送起動要求を検出する手段、前記伝送路により
送られてきたデータを受信プロセッサの一時記憶メモリ
に書き込みをする手段と本動作を実行するためにプロセ
ッサの起動要求の競合防止を行う手段を設けたことによ
りプロセッサ間のデータの通信を行なうようにしたこと
を特徴とするプロセッサ間通信方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9080985A JPS62168496A (ja) | 1985-04-30 | 1985-04-30 | プロセツサ間通信方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9080985A JPS62168496A (ja) | 1985-04-30 | 1985-04-30 | プロセツサ間通信方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62168496A true JPS62168496A (ja) | 1987-07-24 |
Family
ID=14008923
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9080985A Pending JPS62168496A (ja) | 1985-04-30 | 1985-04-30 | プロセツサ間通信方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62168496A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008002963A (ja) * | 2006-06-22 | 2008-01-10 | Denso Corp | 計器用表示板とそれを備える計器 |
-
1985
- 1985-04-30 JP JP9080985A patent/JPS62168496A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008002963A (ja) * | 2006-06-22 | 2008-01-10 | Denso Corp | 計器用表示板とそれを備える計器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4999768A (en) | Data transfer control units each of which comprises processors and dual-part memory | |
| CN1307569C (zh) | 在多处理器环境下使用直接存储器存取的高速传递数据的方法和装置 | |
| JPS63255760A (ja) | 制御システム | |
| US5432915A (en) | Interprocessor communication system in an information processing system enabling communication between execution processor units during communication between other processor units | |
| US6523077B1 (en) | Data processing apparatus and data processing method accessing a plurality of memories in parallel | |
| JPS62168496A (ja) | プロセツサ間通信方式 | |
| JPH0238968B2 (ja) | ||
| JPS61271555A (ja) | ダイレクトメモリアクセス転送方式 | |
| JP2705955B2 (ja) | 並列情報処理装置 | |
| JPH03235152A (ja) | バス制御方式 | |
| JPS58202643A (ja) | 通信バスル−ト制御方式 | |
| JPH06224975A (ja) | 結合したモジュールをリセットする方法及びこの方法を用いるシステム | |
| JPH02127758A (ja) | データ処理装置 | |
| JPS61232746A (ja) | デ−タ転送バツフア方式 | |
| JPH01133169A (ja) | マルチプロセッサシステムの情報伝送方式 | |
| JPH0535693A (ja) | データ転送装置 | |
| JPS63136742A (ja) | デ−タ転送装置 | |
| JPH0434187B2 (ja) | ||
| JPS61120262A (ja) | メモリ間インテリジエントｄｍａ制御装置 | |
| JPH0427584B2 (ja) | ||
| JPS59149523A (ja) | コンピユ−タのバスライン | |
| JPH01185755A (ja) | バス獲得方式 | |
| JPS60110065A (ja) | デユアルポ−トメモリ装置 | |
| JPS62298860A (ja) | デ−タ転送方法 | |
| JPH0391339A (ja) | 通信制御装置 |