JPS63164712A - 回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 この発明はショットキ・トランジスタ論理（ＳＴＬ）回
路、更に具体的に云えば、出力インピーダンスの低い８
７１回路に関する。

従来の技術及び問題。

ＳＴＬは２ボルト源で動作するインピーダンスが比較的
高いバイポーラ形超人規模集Ｍ　（ＶＬＳ■）論理回路
である。こういう形式の回路は、許容電力が大幅に減少
し、その為過剰加熱の問題を伴なわずに、チップにのせ
ることの出来る部品の数を増加することが出来る為、約
５ボルトと云う様な−ＷＪ高い電圧源を必要とする論理
回路に較べて、次第に広く使われる様になっている。従
来の８７１回路はその出力を駆動する為に抵抗を利用し
ている（トランジスタが出力を低に引張り、抵抗が出力
を高に引張る）。こういう従来の８７１回路は、集積回
路の一部分として、良い金属トレースを駆動することが
要求される場合が多い。こういうトレースはかなりの静
電容量を持つことがあると共に、ＳＴＬ集積回路に於【
プるチタン・タングステン（Ｔｉｕ）ダイオードの漏れ
を解決する為に要求される場合が多い。この様なＳＴＬ
回路栴成が、出力を駆動する為に抵抗を使っていること
により、論理回路から外部負荷に対して本質的に高い出
力インピーダンスを持つことは明らかである。従って、
大きなファンアウト（出力の負荷）があるか、又は出力
に大きな静電容量がある場合、高論理レベルを発生すべ
き時、抵抗が論理回路の出力を高に引張るのが非常に難
しくなる。更に、回路の動作速度を高める為に、出力イ
ンピーダンスを低くすることが望ましい。従って、低い
出力インピーダンスで動作し得る８７１回路が、従来の
８７１回路に較べて望ましい特性を持つことは容易に明
らかである。

問題点を　　する　の　　　び＝ この発明では、上に述べた従来の問題を最小限に抑え、
従来と略同じ機能を持つが、出力インピーダンスが比較
的低く、動作速度が一層高く、消費電力が一層小さい８
７１回路が提供される。この８７１回路は、種類の異な
るショットキ・ダイオード及びトランジスタの両端の電
圧降下が異なり、それを回路の設計に利用して、従来の
回路設計技術を用いては利用することが出来ない望まし
い結果が得られる事実を利用する。例えば、チタン・タ
ングステン・ショットキ・ダイオードの両端の電圧降下
は約０．３ボルトであるが、珪化白金ショットキ・ダイ
オードの両端の電圧降下は約０．６ボルトである。「オ
ン」状態のショットキ・クランプ・トランジスタのベー
スとエミッタの間の電圧降下は約０．８ボルトであるが
、このトランジスタが「オフ」である時、電圧降下は約
０．６ボルト又はそれより低い値である。ショットキ・
クランプ・トランジスタのコレクタとエミッタの間の電
圧降下は、トランジスタが「オン」である時は約０．２
ボルトであるが、トランジスタが「オフ」である時は開
路である。こ）で述べなかったこの他のショットキ素子
も、述べたものの代りに使うことが出来る。必要なこと
は、使われる素子が、上に述べた素子の場合と同じ様に
、その両端の電圧降下が異なることだけである。

簡単に云うと、この発明では、約０．８ボルトのベース
・エミッタ問電圧降下を持つＮＰＮバイポーラ・エミッ
タ・フォロワを、８７１回路の出力の低インピーダンス
駆動器として使って、論理回路の出力を高に引張る。高
出力レベル駆動器が低出力レベル駆動器から分離されて
いて、ＮＰＮバイポーラ・トランジスタが出力を高に駆
動し、第１のショットキ・クランプ・トランジスタが出
力を低に駆動する。別のショットキ・クランプ・トラン
ジスタ及び珪化白金ダイオード−抵抗の分圧器を利用し
て、ＮＰＮバイポーラ・トランジスタのベース駆動及び
！ｌ１１ｍを行なう。前記別のトランジスタ及びダイオ
ードが、ＮＰＮバイポーラ・トランジスタのベースの電
圧変化を少なくシ、こうしてその動作速度を改善する。

前記別のトランジスタのエミッタ回路に抵抗を入れて、
前記別のトランジスタに対するベース駆動を制限するこ
とにより、出力節を敏速に放電させ又は低に引張り、こ
うしてより多（のベース電流を低出力レベルの第１のト
ランジスタ駆動器のベースに差向ける。

実　　施　　例 最初に第１図について説明すると、従来のナンド・ゲー
トの形をした８７１回路が示されている。

この回路が複数個のチタン・タングステン・ショットキ
・ダイオードＤ１１乃至ＤＮを含み、それらの陰極が入
力であり、それらの陽極がショットキ・クランプ・トラ
ンジスタＱ１１のベースと、抵抗Ｒ１１を介してＶＣＣ
とに共通に接続されている。トランジスタＱ１１のエミ
ッタがアースに接続され、そのコレクタが出力として作
用すると共に、抵抗Ｒ１２を介してＶＣＣに接続されて
いる。通常、抵抗１（１２は約８に乃至約４０にオーム
の値を持っている。この比較的高い出力インピーダンス
により、負荷回路が強い容量性である時、出力を高にす
るのが困難になる。従って、８７１回路の出力に信頼性
のある論理レベルを得る為に、出力インピーダンスを大
幅に下げることが必要である。

この発明では、第２図に示す様に、従来の抵抗Ｒ１２を
、抵抗Ｒ２、珪化白金ショットキ・ダイオードＤ２、シ
ョットキ・クランプ・トランジスタＱ１、抵抗Ｒ３及び
ＮＰＮトランジスタＱ２に置換える。ショットキ・クラ
ンプ・トランジスタＱ３は従来のトランジスタＱ１１に
相当し、チタン・タングステン・ダイオードＤ１乃至Ｄ
Ｎ及び抵抗Ｒ１は従来のダイオード０１１乃至ＤＮ及び
抵抗Ｒ１１と同じである。ダイオードＤ１乃至ＤＮとト
ランジスタＱ３の間に介在配置された回路素子は、別の
ショットキ・クランプ・トランジスタＱ１であり、その
ベースがトランジスタＱ３のベースと共にダイオードＤ
１乃至ＤＮの陽極に結合されている。トランジスタＱ１
の１ミツタが抵ＫＲ３を介してアースに結合され、その
コレクタが抵抗Ｒ２と直列の珪化白金ショットキ・ダイ
オードＤ２を介してｖＣＣに結合される。トランジスタ
Ｑ１のベースに対する駆動の大ぎさを制限する為に抵抗
Ｒ３が必要であり、抵抗Ｒ３を使うことによって、トラ
ンジスタＱ１及びＱ３で電力が分配される。トランジス
タＱ２のベースが抵抗Ｒ２及びダイオードＤ２の接続点
に結合され、トランジスタＱ２のコレクタがＶＣＣに結
合される。

従来と比べたこの回路の利点は、−ｍ強い負荷（主に容
量性負荷）の時の動作速度が＾くなることであり、その
兼合いは、余分の部品を必要とすること、従って使うチ
ップ面積が増加することである。

第２図の動作を説明すると、入力ダイオードＤ１乃至Ｄ
Ｎの内の１つ又は更に多くが高電圧から低電圧に変わる
と仮定すると、電流が抵抗Ｒ１及び低のダイオードを通
る。これによって、トランジスタＱ１及びＱ３のベース
の電圧が下がり、それらがターンオフになる。トランジ
スタＱ３がオフになると、回路の出力であるそのコレク
タは高電圧になる。この出力は、トランジスタＱ１もオ
フである為、急速に上昇し、抵抗Ｒ２が全ての漂遊静電
容量を充電して、トランジスタＱ２のベースの電圧を引
張り上げる。トランジスタＱ２のベースの電圧が上昇す
ることにより、このトランジスタがターンオンし、その
ベースに対する電流のβ増幅により、ゲート回路の出力
が出力電圧を急速に引張り上げる。

ダイオードＤ１乃至ＯＮの陰極に対する全ての入力が低
電圧から高電圧になる時（ダイオードが逆バイアスされ
る時）、抵抗Ｒ１がトランジスタＱ１及びＱ３のベース
に対して導電し、これらのトランジスタをターンオンす
る。抵抗Ｒ３が、トランジスタＱ３に較べて、トランジ
スタＱ１のベース・エミッタ間電圧を減少する為に、ト
ランジスタＱ３はトランジスタＱ１よりも強くターンオ
ンし、即ち、より多くの電流を通す。従って、両方のト
ランジスタＱ１及びＱ３のコレクタの電圧は下がり始め
、トランジスタＱ３のコレクタは、トランジスタＱ３の
寸法の為に、トランジスタＱ１のコレクタよりも一層速
く下がる。この為、トランジスタＱ２は急速に遮断する
ことが出来る。

トランジスタＱ３がオンであると、回路の出力が低電圧
に引張られることが判る。

従来に較べて第２図の新規な回路構成を設けることによ
り、出力インピーダンスはβ分の１に減少する。これは
約１００程度であり、こうして第２図の実施例の出力イ
ンピーダンスは約２００オームになる。前に述べた様に
、これによって出力インピーダンスが約１／１００にな
り、回路の動作速度を高め、同じ機能を遂行するのに、
従来のＳＴ１回路に較べて、消費Ｔｉ流が一層少なくな
る。

この発明を特定の好ましい実施例について説明したが、
当業者には種々の変更が直ちに考えられよう。従って、
特許請求の範囲は、この様な変更を全て包括する様に、
従来技術から考えて可能な限り広く解釈されるべきであ
る。

以上の説明に関連して更に下記の項を開示する。

（１）　　入力手段と、電圧供給源と、基準電圧源と、
前記供給源及び基準電圧源の間に結合されていて、バイ
ポーラ・トランジスタ及びショットキ・トランジスタを
含む出力手段とを有し、該バイポーラ・トランジスタは
電子を収集づる電極が前記供給源に結合され且つ電子を
放出する電極が前記ショットキ・トランジスタの電子を
収集する電極に結合され、ショットキ・トランジスタの
電Ｔを放出する電極が前記基準電圧源に結合され、出力
端子が前記バイポーラ・Ｉ−ランジスタの電子を放出す
る電極に結合され、前記入力手段が前記シヨットキ・ト
ランジスタの制御ｌ電極に結合されている回路。

（２）　　第（１）項に記載した回路に於て、前記入力
手段が、第２のショットキ・トランジスタ、一方の電極
が前記第２のショットキ・トランジスタの電子を収集す
る電極に結合されたショットキ・ダイオード、前記供給
源及び前記ショットキ・ダイオードの他方の電極に結合
された第１の抵抗手段、及び前記基準電圧−及び前記シ
ョットキ・トランジスタの電子を放出する電極に結合さ
れた第２の抵抗手段で構成される直列接続回路を含み、
前記バイポーラ・トランジスタの制御Ｉ電極が前記ダイ
オード及び第１の抵抗手段の接続点に結合されている回
路。

（３）　　第（２）項に記載した回路に於て、前記第１
及び第２のショットキ・トランジスタの制ａｌｌ　？１
ｆ極が一緒に接続されている回路。

（４）　　第（１）項に記載した回路に於て、前記入力
手段がアンド回路を含む回路。

（５）　　第（２）項に記載した回路に於て、前記入力
手段がアンド回路を含む回路。

（６）　　第（３）項に記載した回路に於て、前記入力
手段がアンド回路を含む回路。

（７）　　入力手段と、電圧供給源と、基準電圧源と、
前記供給源及び基準電圧源の間に結合されていて、低イ
ンピーダンスのバイポーラ・トランジスタ及びそれに直
列接続された第１のショットキ・トランジスタを含み、
該バイポーラ・トランジスタ及び第１のショットキ・ト
ランジスタの接続点に結合された出力端子を持つ出力手
段とを有し、前記入力手段が前記第１のショットキ・ト
ランジスタを制御する８７１回路。

（８）　　第（７）項に記載した８７１回路に於て、前
記バイポーラ・トランジスタの制御電極に結合されて、
（の電圧変化を減少する電圧変化減少手段を有する８７
１回路。

（９）　　第（７）項に記載した８７１回路に於て、前
記電圧変化減少手段が、第２のショットキ・トランジス
タ、一方の電極が前記第２のショットキ・トランジスタ
の電子を収集する電極に結合されたショットキ・ダイオ
ード、前記供給源及び前記ショットキ・ダイオードの他
方の電極に結合された第１の抵抗手段、及び前記基準電
圧源及び前記ショットキ・トランジスタの電子を放出す
る電極に結合された第２の抵抗手段で構成される直列接
続回路を含み、前記バイポーラ・トランジスタの制御Ｉ
ｌ電極が前記ダイオード及び第１の抵抗手段の接続点に
結合されている８７１回路。

（１０）第（８）項に記載した８７１回路に於て、前記
電圧変化減少手段が、第２のショットキ・トランジスタ
、一方の電極が前記第２のショットキ・トランジスタの
電子を収集する電極に結合されたショットキ・ダイオー
ド、前記供給源及びショッ１〜キ・ダイオードの他方の
電極に結合された第１の抵抗手段、及び前記基準電圧源
及び前記ショットキ・トランジスタの電子を放出する電
極に結合された第２の抵抗手段を含む直列接続回路を持
ち、前記バイポーラ・トランジスタの制ｗＴｉ極が前記
ダイオード及び第１の抵抗手段の接続点に結合されてい
る５ＴＩ−回路。

（１１）容量性導線等を駆動する出力インピーダンスの
低いＳＴＬバイポーラ・バッファ／駆動型回路を説明し
た。従来の回路の出力抵抗をＮＰＮバイポーラ・トラン
ジスタ及び別の回路に置換え、この別の回路は、直列抵
抗、ショットキ・ダイオード及びショットキ・クランプ
・トランジスタを含んでいて、２つの出力トランジスタ
を制御する。

【図面の簡単な説明】

第１図は従来のＳＴＬナンド回路の回路図、第２図はと
の発明のナンド・ゲートとして示したＳＴＬ低インピー
ダンスバッファ／駆動器の回路図である。 主な符号の説明 ｙｃｃ：電圧源 Ｄｌ乃至ＤＮ：入力ダイオード Ｑ２：ＮＰＮトランジスタ

Claims (1)

【特許請求の範囲】
1. 入力手段と、電圧供給源と、基準電圧源と、前記供給源
   及び基準電圧源の間に結合されていて、バイポーラ・ト
   ランジスタ及びショットキ・トランジスタを含む出力手
   段とを有し、該バイポーラ・トランジスタは電子を収集
   する電極が前記供給源に結合され且つ電子を放出する電
   極が前記ショットキ・トランジスタの電子を収集する電
   極に結合され、ショットキ・トランジスタの電子を放出
   する電極が前記基準電圧源に結合され、出力端子が前記
   バイポーラ・トランジスタの電子を放出する電極に結合
   され、前記入力手段が前記ショットキ・トランジスタの
   制御電極に結合されている回路。