JPS63110758A - 半導体搭載用基板 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、チップ套子、半導体素子を搭載する半導体搭
載用基板て、特に長期品信頼性を有するｔ導体搭載用基
板に関するものである。

（従来の技術） 一般に、各種のチップ素子、を導体素子等を搭載すると
ともに、入出力端子として導体ピンを有する半導体搭載
用基板としてピングリッドアレイ型の半導体搭載用基板
か開発されている。この種のピングリッドアレイ型半導
体搭載用基板（３０）にあっては、第３図に示すように
、その導体ピン（３３）と基板（３１）との接合強度及
び電気的信頼性を高めるために、基板（３１）のスルー
ホール（２２）内に導体ピン（３３）の頭部を嵌合し、
このようにした基板（３１）を導体ピン（３３）側から
溶融ハンダ内に浸漬して、そのスルーホール（３２）内
にハンダ（３４）を充填させたちのである。そして、こ
のピングリッドアレイ型半導体搭載用基板（３０）にあ
っては、その基板（３１）の半導体塔載部に半導体素子
（３６）を搭載した後に、素子封止用樹脂（３８）を介
して金属キャツブ（４０）によって覆うことにより最終
的に半導体装置として形成されるのである。

しかしながら、この種のピングリッドアレイ型半導体搭
載用基板（３０）にあっては、実際上は導体ピン（３コ
）の頭部を嵌合したスルーホール（３２）内にハンダ（
３４）を隙間無く完全に充填させる事は非常に困難で、
空隙（３５）か残存する場合が多く発生する。これは、
スルーホール（３２）内の隙間が非常に小さいことから
空気が残存し易く、また溶融ハンダを付着させる際に使
用されるフラックス等が残存していることによるものと
考えられるが、いずれにしてもスルーホール（３２）と
導体ピン（３３）の頭部間には、第４図に示したような
空隙（３５）が残存するのである。

このような空隙（３５）が残存した状態の基板（３１）
の搭載部に、チップ素子あるいは半導体素子（３６）を
実装後、当該半導体搭載用基板（３０）をこれとは別の
マザーボードと呼ばれる大型の基板に実装する際の半「
■付は時に空隙（３５）がスルーホール（３２）から移
動し、第５図に示したように、基板（３１）表面に空所
（：１７）か形成される状態となる。このような状態で
は、基板（３１）表面に形成されている導体及びこれら
の間が空所（コア）を形成している気体中に露出される
わけで、表面リーク等の不良の原因となる。

すなわち、このような状態となっている半導体搭載用基
板（３０）を長期間使用または放置すると、空気中の水
分が基板（３１）または素子封止用樹脂（３８）を通し
て空所（３７）内に侵入する。゛空所（３７）内に侵入
した水分は、基板（３１）または素子封止用樹脂（コ８
）中の導電性不純物（例えばナトリウム、カリウム、塩
素等）を析出させ、このような不純物によって空所（３
７）内に侵入した水分は導電性の水溶液となるのである
。このような導電性の水溶液か基板（３１）表面に形成
されている導体及びこれらの間に存在すると、当該導体
間に異常電流か流れる所謂表面リーク現象か生じるので
ある。

以上のように、基板（３１）表面に形成されている導体
及びこれらの間に空所（３７）が形成された状態の半導
体搭載用基板（３０）にあっては、その長期高信頼性を
得ることが困難であったのである。

そこで１発明者等は、半導体搭載用基板における上記の
ような空所（３７）の発生を押さえることかてきないも
のかと鋭意研究した結果、前述した素子封止用樹脂（コ
８）とは別のマスクを基板（３１）上に直接形成するこ
とが良い結果を与えることを新規に知見し、本発明を完
成したのである。

（発明か解決しようとする問題点） 本発明は、上述した経緯に基づいてなされたもので、そ
の解決しようとする間通点は、素子実装後の被覆用樹脂
（素子封止用樹脂）と半導体搭載用基板表面との間の空
所によってもたらされる半導体搭載用基板の長期信頼性
の不充分さである。

そして、本発明は、以上のような半導体搭載用基板にお
ける長期信頼性の欠如を除去改善することを目的とし、
基板上に導体ピン−ＭｔＬマスクを形成するという簡単
な構成によって、長期信頼性に優れた半導体搭載用基板
を提供するものである。

（問題点を解決するための手段及び作用）以上のような
問題点を解決するために、本発明の採った手段は、 「導体ピン（６）をその頭部にて基板のスルーホール（
３）に嵌合した半導体搭載用基板において、導体ピン（
６）の頭部をスルーホール（３）内に挿入し、かつスル
ーホール（３）内にハンダ（２）を充填することにより
、導体ピン（６）を基板に固定するとともに、少なくと
もスルーホール（３）上に導体ピン封止マスク（４）を
形成したことを特徴とする半導体Ｈａ基板（１）」であ
る。

以下に１本発明の採った手段を、図面に従って詳細に説
明する。

第１図及び第２図には、本発明に係る半導体搭載用基板
（１）の部分拡大縦断面図がそれぞれ示しである。第１
図は、導体ピン（６）の頭部をプリント配線用基材（７
）に形成したスルーホール（コ）内に嵌合し、さらにこ
れらによって形成された空間内にハンダ（２）を充填し
たピングリッドアレイ型半導体搭載用基板（１）を示す
ものて、スルーホール（３）上を含む表面を導体ピン封
止マスク（４）により被覆し、完全硬化した状態を示し
ている。

この導体ピン封止マスク（４）によりスルーホール（３
）の図示上方への連通は遮断されるから、スルーホール
（３）内の空隙（５）内に残存している気体は、基板表
面に移動してくることはない。すなわち、各スルーホー
ル（コ）土間は導体ピン封止マスク（４）により完全に
密閉されたわけである。

第２図は、第１図に示したピングリッドアレイ型半導体
搭載用基板（１）と同様な半導体搭載用基板（２１）を
示したものであるが、このピングリッドアレイ型半導体
搭載用基板（２１）にあっては基板上の各スルーホール
（３）上のみに独立した導体ピンＭ１Ｆマスク（４）を
形成しである。つまり、第１図に示したピングリッドア
レイ型半導体搭載用基板（１）にあっては各スルーホー
ル（コ）を−括して覆うような連続する導体ピン封止マ
スク（４）を形成したものであるのに対し、この第２図
に示したピングリッドアレイ型半導体搭載用基板（２１
）は各々独立した導体ピン封止マスク（４）を各スルー
ホール（３）毎に形成したものである。

以上、いずれの形態においても、ハンダ（２）で充填さ
れたスルーホール（３）上は、導体ピン封止マスク（４
）により完全に被覆され、さらに導体ピン封止マスク（
４）は完全に硬化しているため、当該ピングリッドアレ
イ型半導体搭載用基板（１）、（２１）のマザーボード
等に対するその後の実装工程で、スルーホール（３）内
の空隙（５）内に残存している気体が移動し、導体間が
気体中に露出することか無い。そのため、前述したよう
な従来の半導体搭載用基板における表面リーク等の電気
的異常か発生せず艮期高信頼性が得られるわけである。

以下、本発明を、実施例に基づいてさらに詳しく説明す
る。

（実施例） 実施例１ 耐熱ガラスエポキシ樹脂からなるプリント配線用基材（
７）に、常法により、配線パターン（８）、スルーホー
ル（３）及び半導体搭載部（９）を形成した。次にスル
ーホール（コ）に導体ピン（６）を嵌合し、溶融ハンダ
槽内に導体ピン（６）側からプリント配線用基材（７）
の下面まで浸漬し、このハンダ（２）によりスルーホー
ル（３）内に導体ピン（６）を固着させた。そして、半
導体搭載部（９）以外に、プレス加工により個片化した
エポキシ樹脂からなる接着シート（４）を１！近し、こ
れを加熱することによりプリント配線用基材（７）に接
合した。さらに接着シート自身も完全硬化させ、第１図
に示した本発すＩの半導体搭載用基板（１）を得た。

実施例２ 耐熱ガラストリアジン樹脂からなるプリント配線用基材
（７）に、常法により配線パターン（８）、スルーホー
ル（３）及び半導体搭載部（９）を形成した。次にスル
ーホール（３）に導体ピン（６）を嵌合し、溶融ハンダ
槽内に導体ピュノ（６）側からプリント配線用基材（７
）下面まで浸漬し、このハンダ（２）によりスルーホー
ル（３）内に導体ピン（６）を固着させた。そして、半
導体搭載部以外のプリント配線用基材（７）の表面に、
１〜リアジン樹脂からなるソルダーレジストインクをス
クリーン印刷法にて印刷することで、導体ピン封止マス
ク　（４）を形成した。さらに、この導体ピン封止マス
ク（４）を乾燥させて、完全固化導体ピン封止マスク（
４）に変性させ、第１図に示した本発明の半導体搭載用
基板（１）を得た。

実ＪＤ１ユ 耐熱ポリイミド樹脂からなるプリント配線用基材（１）
に、常法により、配線パターン（８）、スルーホール（
３）及び半導体搭載部（９）を形成した。

次にスルーホール（３）に導体ピン（６）を嵌合し、こ
のハンダ（２）によりスルーホール（３）内に導体ピン
（６）を固着させた。そしてスルーホール（３）上部に
、固形状Ｅベレット（日東電工■製）を治具を用いて１
個ずつｔｉし、加熱により溶融させることで各スルーホ
ール（３）上を導体ピン封止マスク（４）でそれぞれ被
覆した。さらに、この導体ピン封止マスク（４）を完全
に硬化させ、第２図に示した本発明の半導体搭載用基板
（２１）を得た。

（発明の効果） 以上のように、本発明による半導体搭載用基板にあって
は、チップ素子、半導体素子を基板に実装する工程、素
子が搭載された基板をマザーボートに実装する工程等で
、スルーホール中の空隙内に残存している気体が移動す
ることはなく、これにより導体間が気体中に露出する事
がない。そのため、表面リーク等の電気的異常か発生せ
ず、本発明による半導体搭載用基板は長期高信頼性か得
られるわけである。

すなわち、 「導体ピン（６）をその頭部にて基板のスルーホール（
３）に嵌合した半導体搭載用基板において、導体ピン（
６）の頭部をスルーホール（３）内に挿入し、かつスル
ーホール（３）内にハンダ（２）を充填することにより
、導体ピン（６）を基板に固定するとともに、少なくと
もスルーホール（３）上に導体ピン封止マスク（４）を
形成した」 ことにより、従来の半導体搭載用基板における長期信頼
性の欠如を除去改善して、基板上に導体ピン封止マスク
を形成するという簡単な構成によって、長期信頼性に優
れた半導体搭載基板（１）を提供することかてきるので
ある。

【図面の簡単な説明】

第１図及び第２図は本発明に係る半導体搭載用基板の部
分拡大縦断面図である。 第３図は従来のピングリッドアレイ型半導体搭載用基板
、第４図は第３図の部分拡大縦断面図、第５図は従来の
半導体搭載用基板に半導体素子を搭載し、ワイヤーボン
ディングにより基板との電気的接合をしたのち、素子封
止用樹脂により基板表面を被覆し、金属キャップでさら
に全体な封止した半導体装置の縦断面図である。 符　　　号　　　の　　　説　　　明 （１）　（２１）・・・半導体搭載用基板、（２）　−
・・ハンダ、（３）・・・スルーホール、（４）・・−
導体ピン封止７スク、（５）−・・空隙、（６）・・・
導体ピン、（７）・・・プリント配線用基材、（８）・
・・配線パターン、（９）　−・・半導体搭載部、（３
０）−・・ピングリッドアレイ型半導体搭載用基板、（
３１）・・・基板、（３２）−・・スルーホール、（３
３）・・・導体ピン、（３４）・・・ハンダ、（３５）
・・・空隙、（３６）−・・半導体素子、（３７）・・
・空所、（３８）−・・素子封止用樹脂、（３９）−・
・ボンディング用ワイヤー、（４０）・・・金属キャッ
プ。 以　　　上

Claims (2)

【特許請求の範囲】
1. （１）導体ピンをその頭部にて基板のスルーホールに嵌
   合した半導体搭載用基板において、前記導体ピンの頭部
   を前記スルーホール内に挿入し、かつ前記スルーホール
   内にハンダを充填することにより、前記導体ピンを前記
   基板に固定するとともに、少なくとも前記スルーホール
   上に導体ピン封止マスクを形成したことを特徴とする半
   導体搭載基板。
2. （２）前記半導体搭載用基板がピングリッドアレイであ
   ることを特徴とする特許請求の範囲第一項記載の半導体
   搭載用基板。