JPH08228075A - 基板の製造方法 - Google Patents
基板の製造方法Info
- Publication number
- JPH08228075A JPH08228075A JP5805495A JP5805495A JPH08228075A JP H08228075 A JPH08228075 A JP H08228075A JP 5805495 A JP5805495 A JP 5805495A JP 5805495 A JP5805495 A JP 5805495A JP H08228075 A JPH08228075 A JP H08228075A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- hole
- substrate
- flux
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 41
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 25
- 229910000679 solder Inorganic materials 0.000 claims abstract description 77
- 230000004907 flux Effects 0.000 claims abstract description 35
- 239000000843 powder Substances 0.000 claims abstract description 31
- 238000002347 injection Methods 0.000 claims abstract description 3
- 239000007924 injection Substances 0.000 claims abstract description 3
- 238000010438 heat treatment Methods 0.000 claims description 7
- 239000000126 substance Substances 0.000 claims description 3
- 239000004020 conductor Substances 0.000 claims 1
- 238000000034 method Methods 0.000 abstract description 10
- 230000002950 deficient Effects 0.000 abstract description 3
- 239000000463 material Substances 0.000 description 7
- 238000007747 plating Methods 0.000 description 7
- 238000005530 etching Methods 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000011038 discontinuous diafiltration by volume reduction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
- H05K3/3478—Applying solder preforms; Transferring prefabricated solder patterns
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】
【目的】 本発明の目的は、基板の上面と下面それぞれ
の導電パターンの導通が確実に信頼性高くなされ、さら
に他の実装基板に接続不良を生じることなく接続できる
基板の製造方法にある。 【構成】 上面から下面に連通するスルーホール４を設
け、スルーホール４の下面開口部５を受け部材６で閉塞
し、スルーホール４の上面開口部７よりフラックス８を
注入し、さらに上面開口部７より半田粉末９を注入し、
フラックス８および粉末半田９をリフローする事を特徴
とする基板の製造方法および粉末半田９注入工程の後上
面開口部７に球状半田１１を搭載し、フラックス８、粉
末半田９および球状半田１１をリフローする事を特徴と
する基板の製造方法。
の導電パターンの導通が確実に信頼性高くなされ、さら
に他の実装基板に接続不良を生じることなく接続できる
基板の製造方法にある。 【構成】 上面から下面に連通するスルーホール４を設
け、スルーホール４の下面開口部５を受け部材６で閉塞
し、スルーホール４の上面開口部７よりフラックス８を
注入し、さらに上面開口部７より半田粉末９を注入し、
フラックス８および粉末半田９をリフローする事を特徴
とする基板の製造方法および粉末半田９注入工程の後上
面開口部７に球状半田１１を搭載し、フラックス８、粉
末半田９および球状半田１１をリフローする事を特徴と
する基板の製造方法。
Description
【０００１】
【産業状の利用分野】本発明は、半導体装置用基板の製
造方法に関する。
造方法に関する。
【０００２】
【従来の技術】従来、絶縁性基板材の上面および下面に
それぞれ形成した導電パターンをスルーホールを介して
導通させた基板、例えばプリント基板がある。また、半
導体装置の高密度化、多ピン化及び実装性の向上を図る
ものとして、上面および下面に導電パターンを形成した
半導体素子搭載基板がある。
それぞれ形成した導電パターンをスルーホールを介して
導通させた基板、例えばプリント基板がある。また、半
導体装置の高密度化、多ピン化及び実装性の向上を図る
ものとして、上面および下面に導電パターンを形成した
半導体素子搭載基板がある。
【０００３】これら基板の上面と下面の導電パターンの
導通は、当該両導電パターンに通じたスルーホールの内
周面に銅メッキ、又は銅メッキした後に半田メッキを施
すことにより行われている。
導通は、当該両導電パターンに通じたスルーホールの内
周面に銅メッキ、又は銅メッキした後に半田メッキを施
すことにより行われている。
【０００４】
【この発明が解決しようとする課題】前記基板の導通で
は、メッキされる基板材が絶縁性であるので密着性が悪
く、メッキ剥離を生じることがあり信頼性が低下する。
なかでも基板材がポリミイドテープ等の半導体素子搭載
基板では前記メッキ剥離が多発し問題である。
は、メッキされる基板材が絶縁性であるので密着性が悪
く、メッキ剥離を生じることがあり信頼性が低下する。
なかでも基板材がポリミイドテープ等の半導体素子搭載
基板では前記メッキ剥離が多発し問題である。
【０００５】前記メッキ剥離の防止には、スルーホール
の内周面へのメッキに先立って複雑で多工程からなる前
処理が必要となり、作業性及び生産性に問題を生じ、ま
たコスト高になる。
の内周面へのメッキに先立って複雑で多工程からなる前
処理が必要となり、作業性及び生産性に問題を生じ、ま
たコスト高になる。
【０００６】前記上面と下面に導電パターンを形成した
基板は、他の実装基板の配線端子に接続し組立てられ
る。その接続のために基板には半田ボールが実装面側の
スルーホール上に設けられ、該半田ボールに加熱作用を
与えて溶融させ前記配線端子と接続しているが、前記加
熱時にスルーホール内の中空部に該半田ボールが流れ込
む場合があり、半田ボールの高さ不良や基板と実装基板
の接続不良が生じることがある。
基板は、他の実装基板の配線端子に接続し組立てられ
る。その接続のために基板には半田ボールが実装面側の
スルーホール上に設けられ、該半田ボールに加熱作用を
与えて溶融させ前記配線端子と接続しているが、前記加
熱時にスルーホール内の中空部に該半田ボールが流れ込
む場合があり、半田ボールの高さ不良や基板と実装基板
の接続不良が生じることがある。
【０００７】また、該半田ボールは前記基板との接触面
積が小さく接着強度が低いため基板から半田ボールが取
れてしまうことがあった。
積が小さく接着強度が低いため基板から半田ボールが取
れてしまうことがあった。
【０００８】本発明は、上面と下面にそれぞれ形成した
導電パターンの導通が確実に信頼性高くなされ、さらに
他の実装基板に接続不良を生じることなく接続できる基
板の製造方法を目的とする。
導電パターンの導通が確実に信頼性高くなされ、さらに
他の実装基板に接続不良を生じることなく接続できる基
板の製造方法を目的とする。
【０００９】
【問題を解決するための手段】本発明の要旨は、上面か
ら下面に連通するスルーホールを設け、当該スルーホー
ル内に導電性物質を充填してなる基板の製造方法におい
て、前記上面もしくは下面のいずれか一方の面を閉塞し
て前記スルーホール内に半田ぬれ性を良くするフラック
スを注入するフラックス注入工程と、フラックスが注入
された前記スルーホールに粉末状の半田を充填する半田
粉末充填工程と、フラックスおよび粉末状の半田を加熱
するリフロー工程を経てなる基板の製造方法にある。
ら下面に連通するスルーホールを設け、当該スルーホー
ル内に導電性物質を充填してなる基板の製造方法におい
て、前記上面もしくは下面のいずれか一方の面を閉塞し
て前記スルーホール内に半田ぬれ性を良くするフラック
スを注入するフラックス注入工程と、フラックスが注入
された前記スルーホールに粉末状の半田を充填する半田
粉末充填工程と、フラックスおよび粉末状の半田を加熱
するリフロー工程を経てなる基板の製造方法にある。
【００１０】また、他の要旨は、上面から下面に連通す
るスルーホールを設け、当該スルーホール内に導電性物
質を充填してなる基板の製造方法において、前記上面も
しくは下面のいずれか一方の面を閉塞して前記スルーホ
ール内に半田ぬれ性を良くするフラックスを注入するフ
ラックス注入工程と、フラックスが注入された前記スル
ーホールに粉末状の半田を充填する半田粉末充填工程
と、閉塞されない面のスルーホールに球状半田を搭載す
る工程とフラックスおよび粉末状の半田を加熱するリフ
ロー工程を経てなる基板の製造方法にある。
るスルーホールを設け、当該スルーホール内に導電性物
質を充填してなる基板の製造方法において、前記上面も
しくは下面のいずれか一方の面を閉塞して前記スルーホ
ール内に半田ぬれ性を良くするフラックスを注入するフ
ラックス注入工程と、フラックスが注入された前記スル
ーホールに粉末状の半田を充填する半田粉末充填工程
と、閉塞されない面のスルーホールに球状半田を搭載す
る工程とフラックスおよび粉末状の半田を加熱するリフ
ロー工程を経てなる基板の製造方法にある。
【００１１】
【作用】本発明の基板の製造方法は、フラックスおよび
半田粉末をスルーホールに充填しリフローするので、充
填物の体積の減少を抑えることができるとともにボイド
の発生を防ぐことができ、上面と下面の導通が確実に信
頼性高くなされる。
半田粉末をスルーホールに充填しリフローするので、充
填物の体積の減少を抑えることができるとともにボイド
の発生を防ぐことができ、上面と下面の導通が確実に信
頼性高くなされる。
【００１２】さらには、スルーホールの上面もしくは下
面の一方に確実に安定した高さの半田ボールを搭載する
ことができ、他の実装基板との導通が確実に信頼性高く
なされる。
面の一方に確実に安定した高さの半田ボールを搭載する
ことができ、他の実装基板との導通が確実に信頼性高く
なされる。
【００１３】
【実施例】本発明について半導体素子搭載に使用される
基板の製造方法を図面を参照して詳細に説明する。
基板の製造方法を図面を参照して詳細に説明する。
【００１４】まず、第１の実施例は、図１に示すように
基材１の上面および下面にエッチングにより上面導電パ
ターン２および下面導電パターン３を形成し、エッチン
グによりスルーホール４を上面導電パターン２および下
面導電パターン３に連通するよう形成し、スルーホール
４の下面開口部５を受け部材６で閉塞し、スルーホール
４の上面開口部７よりフラックス８を注入し、さらに上
面開口部７より半田粉末９を注入して当該スルーホール
４の上面上方まで充填し、受け部材６を直接または間接
的に加熱しフラックス８および半田粉末９をリフロー
し、受け部材６を取りはずし基板を製造する方法であ
る。
基材１の上面および下面にエッチングにより上面導電パ
ターン２および下面導電パターン３を形成し、エッチン
グによりスルーホール４を上面導電パターン２および下
面導電パターン３に連通するよう形成し、スルーホール
４の下面開口部５を受け部材６で閉塞し、スルーホール
４の上面開口部７よりフラックス８を注入し、さらに上
面開口部７より半田粉末９を注入して当該スルーホール
４の上面上方まで充填し、受け部材６を直接または間接
的に加熱しフラックス８および半田粉末９をリフロー
し、受け部材６を取りはずし基板を製造する方法であ
る。
【００１５】第２の実施例は、図２に示すように基材１
の上面および下面にエッチングにより上面導電パターン
２および下面導電パターン３を形成し、エッチングによ
りスルーホール４を上面導電パターン２および下面導電
パターン３に連通するよう形成し、スルーホール４の上
面開口部７に半田レジスト１０を形成し、スルーホール
４の下面開口部５を受け部材６で閉塞し、スルーホール
４の上面開口部７よりフラックス８を注入し、さらに上
面開口部７より半田粉末９を注入して当該スルーホール
４の上面上方まで充填し、スルーホール４の上面開口部
７に球状半田１１を搭載し、受け部材６を直接または間
接的に加熱しフラックス８および半田粉末９および球状
半田１０をリフローし、受け部材６を取りはずし基板を
製造する方法である。
の上面および下面にエッチングにより上面導電パターン
２および下面導電パターン３を形成し、エッチングによ
りスルーホール４を上面導電パターン２および下面導電
パターン３に連通するよう形成し、スルーホール４の上
面開口部７に半田レジスト１０を形成し、スルーホール
４の下面開口部５を受け部材６で閉塞し、スルーホール
４の上面開口部７よりフラックス８を注入し、さらに上
面開口部７より半田粉末９を注入して当該スルーホール
４の上面上方まで充填し、スルーホール４の上面開口部
７に球状半田１１を搭載し、受け部材６を直接または間
接的に加熱しフラックス８および半田粉末９および球状
半田１０をリフローし、受け部材６を取りはずし基板を
製造する方法である。
【００１６】第３の実施例は、図３に示すように基材１
の上面および下面にエッチングにより上面導電パターン
２および下面導電パターン３を形成し、エッチングによ
りスルーホール４を上面導電パターン２および下面導電
パターン３に連通するよう形成し、スルーホール４の上
面開口部７に半田レジスト１０を形成し、スルーホール
４の下面開口部５を受け部材６で閉塞し、スルーホール
４の上面開口部７よりフラックス８を注入し、さらに上
面開口部７より半田粉末９を注入して当該スルーホール
４の上面上方まで充填し、受け部材６を直接または間接
的に加熱しフラックス８および半田粉末９をリフロー
し、リフローした充填半田１２の上に球状半田１１を搭
載し、該充填半田１２および球状半田１１をリフロー
し、受け部材６を取りはずし基板を製造する方法であ
る。
の上面および下面にエッチングにより上面導電パターン
２および下面導電パターン３を形成し、エッチングによ
りスルーホール４を上面導電パターン２および下面導電
パターン３に連通するよう形成し、スルーホール４の上
面開口部７に半田レジスト１０を形成し、スルーホール
４の下面開口部５を受け部材６で閉塞し、スルーホール
４の上面開口部７よりフラックス８を注入し、さらに上
面開口部７より半田粉末９を注入して当該スルーホール
４の上面上方まで充填し、受け部材６を直接または間接
的に加熱しフラックス８および半田粉末９をリフロー
し、リフローした充填半田１２の上に球状半田１１を搭
載し、該充填半田１２および球状半田１１をリフロー
し、受け部材６を取りはずし基板を製造する方法であ
る。
【００１７】この製造方法によれば、半田粉末９を充填
する時半田粉末９を上面開口部７よりも高く盛り上げる
ことができ、充填半田１２を上面方向に高く形成するこ
とができるので半田ボール部１３の高さを高くすること
ができ、他の実装基板との接続がさらに確実になる。
する時半田粉末９を上面開口部７よりも高く盛り上げる
ことができ、充填半田１２を上面方向に高く形成するこ
とができるので半田ボール部１３の高さを高くすること
ができ、他の実装基板との接続がさらに確実になる。
【００１８】第４の実施例は、図４に示すように、基材
１の上面および下面にエッチングにより上面導電パター
ン２および下面導電パターン３を形成し、エッチングに
よりスルーホール４を上面導電パターン２および下面導
電パターン３に連通するよう形成し、スルーホール４の
上面開口部７に半田レジスト１０を形成し、スルーホー
ル４の下面開口部５を受け部材６で閉塞し、上面開口部
７に半田粉末保持治具１４を搭載し、該半田粉末保持治
具１４の上面開口部１５よりフラックス８を注入し、さ
らに半田粉末９を充填して当該半田粉末保持治具１４の
上面上方まで充填し、受け部材６を直接または間接的に
加熱しフラックス８および半田粉末９をリフローすると
ともに、リフロー中に半田粉末９が溶融した段階で半田
保持治具１４を取りはずし、受け部材６を取りはずすこ
とを特徴とする基板の製造方法である。
１の上面および下面にエッチングにより上面導電パター
ン２および下面導電パターン３を形成し、エッチングに
よりスルーホール４を上面導電パターン２および下面導
電パターン３に連通するよう形成し、スルーホール４の
上面開口部７に半田レジスト１０を形成し、スルーホー
ル４の下面開口部５を受け部材６で閉塞し、上面開口部
７に半田粉末保持治具１４を搭載し、該半田粉末保持治
具１４の上面開口部１５よりフラックス８を注入し、さ
らに半田粉末９を充填して当該半田粉末保持治具１４の
上面上方まで充填し、受け部材６を直接または間接的に
加熱しフラックス８および半田粉末９をリフローすると
ともに、リフロー中に半田粉末９が溶融した段階で半田
保持治具１４を取りはずし、受け部材６を取りはずすこ
とを特徴とする基板の製造方法である。
【００１９】この方法によれば、球状半田１１を必要と
せず、工程を簡略化することができるとともに半田ボー
ル１３の高さを高くすることができ、他の実装基板との
接続が更に確実になる。
せず、工程を簡略化することができるとともに半田ボー
ル１３の高さを高くすることができ、他の実装基板との
接続が更に確実になる。
【００２０】実施例２、実施例３および実施例４におい
て上面および下面にそれぞれ上面導電パターン２および
下面導電パターン３を形成したがこれは任意であり、図
５に示すように上面には導電パターンは形成せず他の実
装基板との導通を行う半田ボール部１３のみを形成して
もよい。
て上面および下面にそれぞれ上面導電パターン２および
下面導電パターン３を形成したがこれは任意であり、図
５に示すように上面には導電パターンは形成せず他の実
装基板との導通を行う半田ボール部１３のみを形成して
もよい。
【００２１】以上に述べた実施例において、受け部材６
で下面開口部５を覆い、さらには受け部材６を直接また
は間接的に加熱することによりフラックス８および半田
粉末９もしくはフラックス８および半田粉末９および球
状半田１１をリフローしたがこれは任意であり、図６に
示すように、スルーホール４を覆うように下面導電パタ
ーン１６を形成し、該下面導電パターン１６を直接また
は間接的に加熱することによりフラックス８および半田
粉末９もしくはフラックス８および半田粉末９および球
状半田１１をリフローしてもよい。
で下面開口部５を覆い、さらには受け部材６を直接また
は間接的に加熱することによりフラックス８および半田
粉末９もしくはフラックス８および半田粉末９および球
状半田１１をリフローしたがこれは任意であり、図６に
示すように、スルーホール４を覆うように下面導電パタ
ーン１６を形成し、該下面導電パターン１６を直接また
は間接的に加熱することによりフラックス８および半田
粉末９もしくはフラックス８および半田粉末９および球
状半田１１をリフローしてもよい。
【００２２】この方法によれば、受け部材６の取り付け
および取りはずしの工程を省くことができ製造工程の簡
略化になる。
および取りはずしの工程を省くことができ製造工程の簡
略化になる。
【００２３】また、以上に述べた実施例において下面よ
りリフローを行ないながらフラックス８および半田粉末
９を充填することにより、ボイドの発生をさらに防ぐこ
とができ、上面と下面の導通もさらに確実になる。
りリフローを行ないながらフラックス８および半田粉末
９を充填することにより、ボイドの発生をさらに防ぐこ
とができ、上面と下面の導通もさらに確実になる。
【００２４】
【発明の効果】本発明の基板の製造方法によれば、前述
のように半田粉末およびフラックスを使用するので、リ
フロー工程における体積の減少が少なく、スルーホール
内には十分な半田が充填されるため、基板の上面および
下面に設けられた導電パターンの導通不良を防止するこ
とができ、製造歩留りを格段に向上させることが可能と
なる。
のように半田粉末およびフラックスを使用するので、リ
フロー工程における体積の減少が少なく、スルーホール
内には十分な半田が充填されるため、基板の上面および
下面に設けられた導電パターンの導通不良を防止するこ
とができ、製造歩留りを格段に向上させることが可能と
なる。
【００２５】さらに、スルーホールの上面もしくは下面
の一方の面に安定した高さの半田ボールを形成できるた
め、他の実装基板に接続不良を生じることなく接続可能
である。
の一方の面に安定した高さの半田ボールを形成できるた
め、他の実装基板に接続不良を生じることなく接続可能
である。
【００２６】
【図１】本発明における基板の製造方法の第１の実施例
を説明するための図である。
を説明するための図である。
【図２】本発明における基板の製造方法の第２の実施例
を説明するための図である。
を説明するための図である。
【図３】本発明における基板の製造方法の第３の実施例
を説明するための図である。
を説明するための図である。
【図４】本発明における基板の製造方法の第４の実施例
を説明するための図である。
を説明するための図である。
【図５】本発明における基板の製造方法の実施例の一部
を説明するための図である。
を説明するための図である。
【図６】本発明における基板の製造方法の実施例の一部
を説明するための図である。
を説明するための図である。
１ 基材 ２ 上面導電パターン ３ 下面導電パターン ４ スルーホール ５ 下面開口部 ６ 受け部材 ７ 上面開口部 ８ フラックス ９ 半田粉末 １０ 半田レジスト １１ 球状半田 １２ 充填半田 １３ 半田ボール部 １４ 半田粉末保持治具 １５ 上面開口部 １６ 下面導電パターン
Claims (2)
- 【請求項１】 上面から下面に連通するスルーホールを
設け、当該スルーホール内に導電性物質を充填してなる
基板の製造方法において、前記上面もしくは下面のいず
れか一方の面を閉塞して前記スルーホール内にフラック
スを注入するフラックス注入工程と、フラックスが注入
された前記スルーホールに粉末状の半田を充填する半田
粉末充填工程と、フラックスおよび粉末状の半田を加熱
するリフロー工程を経てなる基板の製造方法。 - 【請求項２】 上面から下面に連通するスルーホールを
設け、当該スルーホール内に導電性物質を充填してなる
基板の製造方法において、前記上面もしくは下面のいず
れか一方の面を閉塞して前記スルーホール内にフラック
スを注入するフラックス注入工程と、フラックスが注入
された前記スルーホールに粉末状の半田を充填する半田
粉末充填工程と、閉塞されない面のスルーホールに球状
半田を搭載する工程とフラックスおよび粉末状の半田お
よび球状半田を加熱するリフロー工程を経てなる基板の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5805495A JPH08228075A (ja) | 1995-02-21 | 1995-02-21 | 基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5805495A JPH08228075A (ja) | 1995-02-21 | 1995-02-21 | 基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08228075A true JPH08228075A (ja) | 1996-09-03 |
Family
ID=13073207
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5805495A Pending JPH08228075A (ja) | 1995-02-21 | 1995-02-21 | 基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08228075A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003005789A1 (fr) * | 2001-07-05 | 2003-01-16 | Nitto Denko Corporation | Procede de production d'une carte de circuit imprime multicouche |
| KR100645541B1 (ko) * | 2005-08-30 | 2006-11-14 | 삼성전자주식회사 | 솔더 패이스트 프린팅 장치 및 방법 |
| JP2011086694A (ja) * | 2009-10-14 | 2011-04-28 | Sumitomo Bakelite Co Ltd | バンプ形成方法及び配線基板 |
-
1995
- 1995-02-21 JP JP5805495A patent/JPH08228075A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003005789A1 (fr) * | 2001-07-05 | 2003-01-16 | Nitto Denko Corporation | Procede de production d'une carte de circuit imprime multicouche |
| US6851599B2 (en) | 2001-07-05 | 2005-02-08 | Nitto Denko Corporation | Method for producing multilayer wiring circuit board |
| KR100645541B1 (ko) * | 2005-08-30 | 2006-11-14 | 삼성전자주식회사 | 솔더 패이스트 프린팅 장치 및 방법 |
| JP2011086694A (ja) * | 2009-10-14 | 2011-04-28 | Sumitomo Bakelite Co Ltd | バンプ形成方法及び配線基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5875102A (en) | Eclipse via in pad structure | |
| US6400018B2 (en) | Via plug adapter | |
| EP0263222B1 (en) | Method of forming solder terminals for a pinless ceramic module | |
| US6358630B1 (en) | Soldering member for printed wiring boards | |
| US5541368A (en) | Laminated multi chip module interconnect apparatus | |
| WO2000005936A1 (en) | Hybrid solder ball and pin grid array circuit board interconnect system and method | |
| US20120043371A1 (en) | Wiring substrate manufacturing method | |
| US8322596B2 (en) | Wiring substrate manufacturing method | |
| JP2717313B2 (ja) | 電子部品搭載用基板の製造方法 | |
| JP2004273990A (ja) | 電子回路基板およびその製造方法 | |
| US6528873B1 (en) | Ball grid assembly with solder columns | |
| JPH08228075A (ja) | 基板の製造方法 | |
| JPH0685425A (ja) | 電子部品搭載用基板 | |
| JPH08213748A (ja) | 基板およびその製造方法 | |
| JPH098424A (ja) | プリント配線板及びその製造方法 | |
| JPH08340164A (ja) | Ｂｇａ型パッケージの面実装構造 | |
| JPH0223644A (ja) | 導体ピンを有する電子部品搭載用基板の製造方法 | |
| JP2001148441A (ja) | 半導体パッケージ及びその製造方法 | |
| JPH03262186A (ja) | 印刷配線基板 | |
| JPH0766318A (ja) | 半導体装置 | |
| JP2799456B2 (ja) | 電子部品搭載用基板及びその製造方法 | |
| JPH10335388A (ja) | ボールグリッドアレイ | |
| JPH11251477A (ja) | 半導体パッケージ、半導体装置、およびこれらの製造方法 | |
| KR19980028045U (ko) | BGA(Ball Grid Array) 부품의 실장을 위한 인쇄회로기판 | |
| JP2000307212A (ja) | 配線基板及びその製造方法 |