[go: up one dir, main page]

JPS6254960A - Mis形電界効果トランジスタ - Google Patents

Mis形電界効果トランジスタ

Info

Publication number
JPS6254960A
JPS6254960A JP60196240A JP19624085A JPS6254960A JP S6254960 A JPS6254960 A JP S6254960A JP 60196240 A JP60196240 A JP 60196240A JP 19624085 A JP19624085 A JP 19624085A JP S6254960 A JPS6254960 A JP S6254960A
Authority
JP
Japan
Prior art keywords
film
gate
melting point
point metal
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60196240A
Other languages
English (en)
Inventor
Yasuhiko Matsumoto
康彦 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP60196240A priority Critical patent/JPS6254960A/ja
Publication of JPS6254960A publication Critical patent/JPS6254960A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008Making conductor-insulator-semiconductor electrodes
    • H01L21/28017Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28088Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00Electrodes of devices having potential barriers
    • H10D64/60Electrodes characterised by their materials
    • H10D64/66Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/667Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of alloy material, compound material or organic material contacting the insulator, e.g. TiN workfunction layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はMIS形電界効果トランジスタに関し、特に高
速動作を可能にする低抵抗のゲート電極を有するMIS
型電界効果トランジスタ(MI8FET)に関する。
〔従来の技術〕
ダイナミックRAMの高集積化、高速化はとどまること
を知らず現在では256にビット、1Mビットの試作が
次々と発表されている。この工うな超LSIの中に組み
込まれるMOSFETのゲート電極は、従来から使われ
てきた多結晶シリコンでは抵抗が大きく、高速動作の要
求を満足させることができなくなってきた。
多結晶シリコンに代わる新しい低抵抗のゲート電極に(
a)高融点金属のシリサイトゲ−)1b)高融点金属シ
リサイドと多結晶シリコンから成るポリサイドゲート、
及び(C)高融点金属ゲート等がある。
ゲートのシート抵抗を調べると(b) > (a) >
 (C)の順に小さくなっているため現在は多結晶シリ
コンゲートプロセスと互換桂のあるポリサイドゲートが
主流になっているが、将来は高融点金属ゲートが広く使
われる工うになると思われるため、現在精力的に研究が
行なわれている。
〔発明が解決しょうとする問題点〕
高融点金属ゲートに適した金属としては、第1表に示す
Mo、W、Ti、Ta  があるが、比抵抗の小さいM
OやWがやはり好ましい。
第1表 ところて゛このMO−?Wをシリコン酸化膜のゲート酸
化膜上に直接形成したMO8FET  は特性のバラツ
キが大きいとか、動作中に特性が劣化するという問題が
ある。この原因はMO−?Wの原子が、ゲート電極形成
後のMO8PBT作成上必要な高温(900℃〜100
0℃)の熱処理に工って、ゲート酸化膜中中、さらにこ
れを突き抜けてシリコン等の半導体基板中に入り込むた
めである。
本発明のMIa形電界効果トランジスタは上記問題点に
着目してなされたもので、従来の多結晶シリコンゲート
M08FET  と同じく安定性の優れた特性を有し、
多結晶シリコンゲートMo5i;”E’rに比べ動作速
度の速いMIa形区界効果トランジスを提供することを
目的とする。
〔問題点を解決するための手段〕
本発明のMIa形電界効果トランジスタは、第1の高融
点金属あるいはその化合物と8g2の高融点金属あるい
はその化合物の2層から成るゲート電極を有することを
特徴として構成される。
第1の高融点金属は高融点金属ゲートに適していると考
えられるMo、W  等で抵抗率が小さく配線抵抗を低
減し、高速動作を可能にするものである。第2の高融点
金属はそれ自体極めて安定で900@CN1000℃の
熱処理に工ってもその構成物質が、ゲート絶縁膜中に浸
入することがなく、しかも第1の高融点物質のW原子や
Moがゲート絶縁膜や半導体基板中に浸入して゛持性を
劣化させるのを防止することを目的とするバリアメタル
である。TiN が適している。
〔実施例〕
次に本発明について図面を用いて説明する。第1図は本
発明の一実施例の断面図である。IJシリコン基板1上
にフィールド酸化膜2を形成する。
MO8FET  を形成する領域のフィールド酸化膜2
をHFを含むエツチング液−1lI&去し、その後ゲー
ト酸化膜3をsoo!形成する。その上にTiN4をス
パッタ法でroooK 形成し、さらに威圧気相成長法
でW5を3ooo! 形成゛rる。次にPR技術とドラ
イエツチング技術に1ってゲート領域以外のW、TiN
 を除去する。次にフィールド酸化膜とゲート電極をマ
スクにksをイオン注入法でソース6とドレイン7に打
ち込+Nz中で900℃10秒間のフラッジ1アニール
を行なう。
以後P2O膜による表面の平坦化やA4電極の形成を行
なうが第1図では省略化した。
第1図ではゲート電極の膜厚は4000λであるが、こ
のときのシート抵抗は3000人のWにより決定され0
.14Ω/口 となる。一方4ooo&の多結晶シリコ
ンゲート電極ではシート抵抗は約40Ω/口となり、2
層構造のゲート電極を採用することにエリいかに高速化
が可能になるかわかる。
〔発明の効果〕
以上説明した工うに本発明の1うに、配線抵抗を低減す
るための第1の高融点金属と、これがゲート絶縁膜や半
導体基板中に入・9込むことを防止するために、第1の
高融点金属とゲート絶縁膜の間に位置する第2の高融点
金属から成る2層構造のゲート電極を有するMI8FE
Tに1って安定な特性を有し、多結晶シリコンゲートM
08FBTに比べ高速の動作が可能なMIB形電界効果
トランジスタを実現することができる。
【図面の簡単な説明】
第1図は本発明の一実施例の断面図である。 1・・・・・・半導体基板(F’形シリコンウェーハ)
、2・・・・・・フィールド酸化膜、3・・・・・・ゲ
ート酸化膜、4・・・・・・第2の高融点金属あるいは
その化合物(TiN)、 5・・・・・・第1の高融点
金属あるいはその化合物(W)、6・・・・・・ソース
、7・・・・・・ドIフィン。 代理人 弁理士  内 原   音 第 l ガ

Claims (1)

    【特許請求の範囲】
  1.  配線抵抗を低減するための第1の高融点金属あるいは
    その化合物と、この構成物質がゲート絶縁膜中や半導体
    基板中に浸入することを防止するために第1の高融点金
    属あるいはその化合物とゲート絶縁膜の間に位置する第
    2の高融点金属あるいはその化合物とから成る2層構造
    のゲート電極を有するMIS形電界効果トランジスタ。
JP60196240A 1985-09-04 1985-09-04 Mis形電界効果トランジスタ Pending JPS6254960A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60196240A JPS6254960A (ja) 1985-09-04 1985-09-04 Mis形電界効果トランジスタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60196240A JPS6254960A (ja) 1985-09-04 1985-09-04 Mis形電界効果トランジスタ

Publications (1)

Publication Number Publication Date
JPS6254960A true JPS6254960A (ja) 1987-03-10

Family

ID=16354523

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60196240A Pending JPS6254960A (ja) 1985-09-04 1985-09-04 Mis形電界効果トランジスタ

Country Status (1)

Country Link
JP (1) JPS6254960A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2661277A1 (fr) * 1990-04-20 1991-10-25 Mikoshiba Nobuo Circuit integre du type mosfet, en particulier inverseur logique.
FR2665980A1 (fr) * 1990-08-20 1992-02-21 Samsung Electronics Co Ltd Procede de fabrication d'un transistor ayant une structure de semiconducteur a grille isolee.
FR2757312A1 (fr) * 1996-12-16 1998-06-19 Commissariat Energie Atomique Transistor mis a grille metallique auto-alignee et son procede de fabrication
US6455875B2 (en) * 1992-10-09 2002-09-24 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor having enhanced field mobility

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5524454A (en) * 1978-08-08 1980-02-21 Nec Corp Insulating gate type field effect transistor
JPS56134774A (en) * 1980-03-26 1981-10-21 Nec Corp Manufacture of semiconductor device
JPS59108358A (ja) * 1982-12-13 1984-06-22 Fujitsu Ltd 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5524454A (en) * 1978-08-08 1980-02-21 Nec Corp Insulating gate type field effect transistor
JPS56134774A (en) * 1980-03-26 1981-10-21 Nec Corp Manufacture of semiconductor device
JPS59108358A (ja) * 1982-12-13 1984-06-22 Fujitsu Ltd 半導体装置

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2661277A1 (fr) * 1990-04-20 1991-10-25 Mikoshiba Nobuo Circuit integre du type mosfet, en particulier inverseur logique.
FR2665980A1 (fr) * 1990-08-20 1992-02-21 Samsung Electronics Co Ltd Procede de fabrication d'un transistor ayant une structure de semiconducteur a grille isolee.
US6455875B2 (en) * 1992-10-09 2002-09-24 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor having enhanced field mobility
US6790749B2 (en) 1992-10-09 2004-09-14 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US7109108B2 (en) 1992-10-09 2006-09-19 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device having metal silicide
US7602020B2 (en) 1992-10-09 2009-10-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
US7723788B2 (en) 1992-10-09 2010-05-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
US8017506B2 (en) 1992-10-09 2011-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
FR2757312A1 (fr) * 1996-12-16 1998-06-19 Commissariat Energie Atomique Transistor mis a grille metallique auto-alignee et son procede de fabrication
WO1998027582A1 (fr) * 1996-12-16 1998-06-25 Commissariat A L'energie Atomique Transistor mis a grille metallique auto-alignee et son procede de fabrication

Similar Documents

Publication Publication Date Title
JPS6254960A (ja) Mis形電界効果トランジスタ
JPH0393271A (ja) Mos型半導体装置
JPS6213075A (ja) 半導体装置
JPS60123060A (ja) 半導体装置
JPS61152076A (ja) 半導体装置用電極配線
KR920005242A (ko) 게이트-절연체-반도체의 구조를 가지는 트랜지스터의 제조방법
JPS6358943A (ja) 電極・配線膜の構造
JPH0351313B2 (ja)
JPS6032361A (ja) 半導体装置用電極配線の製造方法
JPS627165A (ja) 半導体装置の製造方法
JPS596577A (ja) 半導体装置とその製造方法
JPH0252463A (ja) 半導体集積回路装置
JP3196241B2 (ja) 半導体装置の製造方法
JPS5968974A (ja) Mis半導体装置
JPS6165470A (ja) 半導体集積回路装置
JPS59112641A (ja) 半導体装置及びその製造方法
JPS61245552A (ja) 半導体装置の製造方法
JPS59121978A (ja) 半導体装置の製造方法
JPH03248469A (ja) Mos型半導体装置
JPS629677A (ja) 電界効果型半導体装置
JPS6167270A (ja) 半導体装置
JPS61174628A (ja) 半導体装置の製造方法
JPS6213076A (ja) 半導体装置の製造方法
JPH02246376A (ja) 半導体装置
JPH0235775A (ja) 半導体装置とその製造方法