JPH03248469A - Ｍｏｓ型半導体装置 - Google Patents
Ｍｏｓ型半導体装置Info
- Publication number
- JPH03248469A JPH03248469A JP2046099A JP4609990A JPH03248469A JP H03248469 A JPH03248469 A JP H03248469A JP 2046099 A JP2046099 A JP 2046099A JP 4609990 A JP4609990 A JP 4609990A JP H03248469 A JPH03248469 A JP H03248469A
- Authority
- JP
- Japan
- Prior art keywords
- film
- gate electrode
- gate
- melting point
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 10
- 229910052751 metal Inorganic materials 0.000 claims abstract description 22
- 239000002184 metal Substances 0.000 claims abstract description 22
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 13
- 238000002844 melting Methods 0.000 claims abstract description 12
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 12
- 230000004888 barrier function Effects 0.000 claims abstract description 11
- 230000008018 melting Effects 0.000 claims abstract description 10
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims abstract description 7
- 239000000463 material Substances 0.000 claims description 3
- 239000010410 layer Substances 0.000 abstract description 8
- 238000000034 method Methods 0.000 abstract description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 3
- 229910052782 aluminium Inorganic materials 0.000 abstract description 3
- 238000009792 diffusion process Methods 0.000 abstract description 3
- 239000011229 interlayer Substances 0.000 abstract description 3
- 229910052710 silicon Inorganic materials 0.000 abstract description 3
- 239000010703 silicon Substances 0.000 abstract description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 2
- 229910052796 boron Inorganic materials 0.000 abstract description 2
- -1 boron ions Chemical class 0.000 abstract description 2
- 230000003647 oxidation Effects 0.000 abstract description 2
- 238000007254 oxidation reaction Methods 0.000 abstract description 2
- 238000001020 plasma etching Methods 0.000 abstract description 2
- 238000011109 contamination Methods 0.000 abstract 1
- 239000003870 refractory metal Substances 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000005546 reactive sputtering Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、ＭＯＳ型半導体装置に関し、特に高融点金属
又は高融点金属のシリサイドからなるゲート電極を有す
るものに関する。
又は高融点金属のシリサイドからなるゲート電極を有す
るものに関する。
［従来の技術］
ＭＯＳ型半導体装置のゲート電極はポリシリコン電極が
主流であるが、そのシート抵抗が高いので、ＶＬＳＩの
ように素子が微細化しチップサイズが大きくなるにつれ
、その配線容量による遅延時間が問題になり、高融点金
属または高融点金属シリサイドのゲート電極および配線
を用いる。このとき、従来、ゲート電極はゲート絶縁膜
上に直接形成されていた。
主流であるが、そのシート抵抗が高いので、ＶＬＳＩの
ように素子が微細化しチップサイズが大きくなるにつれ
、その配線容量による遅延時間が問題になり、高融点金
属または高融点金属シリサイドのゲート電極および配線
を用いる。このとき、従来、ゲート電極はゲート絶縁膜
上に直接形成されていた。
〔発明が解決しようとする課題１
上記のＭＯＳ型半導体装置では、スパッタ法により直接
ゲート絶縁膜に電極膜を被着してゲート電極を形成する
ので、ゲート絶縁膜との間は不安定であり、ゲート電極
からの不純物イオンが絶縁膜に入り、トランジスタ特性
が変動するという欠点がある。また、熱処理工程で、ゲ
ート絶縁膜との反応が生じないようにゲート電極材料の
選択に制約が生ずる欠点がある。
ゲート絶縁膜に電極膜を被着してゲート電極を形成する
ので、ゲート絶縁膜との間は不安定であり、ゲート電極
からの不純物イオンが絶縁膜に入り、トランジスタ特性
が変動するという欠点がある。また、熱処理工程で、ゲ
ート絶縁膜との反応が生じないようにゲート電極材料の
選択に制約が生ずる欠点がある。
本発明の目的は、上記の欠点を除去し、低抵抗の高融点
金属または高融点金属シリサイドのゲート電極で、安定
な特性を有するＭＯＳ型半導体装置を提供することにあ
る。
金属または高融点金属シリサイドのゲート電極で、安定
な特性を有するＭＯＳ型半導体装置を提供することにあ
る。
［課題を解決するための手段］
本発明のＭＯＳ型半導体装置は、ゲート絶縁膜とゲート
電極となる高融点金属または高融点金属のシリサイドと
の間にバリアメタル層を設けたもので、バリアメタル層
としてはＴｉＮ層またはＴｉＷ層が用いられる。本発明
の高融点金属または高融点金属のシリサイドからなるゲ
ート電極を有するＭＯＳ型半導体装置は、ゲート絶縁膜
と前記ゲート電極との間にバリアメタル膜を設けるよう
にしたもので、バリアメタル膜の材質はＴｉＮまたはＴ
ｉＷとしている。
電極となる高融点金属または高融点金属のシリサイドと
の間にバリアメタル層を設けたもので、バリアメタル層
としてはＴｉＮ層またはＴｉＷ層が用いられる。本発明
の高融点金属または高融点金属のシリサイドからなるゲ
ート電極を有するＭＯＳ型半導体装置は、ゲート絶縁膜
と前記ゲート電極との間にバリアメタル膜を設けるよう
にしたもので、バリアメタル膜の材質はＴｉＮまたはＴ
ｉＷとしている。
〔作 用 １
バリアメタル膜は、材質上極めて安定で、ゲート酸化膜
およびゲート電極の高融点金属または高融点金属シリサ
イドと反応せず、したがってゲート絶縁膜は汚染されず
トランジスタ特性の変動がなくなる。また耐熱性を向上
させる。
およびゲート電極の高融点金属または高融点金属シリサ
イドと反応せず、したがってゲート絶縁膜は汚染されず
トランジスタ特性の変動がなくなる。また耐熱性を向上
させる。
〔実施例］
以下、本発明の一実施例について図面を参照して説明す
る。第１図は実施例の製造工程を示す縦断面図である。
る。第１図は実施例の製造工程を示す縦断面図である。
この例は、ゲート電極にＷシリサイドを用いたｐ型ＭＯ
Ｓトランジスタの場合である。第１図ｆａｌ に示すよ
うにｎ型シリコン基板１０１にフィールド酸化膜１０２
を形成した後、熱酸化法を用いてゲート酸化膜１０３を
形成する０次に全面にＴｉのリアクティブスパッタ法に
より、１０００人程度のＴｉＮ膜１０４のスパッタを行
なう。次に全面にゲート電極となるＷシリサイドｆｆｌ
１０５を例えば１０００〜２０００１程度堆積する。
Ｓトランジスタの場合である。第１図ｆａｌ に示すよ
うにｎ型シリコン基板１０１にフィールド酸化膜１０２
を形成した後、熱酸化法を用いてゲート酸化膜１０３を
形成する０次に全面にＴｉのリアクティブスパッタ法に
より、１０００人程度のＴｉＮ膜１０４のスパッタを行
なう。次に全面にゲート電極となるＷシリサイドｆｆｌ
１０５を例えば１０００〜２０００１程度堆積する。
そしてレジストを全面に塗布した後、パタニングしたレ
ジスト１０６をマスクとして、第１図ｔｂｌ に示すよ
うに反応性イオンエツチングを行ない、ゲート電極を形
成する。この状態でゲート電極１０５′はその下にバリ
アメタル膜１０４′を介してゲート酸化膜１０３′ と
接する。
ジスト１０６をマスクとして、第１図ｔｂｌ に示すよ
うに反応性イオンエツチングを行ない、ゲート電極を形
成する。この状態でゲート電極１０５′はその下にバリ
アメタル膜１０４′を介してゲート酸化膜１０３′ と
接する。
次に第１図（ｃｌ に示すように全面に高濃度、例えば
注入量１０”〜ｌＯＩ６１０ｌ６程度のボロンイオンの
注入を行ない、ｐ＋拡散層領域１０７を形成し、つづい
て層間絶縁膜１０８を形成し、アルミニウム配線１０９
を設ければ、バリアメタル膜としてのＴｉＮ膜を有する
Ｗシリサイドゲートからなるｐ型ＭＯＳｌ−ランジスタ
を形成することができる。
注入量１０”〜ｌＯＩ６１０ｌ６程度のボロンイオンの
注入を行ない、ｐ＋拡散層領域１０７を形成し、つづい
て層間絶縁膜１０８を形成し、アルミニウム配線１０９
を設ければ、バリアメタル膜としてのＴｉＮ膜を有する
Ｗシリサイドゲートからなるｐ型ＭＯＳｌ−ランジスタ
を形成することができる。
〔発明の効果］
以上説明したように本発明は、ゲート絶縁膜と高融点金
属又は高融点金属のシワサイドからなるゲート電極との
間にバリアメタル膜をはさむことにより、ゲート電極か
らの不純物イオンの拡散によるトランジスタのＶア（ス
レシホールド電圧）の変動が従来０．２Ｖ程度あったも
のに対し、０．１Ｖ程度におさえることができる。さら
に、ゲート酸化膜との反応に対する耐熱性を向上させ、
ゲートの歩留りを７０％から９０％程度に改善すること
ができる。また、信頼性も向上する。さらに、耐熱性の
向上は、ゲート電極材料の選択の巾を広げ、ポリシリコ
ンゲートプロセスとの整合性をよくする効果がある。
属又は高融点金属のシワサイドからなるゲート電極との
間にバリアメタル膜をはさむことにより、ゲート電極か
らの不純物イオンの拡散によるトランジスタのＶア（ス
レシホールド電圧）の変動が従来０．２Ｖ程度あったも
のに対し、０．１Ｖ程度におさえることができる。さら
に、ゲート酸化膜との反応に対する耐熱性を向上させ、
ゲートの歩留りを７０％から９０％程度に改善すること
ができる。また、信頼性も向上する。さらに、耐熱性の
向上は、ゲート電極材料の選択の巾を広げ、ポリシリコ
ンゲートプロセスとの整合性をよくする効果がある。
第１図は本発明の一実施例を製造する工程の縦断面図で
ある。 ｌロト・−ｎ型シリコン基板、 １０３、１０３’・・・ゲート酸化膜、１０４・・・
ＴｉＮ膜、 ■０４′ ・・・バリアメタル膜、 １０５−・−Ｗシリサイド膜、 １０５’ ・・・ゲート電極、 １０７・・−ｐ十数散層領域、 １０８・・・層間絶縁膜、 １０９・・−アルミニウム配線。 特 許 出 願 人 日本電気株式会社
ある。 ｌロト・−ｎ型シリコン基板、 １０３、１０３’・・・ゲート酸化膜、１０４・・・
ＴｉＮ膜、 ■０４′ ・・・バリアメタル膜、 １０５−・−Ｗシリサイド膜、 １０５’ ・・・ゲート電極、 １０７・・−ｐ十数散層領域、 １０８・・・層間絶縁膜、 １０９・・−アルミニウム配線。 特 許 出 願 人 日本電気株式会社
Claims (1)
- 【特許請求の範囲】 １、ゲート電極が高融点金属または高融点金属のシリサ
イドからなるＭＯＳ型半導体装置において、ゲート絶縁
膜と前記ゲート電極との間にバリアメタル膜を設けたこ
とを特徴とするＭＯＳ型半導体装置。 ２、前記バリアメタル膜の材質が、ＴｉＮまたはＴｉＷ
である特許請求の範囲の請求項１記載のＭＯＳ型半導体
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2046099A JPH03248469A (ja) | 1990-02-26 | 1990-02-26 | Ｍｏｓ型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2046099A JPH03248469A (ja) | 1990-02-26 | 1990-02-26 | Ｍｏｓ型半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03248469A true JPH03248469A (ja) | 1991-11-06 |
Family
ID=12737548
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2046099A Pending JPH03248469A (ja) | 1990-02-26 | 1990-02-26 | Ｍｏｓ型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03248469A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6790749B2 (en) | 1992-10-09 | 2004-09-14 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device |
| JP2011181893A (ja) * | 2009-12-10 | 2011-09-15 | Internatl Rectifier Corp | 高導電性のソース／ドレイン接点を有するｉｉｉ族窒化物トランジスタ及びその製造方法 |
-
1990
- 1990-02-26 JP JP2046099A patent/JPH03248469A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6790749B2 (en) | 1992-10-09 | 2004-09-14 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device |
| US7109108B2 (en) | 1992-10-09 | 2006-09-19 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device having metal silicide |
| US7602020B2 (en) | 1992-10-09 | 2009-10-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
| US7723788B2 (en) | 1992-10-09 | 2010-05-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
| US8017506B2 (en) | 1992-10-09 | 2011-09-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
| JP2011181893A (ja) * | 2009-12-10 | 2011-09-15 | Internatl Rectifier Corp | 高導電性のソース／ドレイン接点を有するｉｉｉ族窒化物トランジスタ及びその製造方法 |
| US9378965B2 (en) | 2009-12-10 | 2016-06-28 | Infineon Technologies Americas Corp. | Highly conductive source/drain contacts in III-nitride transistors |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6512296B1 (en) | Semiconductor structure having heterogenous silicide regions having titanium and molybdenum | |
| JPS61206243A (ja) | 高融点金属電極・配線膜を用いた半導体装置 | |
| JPH01264257A (ja) | 半導体装置 | |
| US5773339A (en) | Method of making diffused layer resistors for semiconductor devices | |
| KR0161380B1 (ko) | 반도체장치의 트랜지스터 및 그 제조방법 | |
| JPS60123060A (ja) | 半導体装置 | |
| JPH03248469A (ja) | Ｍｏｓ型半導体装置 | |
| JPS6213075A (ja) | 半導体装置 | |
| JPS6358943A (ja) | 電極・配線膜の構造 | |
| JPS6165470A (ja) | 半導体集積回路装置 | |
| JPH0763060B2 (ja) | 半導体装置の製造方法 | |
| JP3196241B2 (ja) | 半導体装置の製造方法 | |
| JPS6254960A (ja) | Ｍｉｓ形電界効果トランジスタ | |
| JPH0252463A (ja) | 半導体集積回路装置 | |
| JPH02203565A (ja) | 半導体装置及びその製造方法 | |
| JPS61174745A (ja) | 半導体装置の製造方法 | |
| JPH02237073A (ja) | 半導体装置の製造方法 | |
| JPS61245552A (ja) | 半導体装置の製造方法 | |
| JP2654805B2 (ja) | 半導体装置 | |
| JPS61174628A (ja) | 半導体装置の製造方法 | |
| JPH0341762A (ja) | 半導体装置 | |
| JPH07107926B2 (ja) | 半導体容量素子の製造方法 | |
| JPH0482220A (ja) | 半導体装置の製造方法 | |
| JPH04134866A (ja) | 電界効果トランジスタ装置及びその製造方法 | |
| JPH0472385B2 (ja) |