[go: up one dir, main page]

JPS62232948A - リ−ドフレ−ム - Google Patents

リ−ドフレ−ム

Info

Publication number
JPS62232948A
JPS62232948A JP7545386A JP7545386A JPS62232948A JP S62232948 A JPS62232948 A JP S62232948A JP 7545386 A JP7545386 A JP 7545386A JP 7545386 A JP7545386 A JP 7545386A JP S62232948 A JPS62232948 A JP S62232948A
Authority
JP
Japan
Prior art keywords
lead
leads
lead member
metal
island
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7545386A
Other languages
English (en)
Other versions
JPH0582977B2 (ja
Inventor
Shigeo Hasegawa
長谷川 成雄
Masaki Baba
馬場 順己
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Metal Mining Co Ltd
Original Assignee
Sumitomo Metal Mining Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal Mining Co Ltd filed Critical Sumitomo Metal Mining Co Ltd
Priority to JP7545386A priority Critical patent/JPS62232948A/ja
Publication of JPS62232948A publication Critical patent/JPS62232948A/ja
Publication of JPH0582977B2 publication Critical patent/JPH0582977B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49541Geometry of the lead-frame
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は特に端子数の多い半導体素子を搭載するのに好
適のリードフレーム構造に関するものである。
(従来の技術) 樹脂モールド型半導体装置は、半導体素子搭載用のアイ
ランド部を有するリードフレームを用い、該アイランド
部に半導体素子を接合し、リード端子と素子上の電極を
ワイヤーボンドした後、素子とワイヤーボンド部を覆う
ように樹脂でモールドして製造される。上記リードフレ
ームは例えば第2図に示すように、中央の半導体素子搭
載用のアイランド部1と該アイランドの周辺に放射状に
伸びる多数のり一ド2及びこれらを支持するフレーム部
3とが一体に形成されたものであり、通常鉄−ニッケル
合金又は銅系の合金の板にフォトエツチング法、又はプ
レス打抜き法を適用することによって得られている。リ
ード間の結合部分4、アイランド部をフレーム部と結合
する部分5及びフレーム部3は樹脂モールド後に切除さ
れる。
ところで、近年高密度集積回路で100個以上の電極を
有するものが設計されるようになり、この素子を搭載す
るリードフレームは電極の数だけのリード数が必要であ
るが、上記のような構造のリードフレームでは100本
以上のリードを形成することは困難である。例えば10
龍角のアイランドの各辺に対向してリードを25本ずつ
配置する場合を考えると、計算上リード内側先端におけ
るリード幅0.2mm、リード間隔0.2 amとする
ことができるが、このようなリード幅、リード間隔はプ
レス打抜き法では金型の加工上はぼ限度である。
又、エツチング法によるとリード幅は板厚に左右され、
通常のリードフレームに用いられる板厚0.15〜0.
25鰭ではリード幅も0.15〜0.25鰭が限度であ
る。例えば板厚0.2mmに対してリード幅を0.2酊
に設計すればエツチング後のリード断面は第3図(A)
のようにバランスのとれた形状になるが、リード幅をQ
、14mにするとリード断面は第3図(B)に示すよう
に細長くなり、ワイヤーボンディング時にねじれてボン
ディング不良を生じる恐れがあるためこのような形状は
不適当である。この欠点は板厚をリード幅にほぼ等しく
すれば、第3図(C)に示すように幅と高さのバランス
がとれて解消されるが、このようにすると今度はリード
の強度が小さくなって外部端子をプリント基板等に適用
する際不具合を生じることになる。
〔発明が解決しようとする問題点〕
本発明は上記事情に鑑みて為されたもので、外部端子の
強度を維持しつつ100本以上のリードを有するリード
フレームを構成し得る新規な構造のリードフレームを提
供するものである。
〔問題点を解決するための手段〕
この目的を達成するため本発明のリードフレームは、外
側から内側中央に向って延びる多数の金属リードが互い
に結合された状態で一体に形成された第1のリード部材
と、絶縁性プラスチックフィルムの一方の面中央部に半
導体素子搭載用の金属アイランド部と該アイランド部の
周辺に外側へ向かって放射状に延びる多数の金属リード
とが形成された第2のリード部材とから成り、第1のリ
ード部材の内側リードと第2のリード部材の外側リード
がそれぞれ重ね合わせて接合されている点に特徴がある
第1図は本発明のリードフレームの一例を示す図で、第
1のリード部材11は、上下左右の四方から中央に向っ
て延びる多数の金属リード12が、連結部13及びフレ
ーム部14によって互いに結合された状態に一体に形成
されている。一方第2のリード部材15は、絶縁性プラ
スチックフィルム16の上面中央部に半導体素子搭載用
のアイランド部17が金属で、又、該アイランド部17
の周辺に外側へ向って放射状に延びる多数のリード18
が同じく金属で形成されている。そして第1のリード部
材11のリード12の内側部分と、第2のリード部材1
5のリード18の外側部分がそれぞれ互いに重ね合わせ
て接合されている。
リードフレームをこのような構造にすれば、第1のリー
ド部材11のリード12の内側先端をアイランド部の近
傍まで延ばす必要がなくなり、リード幅、リード間隔を
狭めることから解放され、板厚0.15〜0.25mm
の従来のリードフレーム材料を用いることができ、外部
端子の強度を維持することができる。又、第2のリード
部材15のリード18の金属材料は、強度を殆ど要しな
いので極めて薄くでき、アイランド部17の近傍におけ
るリード幅、リード間隔をより小さくすることが可能で
100本以上のリードを形成することができる。
このような第2のリード部材15は、例えばポリイミド
フィルムに銅箔を張り合わせた複合材料にフォトエツチ
ング法を適用することにより得ることができる。この複
合材料はフレキシブルプリント基板材料として種々市販
されており、銅箔の厚さが15μ程度のものもある。こ
の銅箔の厚さが20μであるとすればリード幅を20μ
とするごとができ、リード間隔20μとすると、IQ+
em角のアイランド部に対して1辺当り250本のリー
ドを設けることも原理的には可能である。しかしながら
ワイヤーボンディングするためには冶具の動作の妨げに
ならないようなリード間隔が必要で、又、リード幅もボ
ンディングワイヤーの太さの3倍程度を要するので、リ
ード幅及びリード間隔を上記のように小さくすることは
現実的でなく、このような制約からリード幅、リード間
隔共に50〜100μ程度とするのが実際的であろう。
このようにしても1辺10朋にリードを50〜100本
配置することが可能であり、4辺合計で200〜400
本のリード部材を得ることができる。
第1のリード部材11の内側リードと第2のリード部材
15の外側リードとの重なり部分は1龍以上あれば良い
。この重なり部分の接合は、溶接法、半田付法などで行
うこともできるが、一方の接合面に金被膜を、他の接合
面に錫被膜を設け、加熱圧接により接合面に金−錫合金
を生成せしめて接合させる合金法が接合強度の信頼性か
ら好ましい方法である。この場合第1のリード部材側に
錫被膜を、第2のリード部材側に金被膜を設けるのが実
際的であり、第1のリード部材には全面に、第2のリー
ド部材には片面全部に被膜を形成すると良い。第1のリ
ード部材の錫被膜は、外部リードをプリント基板等に固
定する際、半田付けを容易にし、第2のリード部材の金
被膜は半導体素子の接合及びワイヤーボンディングを容
易にするからである。錫被膜の厚さは3〜5μ、金被膜
の厚さは1〜3μが適当である。上記加熱圧接は300
℃以上、好ましくは400〜450℃で、2 kg以上
の荷重を適用すれば良い。この荷重は大きい程短時間で
接合が完了するので好ましく、10秒以下で接合できる
20〜30kgが推奨される。このような加熱圧接法に
より第1のリード部材と第2のリード部材は充分に接合
され、各リードの引きはがし強度はリード1本当り50
g以上となる。
〔発明の効果〕
本発明により、外部端子の強度を維持したまま100本
以上のリードを有するリードフレームを実現することが
できた。このリードフレームによれば、半導体装置の組
立に従来の装置がそのまま適用でき、得られる半導体装
置も従来と同様に扱えるので、コスト節減に大きく寄与
できる。
【図面の簡単な説明】
第1図は本発明のリードフレームの1例を示す図、第2
図は従来のリードフレームの1例を示す図、第3図はエ
ツチングにより形成されるリードの断面形状を示す図で
ある。 11・・・第1のリード部材、15・・・第2のリード
部材、16・・・絶縁性プラスチックフィルム、17・
・・アイランド部、1日・・・リード。 特許出願人  住友金属鉱山株式会社 第 1 図(A) 1!1 b 第 1 図(B) 第2図 第3匁C) 手続補正書印釦 昭和61年7り/Q日

Claims (1)

    【特許請求の範囲】
  1. 外側から内側中央部に向って延びる多数の金属リードが
    互いに結合された状態で一体に形成された第1のリード
    部材と、絶縁性プラスチックフィルムの一方の面中央部
    に半導体素子搭載用の金属アイランド部と該アイランド
    部の周辺に外側に向って放射状に延びる多数の金属リー
    ドとが形成された第2のリード部材とから成り、第1の
    リード部材の内側リードと第2のリード部材の外側リー
    ドがそれぞれ重ね合わせて接合されていることを特徴と
    するリードフレーム。
JP7545386A 1986-04-03 1986-04-03 リ−ドフレ−ム Granted JPS62232948A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7545386A JPS62232948A (ja) 1986-04-03 1986-04-03 リ−ドフレ−ム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7545386A JPS62232948A (ja) 1986-04-03 1986-04-03 リ−ドフレ−ム

Publications (2)

Publication Number Publication Date
JPS62232948A true JPS62232948A (ja) 1987-10-13
JPH0582977B2 JPH0582977B2 (ja) 1993-11-24

Family

ID=13576714

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7545386A Granted JPS62232948A (ja) 1986-04-03 1986-04-03 リ−ドフレ−ム

Country Status (1)

Country Link
JP (1) JPS62232948A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01137661A (ja) * 1987-11-24 1989-05-30 Nec Corp リードフレーム
JPH01238151A (ja) * 1988-03-18 1989-09-22 Nec Corp 半導体装置用リードフレーム
JPH02278757A (ja) * 1989-04-19 1990-11-15 Nec Corp 混成集積回路
JPH0389539A (ja) * 1989-08-31 1991-04-15 Mitsui High Tec Inc リードフレーム,これを用いた半導体装置およびその製造方法
JPH0515448U (ja) * 1991-07-31 1993-02-26 住友金属工業株式会社 セラミツクパツケージ
JPH05129507A (ja) * 1991-10-31 1993-05-25 Hitachi Cable Ltd 複合リードフレーム
JPH05136318A (ja) * 1991-09-09 1993-06-01 Hitachi Cable Ltd 複合リードフレームおよびその製造方法
US5227662A (en) * 1990-05-24 1993-07-13 Nippon Steel Corporation Composite lead frame and semiconductor device using the same
JPH0878599A (ja) * 1994-09-05 1996-03-22 Goto Seisakusho:Kk 集積回路パッケージ及びその製造方法
JP2009231425A (ja) * 2008-03-21 2009-10-08 Toppan Printing Co Ltd テープ基板貼り合わせ構造体及び半導体装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5090569U (ja) * 1973-12-20 1975-07-31
JPS52154358A (en) * 1976-06-18 1977-12-22 Hitachi Ltd Production of semiconductor device
JPS5310269U (ja) * 1976-07-09 1978-01-27
JPS54118170A (en) * 1978-02-28 1979-09-13 Amp Inc Electric connector used to mount electronic device at substrate
JPS5521128A (en) * 1978-08-02 1980-02-15 Hitachi Ltd Lead frame used for semiconductor device and its assembling
JPS5895657U (ja) * 1981-12-23 1983-06-29 日本電気株式会社 集積回路用リ−ドフレ−ム
JPS58122763A (ja) * 1982-01-14 1983-07-21 Toshiba Corp 樹脂封止型半導体装置
JPS5998545A (ja) * 1982-11-26 1984-06-06 Hitachi Ltd 半導体装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5144277A (ja) * 1974-10-15 1976-04-15 Matsushita Electric Works Ltd Choonpaparususuitsuchino godosaboshikairo

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5090569U (ja) * 1973-12-20 1975-07-31
JPS52154358A (en) * 1976-06-18 1977-12-22 Hitachi Ltd Production of semiconductor device
JPS5310269U (ja) * 1976-07-09 1978-01-27
JPS54118170A (en) * 1978-02-28 1979-09-13 Amp Inc Electric connector used to mount electronic device at substrate
JPS5521128A (en) * 1978-08-02 1980-02-15 Hitachi Ltd Lead frame used for semiconductor device and its assembling
JPS5895657U (ja) * 1981-12-23 1983-06-29 日本電気株式会社 集積回路用リ−ドフレ−ム
JPS58122763A (ja) * 1982-01-14 1983-07-21 Toshiba Corp 樹脂封止型半導体装置
JPS5998545A (ja) * 1982-11-26 1984-06-06 Hitachi Ltd 半導体装置

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01137661A (ja) * 1987-11-24 1989-05-30 Nec Corp リードフレーム
JPH01238151A (ja) * 1988-03-18 1989-09-22 Nec Corp 半導体装置用リードフレーム
JPH02278757A (ja) * 1989-04-19 1990-11-15 Nec Corp 混成集積回路
JPH0389539A (ja) * 1989-08-31 1991-04-15 Mitsui High Tec Inc リードフレーム,これを用いた半導体装置およびその製造方法
US5227662A (en) * 1990-05-24 1993-07-13 Nippon Steel Corporation Composite lead frame and semiconductor device using the same
JPH0515448U (ja) * 1991-07-31 1993-02-26 住友金属工業株式会社 セラミツクパツケージ
JPH05136318A (ja) * 1991-09-09 1993-06-01 Hitachi Cable Ltd 複合リードフレームおよびその製造方法
JPH05129507A (ja) * 1991-10-31 1993-05-25 Hitachi Cable Ltd 複合リードフレーム
JPH0878599A (ja) * 1994-09-05 1996-03-22 Goto Seisakusho:Kk 集積回路パッケージ及びその製造方法
JP2009231425A (ja) * 2008-03-21 2009-10-08 Toppan Printing Co Ltd テープ基板貼り合わせ構造体及び半導体装置

Also Published As

Publication number Publication date
JPH0582977B2 (ja) 1993-11-24

Similar Documents

Publication Publication Date Title
JPH0448767A (ja) 樹脂封止型半導体装置
JPH08148603A (ja) ボールグリッドアレイ型半導体装置およびその製造方法
JPH0794553A (ja) 半導体装置およびその製造方法
JP3418373B2 (ja) 弾性表面波装置及びその製造方法
JPH08186151A (ja) 半導体装置及びその製造方法
JPS62232948A (ja) リ−ドフレ−ム
JP3360669B2 (ja) 半導体パッケージ素子、3次元半導体装置及びこれらの製造方法
KR20010011310A (ko) 적층 패키지의 제조 방법
JP2569400B2 (ja) 樹脂封止型半導体装置の製造方法
JP2001015629A (ja) 半導体装置及びその製造方法
JPH04127564A (ja) リードフレームの製造方法
JP4923760B2 (ja) 半導体パッケージ及びその製造方法
JP3670371B2 (ja) 半導体装置およびその製造方法
JP2944586B2 (ja) Bga型半導体装置及びその製造方法
JPH06252334A (ja) 半導体装置
JPS63114150A (ja) 混成集積回路
JP2788011B2 (ja) 半導体集積回路装置
JPH0878599A (ja) 集積回路パッケージ及びその製造方法
JP2569217B2 (ja) 半導体装置
JPH03283646A (ja) 半導体装置
JP3169072B2 (ja) 半導体装置
JPH03261153A (ja) 半導体装置用パッケージ
JP2003197845A (ja) リードフレーム及びこれを用いた半導体装置並びにその製造方法
JP2718299B2 (ja) 大規模集積回路
JP2635722B2 (ja) リードフレームおよびその製造方法