[go: up one dir, main page]

JPH03261153A - 半導体装置用パッケージ - Google Patents

半導体装置用パッケージ

Info

Publication number
JPH03261153A
JPH03261153A JP2059308A JP5930890A JPH03261153A JP H03261153 A JPH03261153 A JP H03261153A JP 2059308 A JP2059308 A JP 2059308A JP 5930890 A JP5930890 A JP 5930890A JP H03261153 A JPH03261153 A JP H03261153A
Authority
JP
Japan
Prior art keywords
semiconductor device
resin
tape
metal film
film layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2059308A
Other languages
English (en)
Inventor
Jiro Osedo
大施戸　治郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2059308A priority Critical patent/JPH03261153A/ja
Publication of JPH03261153A publication Critical patent/JPH03261153A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、半導体装置用パッケージの構造に関するも
のである。
〔従来の技術〕
第５図は従来の半導体装置を実装したパッケ−ジの一実
施例を示した断面図である０図において、１は半導体装
置、２はリードフレームのダイスパッド部であり、半導
体装置１をロー材４にて接合している。５は金属細線で
あり、半導体装置１上の電極部とリードフレームのリー
ド部３を電気的に接合している。６は封止用樹脂であり
、上記半導体装置１を保護する役割を果している。
次に、上記半導体装置用パッケージの組立動作について
説明する。まず半導体装置１をリードフレームのダイス
パッド部２にロー材４にて接合する。
そして、半導体装置ｌの電極部とリードフレームのリー
ド部３とを金属細線５により電気的に接合する。さらに
、半導体装置１を外部から保護する等の目的で、封止用
樹脂６により封止を行う。なお、上記リードフレームの
ダイスパッド部２．リード部３は鉄・銅系の材料が使わ
れており、一般にパンチング及びエツチングによりパタ
ーンが作成されている。
〔発明が解決しようとする課題〕
従来の半導体装置用パッケージは上記のような槽底であ
り、リードフレームのリード本数が多くなるに従い、リ
ードフレームを製作しても、リード先端が変形しやすく
、実使用において使用しにくい等の問題点が発生してい
た。
この発明は上記のような問題点を解消するためになされ
たものであり、リード本数が多くなっても、リード先端
の位置精度を高く保持することができる半導体装置用パ
ッケージを得ることを目的とする。
〔課題を解決するための手段〕
この発明に係る半導体装置用パッケージは、テープ状の
絶縁樹脂の一面に金属膜層の配線パターンを形成させ、
さらに上記テープ状樹脂の一部を半導体装置の一面と接
合させ、半導体装置の電極とテープ状樹脂上の配線パタ
ーンとを金属細線にて接合させるようにしたものである
。
〔作用〕
この発明の半導体装置用パッケージによれば、テープ状
絶縁樹脂の一面に金属膜層をパターニングするため、位
置精度の高いリードポストを設けることができ、さらに
上記テープ状絶縁樹脂と半導体装置の一面とを接合する
ことにより、より生産性の高い半導体装置の組立てが可
能となる。
〔実施例〕
以下、この発明の一実施例を図について説明する。第１
図はこの発明の一実施例による半導体装置用パッケージ
を示す斜視図、第２図は上記半導体装置用パッケージを
封止した状態を示す断面図である６図において、１は半
導体装置、７は電気的絶縁性を有する材料からなるテー
プ状樹脂であり、上記半導体装置１の一面と接着材等で
接合されている。さらに、８はテープ状樹脂７の一面に
パターニングされた金属膜層であり、金属細線５によっ
て半導体装置１上に形成された電極と電気的に接続され
ている。６は半導体装置保護のための封止用樹脂である
。
次に、本実施例の組立動作について説明する。まず半導
体装１１の一生面とテープ状樹脂７とを接着材等により
接合し、更に、金属膜ｉ１５により、半導体装置１の電
極部とテープ状樹脂７の一面にバターニングされた金属
膜層８とを電気的に接続する。そして、最後に半導体装
置１の保護の目的で封止用樹脂６等により全体を封止す
る。
なお、第２図において、半導体装置１の一面とテープ状
樹脂７との接続は、中心部を一本で接続した構造になっ
ているが、接続部の形状・本数共にこの通りでなくても
同様の効果がある。
また、封止用樹脂６より外側にあるテープ状樹脂７及び
金属膜層８は、第３図に示すように一体であっても、第
４図に示すように個々に分離されている状態であっても
良く、さらに外部の部分を曲げ加工して使用しても、曲
げ加工なしで使用しても良い。
また、テープ状樹脂７は例えばポリイミド系の樹脂が望
ましいが、特に電気的に不導体であれば指定はしない０
．ｔた金属膜層８もメツキを施していてもいなくても良
い。
〔発明の効果〕
以上のように、この発明によればテープ状絶縁樹脂の一
面に金属膜層をバターニングするため、位置精度の高い
リードポストを設けることができ、さらに上記テープ状
樹脂と半導体装置の一面とを接合することにより、より
生産性の高い半導体装置の組立てができる効果がある。
【図面の簡単な説明】
第１図はこの発明の一実施例による半導体装置用パッケ
ージを示す斜視図、第２図は上記半導体装置用パッケー
ジを封止した状態を示す断面図、第３図、第４図は封止
用樹脂外部でのテープ状樹脂の形状を示す斜視図、第５
図は従来の半導体装置用パッケージを示す断面図である
。 図中、１は半導体装置、５は金属細線、６は封止用樹脂
、７はテープ状樹脂、８は金属膜層である。 なお、図中同一符号は同−又は相当部分を示す。

Claims (1)

    【特許請求の範囲】
  1. 　半導体装置と、その上に金属膜層の配線パターンが形
    成されたテープ状絶縁板を備え、上記半導体装置の一面
    と上記テープ状絶縁板の一部とを接合させ、上記金属膜
    層の配線パターンと上記半導体装置の電極とを金属細線
    により接続したことを特徴とする半導体装置用パッケー
    ジ。
JP2059308A 1990-03-09 1990-03-09 半導体装置用パッケージ Pending JPH03261153A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2059308A JPH03261153A (ja) 1990-03-09 1990-03-09 半導体装置用パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2059308A JPH03261153A (ja) 1990-03-09 1990-03-09 半導体装置用パッケージ

Publications (1)

Publication Number Publication Date
JPH03261153A true JPH03261153A (ja) 1991-11-21

Family

ID=13109617

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2059308A Pending JPH03261153A (ja) 1990-03-09 1990-03-09 半導体装置用パッケージ

Country Status (1)

Country Link
JP (1) JPH03261153A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5347429A (en) * 1990-11-14 1994-09-13 Hitachi, Ltd. Plastic-molded-type semiconductor device
US5446313A (en) * 1992-05-25 1995-08-29 Hitachi, Ltd. Thin type semiconductor device and module structure using the device
US5473514A (en) * 1990-12-20 1995-12-05 Kabushiki Kaisha Toshiba Semiconductor device having an interconnecting circuit board
JPH08330491A (ja) * 1995-05-27 1996-12-13 Nec Corp 半導体装置

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5347429A (en) * 1990-11-14 1994-09-13 Hitachi, Ltd. Plastic-molded-type semiconductor device
US5473514A (en) * 1990-12-20 1995-12-05 Kabushiki Kaisha Toshiba Semiconductor device having an interconnecting circuit board
US5613295A (en) * 1990-12-20 1997-03-25 Kabushiki Kaisha Toshiba Semiconductor device having an interconnecting circuit board and method for manufacturing same
US5646830A (en) * 1990-12-20 1997-07-08 Kabushiki Kaisha Toshiba Semiconductor device having an interconnecting circuit board
US5715147A (en) * 1990-12-20 1998-02-03 Kabushiki Kaisha Toshiba Semiconductor device having an interconnecting circuit board
US5446313A (en) * 1992-05-25 1995-08-29 Hitachi, Ltd. Thin type semiconductor device and module structure using the device
US5723903A (en) * 1992-05-25 1998-03-03 Hitachi, Ltd. Thin type semiconductor device, module structure using the device and method of mounting the device on board
US5895969A (en) * 1992-05-25 1999-04-20 Hitachi, Ltd. And Hitachi Vlsi Engineering Corp. Thin type semiconductor device, module structure using the device and method of mounting the device on board
JPH08330491A (ja) * 1995-05-27 1996-12-13 Nec Corp 半導体装置

Similar Documents

Publication Publication Date Title
US6225146B1 (en) Lead frame, method of manufacturing lead frame, semiconductor device and method of manufacturing semiconductor device
JP3205235B2 (ja) リードフレーム、樹脂封止型半導体装置、その製造方法及び該製造方法で用いる半導体装置製造用金型
JP3383081B2 (ja) 陽極接合法を用いて製造した電子部品及び電子部品の製造方法
EP0349549A1 (en) Support assembly for integrated circuits
JP2569939B2 (ja) 樹脂封止型半導体装置
JPH04280462A (ja) リードフレームおよびこのリードフレームを使用した半導体装置
JPH03177060A (ja) 半導体装置用リードフレーム
JPH0777228B2 (ja) テ−プキヤリア
JPS62232948A (ja) リ−ドフレ−ム
JP2569400B2 (ja) 樹脂封止型半導体装置の製造方法
JPH03261153A (ja) 半導体装置用パッケージ
JPS61183936A (ja) 半導体装置
JPH01132142A (ja) 半導体装置のパツケージ構造
JP3174238B2 (ja) 半導体装置およびその製造方法
JP2602834B2 (ja) 半導体装置
JPS62260343A (ja) 半導体装置
JPH0366150A (ja) 半導体集積回路装置
JPH1140728A (ja) リードフレーム及びそのリードフレームを用いた電子部品並びにその電子部品の製造方法
JPH07201928A (ja) フィルムキャリア及び半導体装置
JPH07249708A (ja) 半導体装置及びその実装構造
JP2635722B2 (ja) リードフレームおよびその製造方法
JP2000077595A (ja) リードフレーム及び半導体集積回路装置
JP2536439B2 (ja) 半導体装置用リ―ドフレ―ム及びこれを用いた樹脂封止型半導体装置
JP4240699B2 (ja) リード部材
JPH0194643A (ja) 薄型構造の半導体装置の製造方法