[go: up one dir, main page]

JPH04127564A - リードフレームの製造方法 - Google Patents

リードフレームの製造方法

Info

Publication number
JPH04127564A
JPH04127564A JP24929790A JP24929790A JPH04127564A JP H04127564 A JPH04127564 A JP H04127564A JP 24929790 A JP24929790 A JP 24929790A JP 24929790 A JP24929790 A JP 24929790A JP H04127564 A JPH04127564 A JP H04127564A
Authority
JP
Japan
Prior art keywords
lead frame
conductive plate
plate
welding
frame body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP24929790A
Other languages
English (en)
Inventor
Kiyohisa Maki
清久 牧
Atsuo Nouzumi
能隅 厚生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui High Tec Inc
Original Assignee
Mitsui High Tec Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui High Tec Inc filed Critical Mitsui High Tec Inc
Priority to JP24929790A priority Critical patent/JPH04127564A/ja
Publication of JPH04127564A publication Critical patent/JPH04127564A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 (産業上の利用分野) 本発明は、リードフレームの製造方法に係り、特に半導
体集積回路チップを実装するリードフレーム構体の製造
に関する。
(従来の技術) 高出力型半導体集積回路の分野では、高いパワ−を用い
るために、電流供給のためのリードはワイヤとの接続部
におけるインダクタンスの増大を防ぐために、ボンディ
ングワイヤに代えてパワープレートを介してチップのポ
ンディングパッドに接続するという方法が取られること
が多い。また、高集積化に従い、リードの本数を低減す
る目的から、複数のパッドから接地ラインに落とすよう
な場合、接地用のプレートを設けこれにすべて接続する
という方法が有力となってきている。
さらにまた、発熱量も大きいため、ダイパッドに代えて
放熱性の良好な金属板からなる大きな放熱板を必要とす
る傾向にある。
このようなパワーデバイスでは、−例を第4図に示すよ
うに、通常、接地用のグランドプレート12とパワープ
レート14とがリードフレーム本体15に対して各々所
定の部位に設けられた舌片を介して溶接により電気的に
接続されリードフレーム構体を構成している。ここで1
3は相互の電気的絶縁のために介在せしめられる絶縁膜
である。
このため、舌片の折り曲げ精度や、溶接位置精度の影響
により各構成体に歪みを生したり、また溶接箇所がはが
れたりすることがあった。
また、これらグランドプレート12、パワープレート1
4、リードフレーム本体15の素材としては、通常鋼も
しくは銅合金が用いられており、銅同志では電気抵抗が
低いため、電気溶接を用いる場合には溶接自体が困難で
あるのみならず溶接強度も弱く確実な溶接が困難である
という問題があった。
(発明が解決しようとする問題点) このように、従来のパワーデバイスでは、接地用のグラ
ンドプレートやパワープレート等とりドフレーム本体と
の接続が、各々所定の部位に設けられた舌片を介して溶
接によりなされているため、溶接強度も弱く確実な溶接
が困難であり、また接続不良や変形を生じ易く、これが
デバイスとしての信頼性低下の原因となっていた。
本発明は、前記実情に鑑みてなされたもので、グランド
プレートやパワープレート等の導電性プレートとリード
フレーム本体との接続が確実で信頼性の高いリードフレ
ームを提供することを目的とする。
〔発明の構成〕
(課題を解決するための手段) そこで、本発明では、複数のリードを配列してなるリー
ドフレーム本体に絶縁層を介して少なくとも1つの導電
性プレートを積層して固着し、この導電性プレートをリ
ードフレーム本体の少なくとも1つのリードに、これら
導電性プレートおよびリードフレーム本体の構成金属と
は組成の異なる金属を介して溶接を行って電気接続を達
成しリードフレームを形成するようにしている。
また望ましくは、この導電性プレートおよびリードフレ
ーム本体の間に介在せしめられる異なる金属は、あらか
じめ溶接箇所にめっきあるいはスパッタリングによって
形成しておくようにしても良いし、Ni箔やSUS箔な
どを溶接箇所に間挿しつつ溶接を行うようにしてもよい
さらにまた、この導電性プレートとして銅箔を用いるよ
うにしてもよい。
(作用) 上記構成により、導電性プレートおよびリードフレーム
本体の構成金属とは組成の異なる金属を介して溶接を行
うことによって電気接続を達成しているため、溶接が容
易でかつ極めて強固で確実な電気的接続が可能となる。
また、リードフレーム本体の少なくとも1つのリードに
、銅箔からなる導電性プレート用い、異種金属を介して
溶接接続するようにすれば、フレキシブルでありかつ機
械的強度も大きいため、歪みや剥がれもなく、接続を確
実に行うことが可能となる上、低抵抗であるためインダ
クタンスの低減をはかることができる。
すなわち、加工性が良好でかつフレキシブルな低抵抗の
銅箔を用いているため、第4図に示した従来例のリード
フレームで用いられていたような舌片は不要となり、折
り曲げ加工の必要がなくなり、ずれが生じにくい上機械
的応力がかからず、また、剥がれや歪みを生じることも
ない。
(実施例) 以下本発明の実施例について、図面を参照しつつ詳細に
説明する。
第1図は、本発明の第1の実施例の方法で形成されたパ
ワーデバイスの要部を示す断面図である。
このデバイスは、リードフレームが、銅を主成分とする
リードフレーム本体5の所定の領域に形成されたNiめ
っき層3を介して、グランドブレトとしての役割を担う
銅板からなる第1の導電板2およびこの上層に積層され
、電源ラインに接続され銅板からなるパワープレートと
しての第2の導電板4とに溶接され、これらの間の電気
的接続を達成するようにしたことを特徴とするものであ
る。
すなわちこのデバイスは、半導体チップ1を載置すると
共にグランドプレートとしての役割を担う第1の導電板
2と、この上層にポリイミド膜からなる絶縁層11を介
して固着され、電源ラインに接続されるパワープレート
としての第2の導電板4と、さらにこの上層に同様に絶
縁層11を介して固着され、前記第1の導電板2の半導
体チップ搭載部を囲むように複数のインナーリードを配
設してなるリードフレーム本体5とから構成され、封止
樹脂Pによって封11−せしめられてなるものである。
そしてこのリードフレーム本体5の対応するインナーリ
ート先端部にはニッケルめっき層3が形成されており、
このニッケルめっき層3を介して、第1または第2の導
電板の対応する領域に設けら・れた舌片を溶接すること
により電気的接続を達成している。さらにまた、各イン
ナーリードは半導体チップ上の各ポンディングパッドと
それぞれを接続するようにボンディングワイヤを介して
接続がなされている。
次に、このデバイスの製造工程について説明する。
まず、第2図(a)に示すように、通常のスタンピング
法により、帯状材料を加工し、半導体チップ載置領域a
と対峙するインナーリード6、アウターリード7、タイ
バー8などを含む通常のりドフレームの形状に成型する
。9はサイドバーである。次いで、コイニング処理を行
い、インナリード先端部の平坦幅を確保したのち、先端
部に金めつきを行い、続いてインナーリード6の所定の
領域にNiめっきを行う。Mは金めつき領域、3はNi
めっき領域を示す。このとき必要に応じて、インナーリ
ード先端部のボンディングエリアを避けるように絶縁性
テープを貼着し、固定するようにしてもよい。
一方、第2図(b)および第2図(C)に示すように、
また通常のスタンピング法により、放熱性の良好な銅板
を加工し、グランドプレートとしての役割を行う第1の
導電板2と、電源ラインに接続されるパワープレートと
しての第2の導電板4とを形成する。これらの第1およ
び第2の導電板2゜4に対しては、舌片4Tを有するよ
うに打ち抜きを行った後、溶接領域を除く表面を絶縁性
のポリイミド膜11で被覆する。
そして、第2図(d)に示すように、第1の導電板2の
中央部に半導体チップ1を接着剤を介して固着すると共
に、第1の導電板、第2の導電板、リードフレーム本体
5を順次積層し、前記第1および第2の導電板の舌片を
、リードフレーム本体5のインナーリードのN1めっき
領域3に溶接することにより電気的に接続する。
この後、ワイヤボンディングを行い、樹脂封止を行って
、第1図に示したようなデバイスが完成する。
このようにして形成されたデバイスは、リードと導電性
プレートとがリードに形成されたNiめっき層3を介し
て溶接され溶接作業が容易であり、剥がれもなく、高精
度の接続を確実に行うことが可能となる。
なお前記実施例では、溶接領域のインナーリードにNi
めっき層を形成するようにしたが、Niめっきに限定さ
れることなくAgめっき層など他の金属めっき層を用い
てもよく、まためっき層に限定されることなくスパッタ
リング等の方法で形成した金属薄膜を用いるようにして
もよい。さらには溶接工程においてNi箔やSUS箔等
の金属箔を間挿しつつ溶接するようにしてもよい。
また前記実施例では、パワープレートや接地プレートは
、−枚の導電性の板状体で構成したが、フィルムキャリ
ア等の絶縁性基板上に所望のパターンを形成することに
よって行っても良い。このとき信号線およびグランド線
のパターンは、スパッタリングおよび電解めっきによっ
て形成された銅薄膜をフォトリソ法によりパターニング
して形成する方法、樹脂フィルム表面に表面処理を行っ
た後、薄い銅箔を直接圧着したり、接着剤を介して固着
したりして銅薄膜を形成した後パターニングしたりまた
、薄い銅箔の表面にポリイミド樹脂等の絶縁性樹脂を塗
布しこれを硬化することによって銅薄膜を形成した後、
同様にフォトリソ法によりバターニングするなどの方法
をとることも可能である。
実施例2 次に本発明の第2の実施例として、グランドプレートお
よび電源プレートを銅箔で構成したものについて説明す
る。
二のリードフレームは、第1および第2の導電板が銅箔
て構成されており、これらとの溶接領域のリードフレー
ム本体にNiめっき層3が形成されていることを特徴と
するものである。
すなわち第3図に示すように、半導体チップ1を載置す
ると共にグランドプレートとしての役割を担う厚さ0.
02〜0.1μ−程度の銅箔からなる第1の導電板22
と、この上層に絶縁層11を介して積層され、電源ライ
ンに接続されるパワープレートとしての厚さ0.02〜
0.1μ■程度の銅箔からなる第2の導電板24と、さ
らにこの上層に絶縁層11を介して積層され、前記第1
の導電板2の半導体チップ搭載部を囲むように複数のイ
ンナーリードを配設してなるリードフレーム本体5とか
ら構成されている。
他部については前記実施例1と同様に形成されている。
このようにして形成されたデバイスは、実施例1の効果
に加えて、導電性プレートが可撓性の銅箔にポリイミド
フィルムを貼着して形成されているため、歪みや剥がれ
を生じたりすること無く良好にリードとの接続を達成す
る事ができるうえ、低抵抗であるため、インダクタンス
の低減をはかることができる。
なお前記実施例2では、パワープレートや接地プレート
は、ポリイミドフィルムに銅箔を貼着して打ち抜きを行
うことによって形成したが、フィルムキャリア等の絶縁
性基板上に銅箔を貼着したのちエツチングによって選択
的に銅箔を除去し所望のパターンを形成するようにして
も良い。
〔発明の効果〕
以上説明してき、たように、本発明によれば、複数のイ
ンナーリードを配列してなるリードフレーム本体上に絶
縁層を介して少なくとも1つの導電性プレートを積層し
溶接により電気的接続を行うに際し、導電性プレートお
よびリードフレーム本体の構成金属とは組成の異なる金
属を介して溶接を行うことによって電気抵抗を大きくし
抵抗加熱の発生を増大させているため、溶接が容品でか
つ極めて強固で確実な電気的接続が可能となり、信頼性
の高いリードフレームを得ることができる。
【図面の簡単な説明】
第1図は、本発明の第1の実施例の方法で形成されたリ
ードフレームを用いた半導体装置を示す図、第2図(a
)乃至第2図(d>は、同半導体装置の製造工程図、第
3図は本発明の第2の実施例の方法で形成されたリード
フレームを用いた半導体装置を示す図、第4図は従来例
の半導体装置を示す図である。 1・・・半導体チップ、2・・・第1の導電板、3・・
・Niめワき層、4・・・第2の導電板、5・・・リー
ドフレーム本体、P・・・封止樹脂、a・・・半導体チ
ップ載置領域、6・・・インナーリード、7・・・アウ
ターリード、8・・・タイバー、9・・・サイドバー、
T・・・舌片、11・・・ポリイミド膜。 第2図 第2図 第3図 殖東技術 第4図

Claims (3)

    【特許請求の範囲】
  1. (1)導電性プレートを形成する導電性プレート形成工
    程と、 前記導電性プレート上に絶縁層を介して積層され、半導
    体チップの周縁に先端がくるように、複数のリードを表
    面に配設したリードフレーム本体を形成するリードフレ
    ーム本体形成工程と、前記導電性プレートおよびリード
    フレームの本体を構成する金属とは異なる組成を有する
    異種金属を介して溶接加工を行い、前記導電性プレート
    を、前記リードフレーム本体の少なくとも1つのリード
    に所定の領域で接続するように、前記リードフレーム本
    体上に積層する組み立て工程とを含むことを特徴とする
    リードフレームの製造方法。
  2. (2)前記組み立て工程に先立ち、 前記リードフレーム本体または前記導電性プレートの溶
    接領域に、金属めっきを行うめっき工程を含み、 前記組み立て工程はこの金属めっき層を介して前記リー
    ドフレーム本体と前記導電性プレートを溶接する工程を
    含むことを特徴とする請求項(1)記載のリードフレー
    ムの製造方法。
  3. (3)前記組み立て工程は、 前記リードフレーム本体と前記導電性プレートとの溶接
    領域に、金属箔を間挿しつつ溶接する溶接工程を含むこ
    とを特徴とする請求項(1)記載のリードフレームの製
    造方法。
JP24929790A 1990-09-19 1990-09-19 リードフレームの製造方法 Pending JPH04127564A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24929790A JPH04127564A (ja) 1990-09-19 1990-09-19 リードフレームの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24929790A JPH04127564A (ja) 1990-09-19 1990-09-19 リードフレームの製造方法

Publications (1)

Publication Number Publication Date
JPH04127564A true JPH04127564A (ja) 1992-04-28

Family

ID=17190883

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24929790A Pending JPH04127564A (ja) 1990-09-19 1990-09-19 リードフレームの製造方法

Country Status (1)

Country Link
JP (1) JPH04127564A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5442230A (en) * 1994-09-16 1995-08-15 National Semiconductor Corporation High density integrated circuit assembly combining leadframe leads with conductive traces
WO1996041373A1 (en) * 1995-06-07 1996-12-19 Advanced Micro Devices, Inc. Low inductance electrical ground connection integrated circuit die package
US5767570A (en) * 1993-03-18 1998-06-16 Lsi Logic Corporation Semiconductor packages for high I/O semiconductor dies
US5929513A (en) * 1994-08-16 1999-07-27 Fujitsu Limited Semiconductor device and heat sink used therein
US6271583B1 (en) * 1992-06-02 2001-08-07 Fujitsu Limited Semiconductor device having resin encapsulated package structure
US6414386B1 (en) * 2000-03-20 2002-07-02 International Business Machines Corporation Method to reduce number of wire-bond loop heights versus the total quantity of power and signal rings
US7843700B2 (en) 2004-04-14 2010-11-30 Denso Corporation Semiconductor device
KR101035880B1 (ko) * 2003-07-18 2011-05-20 쇼와 덴코 가부시키가이샤 고체전해 캐패시터의 제조방법

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6271583B1 (en) * 1992-06-02 2001-08-07 Fujitsu Limited Semiconductor device having resin encapsulated package structure
US5767570A (en) * 1993-03-18 1998-06-16 Lsi Logic Corporation Semiconductor packages for high I/O semiconductor dies
US5929513A (en) * 1994-08-16 1999-07-27 Fujitsu Limited Semiconductor device and heat sink used therein
US5442230A (en) * 1994-09-16 1995-08-15 National Semiconductor Corporation High density integrated circuit assembly combining leadframe leads with conductive traces
WO1996041373A1 (en) * 1995-06-07 1996-12-19 Advanced Micro Devices, Inc. Low inductance electrical ground connection integrated circuit die package
US6414386B1 (en) * 2000-03-20 2002-07-02 International Business Machines Corporation Method to reduce number of wire-bond loop heights versus the total quantity of power and signal rings
KR101035880B1 (ko) * 2003-07-18 2011-05-20 쇼와 덴코 가부시키가이샤 고체전해 캐패시터의 제조방법
US7843700B2 (en) 2004-04-14 2010-11-30 Denso Corporation Semiconductor device
US8179688B2 (en) 2004-04-14 2012-05-15 Denso Corporation Semiconductor device

Similar Documents

Publication Publication Date Title
JPH07283360A (ja) 半導体リードフレームおよびこれを用いた半導体パッケージ
JPH03204965A (ja) 樹脂封止型半導体装置
JPH04127564A (ja) リードフレームの製造方法
JPS62232948A (ja) リ−ドフレ−ム
JP2740977B2 (ja) 半導体装置
CN101866889A (zh) 无基板芯片封装及其制造方法
JP2879629B2 (ja) リードフレームおよびその製造方法
JP3147189B2 (ja) リードフレームおよびその製造方法
JPH0878599A (ja) 集積回路パッケージ及びその製造方法
JP3691790B2 (ja) 半導体装置の製造方法及び該方法によって製造された半導体装置
JPS61150253A (ja) 半導体リ−ドフレ−ム
JP2552943B2 (ja) 半導体装置
JPS62226649A (ja) ハイブリツド型半導体装置
JP3336235B2 (ja) 半導体装置およびその製造方法
JPH07249708A (ja) 半導体装置及びその実装構造
JPS63185035A (ja) 半導体装置
JP2972106B2 (ja) 基板へのリードの接合方法
JP3434918B2 (ja) 半導体装置
JP3889710B2 (ja) 混成集積回路装置
JP3508683B2 (ja) 半導体装置及びその製造方法
JP2632761B2 (ja) 半導体素子搭載用基板及び半導体素子搭載用基板の製造方法
JPH04174549A (ja) 半導体装置
JPH05144882A (ja) 半導体装置用フイルムキヤリア
JPH0425061A (ja) 半導体装置
JP2601015B2 (ja) メッキ装置