JPS62164133A

JPS62164133A - マイクロプログラム制御装置

Info

Publication number: JPS62164133A
Application number: JP61006672A
Authority: JP
Inventors: Akio Miyoshi; 三好　昭夫
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1986-01-16
Filing date: 1986-01-16
Publication date: 1987-07-20
Also published as: US5046040A; EP0229734A3; EP0229734A2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（発明の技術分野）本発明は計算機におけるマイクロプログラム制００装置
に関する。

〔発明の技術向背■とその問題点〕

現在多くのマイクロコンピュータはマイクロプログラム
制御２１１方式を採用しでいる。従来のマイクロプログ
ラム１１制御装置の一員体例を第５図に示す１、機械命
令コードをそのままアドレスレジスタ１０１に入力し、
このアドレスレジスタ１０１の８ビットの出力をマイク
ロコードアドレスの上位ビットとして、リセットされた
カウンタ１０２の４ビツトの出力をマイクロコードアド
レスの下位ビットとして、例えばＰ　Ｌ　Ａで構成され
たマイクロコード記憶回路１０３のアドレスデコード部
１０３ａに入力される。アドレスデコード部１０３　ａ
は入力したマイクロコードアドレスをデコードしてマイ
クロコード記憶部１０３ｂ中のマイクロコードをマイク
ロ命令レジスタ１０４に出力する。次にアドレスレジス
タ１０１は変更せずに、カウンタ１０２をカラン１−ア
ップして、順次マイクロコードアドレスを指定する。

マイクロコード記憶装置１０３は第６図に示すような構
成であり、アドレスデコード部１０３ａは１２ビットの
マイクロコードアドレス？−構成され、マイクロコード
記憶部１０３ｂは２１ビットのマイクロコードがマイク
ロコードアドレスに応じて記憶されている。すなわちＩ
ＮＣ，ＭｏＶ。

Ｓ　）−１１Ｆ　Ｔ　、△ＤＯの４つの機械命令に対し
て、２〜３ステツプのマイクロコードが記憶されている
。ＩＮＣ命令に対してはａ、ｂ、ｃの３つのマイクロコ
ードが、ＭｏＶ命令に対してはｄ、ｅの２つのマイクロ
コードが、Ｓ　Ｉ−１１Ｆ　Ｔ命令に対してはａ、ｂ、
ｃの３つのマイク［］、］−ドが、Ａ　Ｄ　Ｄ命令に対
してはｘ、ｙ、ｚの３つのマイクロコードが記憶されい
ている二ｌ：＊・・・＊で示された部分は不要な記憶部
分である。

この従来のマイクロプログラム制ｔＩｌ１ｇｍでは、機
械命令ごとにマイクロプログラムを用意する必要がある
。また、マイクロコードアドレスの下数ビットをカウン
タで構成し、このカウンタをリセットすることで先頭ア
ドレスにアクセスし、順次このカウンタをカウントアツ
プすることで、マイクロコードにアクセスするようにし
ている。また物理的な制約からアドレスデコード部が連
続した４ステツプを最小中位としているため４ステツプ
の整数倍でないステップを持つ機械命令では示されるよ
うな無駄な領域が生じ、チップ面積の増大、動作速度の
低下を招くという問題があった。

従来のマイクロプログラム制御装置の他の具体例を第７
図に示す。機械命令は機械命令デコード回路１１０でデ
コードされ、マイクロ命令アドレスが次マイクロ命令ア
ドレス決定機構１１１に入力される。次マイクロ命令ア
ドレス決定例横１１１により決定された次マイクロ命令
アドレスは、制御記憶１１２とアドレス変換器１１４に
出力される。制御記憶１１２は次マイク１コ命令アドレ
スのマイクロ命令をマイクロ命令レジスタ１１３に出力
する。マイクロ命令には条件分岐命令１１３ｂとその他
の命令１１３ａとがあり、そのマイクロ命令の制御記憶
アドレスがアドレス変換器１１４によりナノ命令アドレ
スに変換され、ナノ命令アドレスレジスタ１１５に格納
される。

マイクロ命令１１３ａのＮＭΔフィールドは次マイクロ
命令のアドレスを示しでおり、ＴＹノイールドがＯＯの
ときその値はマイク［１命令アドレスバス１２０に出力
される。ＴＹフィールドが００以外のときは前述のよう
に機械命令デコード回路の出力によりマイクロ命令アド
レスが決定される。

マイクロコードアドレス１１３ｂでは、ＮＭΔＢフィー
ルドにＣ［３Ｇフイールドで選択された２ビツトのステ
ータス情報がステータス選択回路１１９により連結され
、次に実行すべきマイクロ命令アドレスが決定される。

ナノ命令アドレスレジスタ１１５に格納されたアドレス
のナノ命令がナノ記憶１１６から出力されナノ命令レジ
スタ１１７に格納される。演偉装置１１８はこのナノ命
令に従って所定の演痺をおこなう。演算により発生した
キャリフラグ等のステータス覧よステータス″ｉｒＵ択
回路１１９に入力される。ステータス選択回路１１９に
このステータスとマイクロ命令１１３ｂのＣＢＣフィー
ルドからいずれかを選択して次マイクロ命令アドレス決
定機構１１１に出力する。

このようにこの従来のマイクロプログラム制御装置では
、機械命令は一度機械命令デコード回路１１０で変換さ
れ、次のマイクロ命令アドレスは制御２１１記憶１１２
内に記憶さ机でいるので、じｉ械命令間で共通なマイク
ロコードは共通にし−（記憶領域を小さくすることがで
きる。しかしながら次のマイクロ命令アドレスを記憶ケ
る制御記憶１１２が必要であり、また次のマイクロ命令
アドレスを決定づるために余分な時間を必要とする。し
たがってこの従来のマイクロプログラム制御装置の場合
も、チップ面積の増大および動作法Ｉ９の低Ｆを１ｒ１
りという問題があった。

〔発明の目的）本発明は、半導体チップ面積を増大さけることなく、動
作速度を向上させたマイクロプログラム制御２Ｉｌ装置
を提供することを目的とする。

（発明の麿￥ｉ〕本跣明によるマイクロプログラム制御’ｌ装置は、機械
命令を構成づる複数のマイクロコードが予め定められマ
イクロコード先頭アドレスを先頭として順番に記憶され
たマイクロコードレジスタと、機械命令コードをデコー
ドして前記マイクロコード先頭アドレスを出力する機械
命令デコード回路と、この成域命令デコード回路から出
力されたマイクロ二１−ド先頭アドレスが設定され、制
御信号により順次カウントアツプするカウンタ回路とを
備え、このカウンタ回路のカウント（直をアドレスとす
る前記マイクロコード記憶部のマイクロコードを出力づ
”ることをｆｊ徴どする。

〔発明の実施例］本発明の一実施例によるマイクロプログラム制御装置を
第１図に承り。ｉｆ’Ｒｆｌ（図示せず）の外部メ［す
（図示Ｕず）から積み出された８ビツトの機械命令は例
えばＰＬ−ΔやＲＯＭで構成された機械命令デコード回
路１１によりその機械命令の一連のマイク「」］−ドの
先頭アト１ノスである１０ビツトのマイクロ命令アドレ
スに変換され、カウンタ１２に設定される。カウンタ１
２の値（まアドレスとして例えばＰＬＡやＲＯＭで構成
されたマイクロコード記憶装置１３のアト１ノスｆ］−
ド部１３ａに人力される。アドレスデコード部１３ａは
入力したアドレスをデコードして？イクロコード記憶部
１３ｂに出力し、このアドレスに対応したｎビットのマ
イクロコードをマイクロコードレジスタ１４に格納リ−
る。マイクロコードレジスタ１４ｔよ格納したマイクロ
フードを演Ｑ装置（図示せず）に出力する。マイクロ」
−ドの一部はカウンタ１２に入力され、カウンタ１２を
カラン１−アップさせるか、カウントアツプを停止させ
るかを制御する。

機械６ｉ令デコ一ド回路１１とマイク［］コード記憶装
置１３の詳細を第２図に示す。機械命令デコード回路１
１は機械命令に対応したマイクロコード記憶装置１３の
アドレスが格納されている。、づなわら、第２図の具体
例では、ＩＮＣ命令の機械命令］−ド′″０００００１
１０“′にス・１しくアドレス゛００００００００００
　”が、ＭｏＶａ令の機械命令コード″“ＯＯ０００１
００１”に対してアドレス゛″００００００００１１′
′が、Ｓト１１　Ｆ　Ｔ品令のは械命令］−ド’０００
０１１０１　”にＬｌしてアドレス″００００００００
００　”が、へ〇Ｄ命令の機械命令コード“ＯＯ１０１
０００”にズ・１して７ドレス゛０００００００１０１
°′が格納され（いる。これらアドレス（よりウンタ１
２を介してマイクロコード記ｆｆ１Ｈ置１３に人力され
る。

マイクロコード記憶装置のアドレスに対応したマイクロコードが格納されている
。すなわらｏｏｏｏｏｏｏｏｏｏ番地には”　ａ　ａ　
−ａ　”なるマイク０１−ドが、ｏｏｏｏ。

００００１番地には’ｂｂ・・・ｂ　”なるマイクロコ
ードが、００００００００１０番地には’ＣＧ・・・ｃ
　”なるマイクロコードが、００００００００１１番地
には’ｄｄ・・・ｄ　”なるマイクロコードが、０００
００００１００番地にハ”　ｅ　Ｏ−ｅ　”なるマイク
ロコードが、０００００００１０１番地にり、Ｌ　”　
ｘ　ｘ−ｘ　”なるマイクロコードが、ｏｏｏ。

０００１１０番地には’ｙｙ・・・ｙ　”なるマイクロ
コードが、０００００００１１１番地には″ｚｚ・・・
／″イｉ、７でり目コードが、格納されでいる。

機械命令とし−（闘緘命令デ」−ド回路１１にＩＮｃ命
令が人力されると、７ドレス°’　ＯＯ０００００００
０”がマイクＤ　］−ド記憶装置１３に人力され、”　
Ｑ　２１・・・ａ　”なるマイク１コ］−ドが出力され
る。次にカウンタ１２がクロック信号にょリノ」ラン１
ヘアツーｌされ次のアドレス゛’ｏｏｏｏ。

００００１　”のマイク［３Ｄ　−Ｆ　”　ｂ　ｂ−ｂ
　”　カ出カされる。次にカウンタ１２がクロック信号
により１カウントアツプされ、次のアドレス“００００
００００１０　”のマイク０コード’　ＣＣ・Ｃ”が出
力される。これによりＩＮＣ命令の３ステツプのマイク
ロコードの出力が終了する。

Ｍ　ＯＶ　命令が入力されると、アドレス°゛００００
００００１１”がマイクロコード記憶装置１３に入力さ
れ、“ｄｄ・・・（ｊ″なるマイクロコードが出力され
る。次にカウンタ１２がクロック信号ににす１カウン１
−アップされ次のアドレス“０００００００００１　”
のマイクロコード゛’　ｅ　ｅ−ｅ　”が出力される。

これによりＭｏＶ命令の２ステツプのマイクロコードの
出力が終了する。

Ｓ　ＨＩ　Ｆ　Ｔ命令はそのマイクロコードがＩＮＧの
令と同じであるから、５ＨＩＦＴ命令が入力されるとＩ
ＮＯ命令と同じアドレス“’ｏｏｏｏｏ。

ｏ　ｏ　ｏ　ｏ　”がマイクロコード記ｍ５Ａ’ｕＦｌ
　１３に入力され、萌述のように“ａａ・・・ａ　”、
”　ｂ　ｂ・・・ｂ　”、”　ｃ　ｃ・・・ｃ　”なる
ステップのマイクロコードが順次出力される。

ＡＤＤ命令が入力されると、アドレス゛’ｏｏ。

００００１０１　”がマイクロコード記ｖ：ｉ装置に入
力され、“’ｘｘ・・・ｘ　”なるマイクロコードが出
力される。次にカウンタ１２がクロック信号により１カ
ウントアツプされ次のアドレス゛’ｏｏｏｏ。

００１１０”のマイクロコード゛ｙｙ・・・ｙ　”が出
力される。次にカウンタ１２がクロック信号により１カ
ウントアツプされ次のアドレス“０００００００１１１
”のマイク０コード゛’　ｚ　ｚ　・ｚ　”が出力され
る。これによりＡＤＤ命令のステップのマイクロコード
の出力が終了する。

また本実施例は機械命令を構成するマイクロコードの一
部が共通の場合にマイクロコード記ｇ１装置１３を次の
ようにすることで、少ない記憶容量で動作速度を遅くす
ることなくマイクロコードを出力できる。金弟３図に示
すようにそれぞれ８ステツプの機械命令Ｉ　Ｎ５ＴＲ１
、ｌＮ５ＴＲ２の後半の５ステツプが共通のマイクロコ
ードの場合について考える。すなわち機械命令Ｉ　Ｎ５
ＴＲ１は“ａ　ａ−ａ　”、”　ｂ　ｂ　・ｂ　”、”
　ｃ　ｃ−ｃ　”、”　ｄ　ｄ−ｄ　”　、　”　ｅ　
ｅ−ｅ　”　、　”　ｆ’　ｆ　、、、　ｔ’″、“°
ｑＱ・・・Ｑ　”、“’ｈｈ・・・ｈ　″なる８ステツ
プのマイクロコードで構成されている。

従来の第５図、第６図に示すマイクロプログラム制御装
置の場合には、第３図（ａ）に示すように共通のマイク
ロ−−ドを含めて□械命令ごとにずべてマイクロコード
記憶装置に記憶するか、第３図１）に示すように一方の
機械命令［Ｎ５ＴＲ１の第４ステツプのマイク【」コー
ドをジャンプ用のマイクロコードとしている。、第３図
（ａ）の場合には共通のマイクロコードも機械命令ごと
に記憶するため、太古り１のマイクロコード記憶装置が
必要どなり望ましくない。第３図（ｂ）のにうにずれば
記憶容量は減らすことができるが、ジｔ！ンブのため余
分な時間がかかり、別械の分の実？１速度がｄくなり望
ましくない。

本実施例では第３図（Ｃ）に示すようにＲ械命令Ｉ　Ｎ
　Ｓ　１−’　ｌ’（１ど［Ｎ　Ｓ　−ｒ　Ｒ２との共
通Ｎ５分のマイクロコードアドレスの一部をドントケア
に１−ることにより、少ない記憶容量でかつΦ）３作法
度を遅らせることなくマイクロコードを実施できる。す
なわち機械命令ｌＮ５ＴＲ１については、００１ｏｏｉ
ｏｏｏｏ番地にマイク［１コード゛’ａａ・・・ａ”を
、００１００１０００１番地にマイクロコード”　ｂ　
ｂ　・ｂ　”　ヲ、００１００１００１０番地ニマイク
ロコード゛ＣＣ・・・ｃ　”を格納し、機械命令ｒ　Ｎ
　Ｓ　Ｔ　Ｒ２については、００１００１１００１番地
にマイクロコード’ｘｘ・・・ｘ　”を、００１００１
１０１０番地にマイクロコード゛’ｙｙ・・・ｙ　”を
、００１００１１０１０？Ｒ地にマイクロコード“２２
・・・ｚ　”を格納する。共通のマイクロコードについ
てはアドレスの下から４ビツト目をトン１〜ケアにして
マイクロコード記憶装置１３に格納する。ずなわち００
１００１　ＸＯＩ　１番地（ただしＸはドントケアを示
す）にマイクロコード゛ｄｄ・・・ｄ“を、００１００
１Ｘ１００番地にマイクロコード”　Ｑ　ｅ　・ｅ　”
を、０Ｏ１００１Ｘ１０１番地にマイクロコード゛ｆ１
・・・１″を、００１００１Ｘ１１０番地にマイクロコ
ード’ＱＱ・・・ｑ゛′を、０Ｏ１００１Ｘ１１１番地
にマイクロコード”　ｈ　ｈ・・・ｈ　”を格納する。

共通のマイクロコードのアドレスは下から４ピツ１へ口
がトン１へケノ７であるから、このビットが′°０”で
も１″でもアクセスできる。したがって、機械命令［Ｎ
　Ｓ　Ｔ　Ｒ１についてはカウンタ１２を”００１００
１００００″に初期設定した後、順次カウントアツプす
ることで８ピツトのマイクロコードを読み出すことがひ
きる。また機械命令ｌＮ５ＴＲ２についてろカウンタ１
２を°’００１００１１０００”に初期設定した後、順
次カウントアツプすることでＸｘ　・ｘ　”、”　ｙ　
ｙ−ｙ　”、”　ｚ　ｚ−ｚ　”、”ｄｄ・・・ｄ　”
、”　ｅ　ｅ・・・ｅ　”・・・”’ｈｈ・・・ｈ　”
なるマイクロコードを読み出すことができる。

以上の通り本実施例によればマイクロコードを礪ｖｉ命
令間で共有化できるためマイクロ」−ド記憶装置の記憶
容量を小さくすることができる。しかもジャンプ等の分
岐動作を必要としないため、命令実？１時間が遅くなる
ことはない。また従来のにうに次アドレスを記憶する制
御記憶が不要であるので回路全体の規模を小さくでき、
動作速度も向上する。

本発明の伯の実施例によるマイクロプログラム制御Ｉ装
置を第４図に示＝ｆ　０本実施例１ま、機械命令デコー
ド回路１１とカウンタ１２との間に次マイクロ命令アド
レス決定回路１５を設Ｇ′Ｊたものである。次マイクロ
命令アドレス決定回路１５は機械命令デコード回路１１
からのマイク１コ命令アドレスと、マイクロコード自体
に含まれる次のマイクロ命令アドレスとを、マイクロコ
ード中の制御ビットにより選択して、カウンタ１２に出
力Ｊる。

このように本実施例によればマイクロコードとして分岐
動作を指定することができ、より多種類の機械命令に対
応することができる。

本発明は上記χ浦例に限らず種々の変形が［■能である
。例えばカウンタ１２の上位ビットについてはレジスタ
とし、５位ビットのみをカウンタで構成してもよい。ま
たトン１−ケアとするビットを複数とし、３つ以上の機
械命令の共通のマイクロコードを共有化することができ
る。

（発明の効果〕以上の通り本発明によれば、半導体チップ面積を増大さ
せることなく、動作速度を向上させることができる。

【図面の簡単な説明】

第１図は本発明の一実施例によるマイクロプログラム制
御２１１装置のブロック図、第２図、（８３図はマイク
ロプログラム制御装置の５Ｔ細を説明ブーるだめのブロ
ック図、第４図は本発明の他の実施例によるンイクロプ
ログラム制御ｉ！Ｄ装置の１１１７９図、第Ｆ）図、第
６図、第７図は従来のフイクロブログラノ＼制御２＋１
装置を承り図ひある。１′１・・・機械命令デコード回路、１２・・・カウン
タ、１３・・・ンイクｔココード記憶装置、１４・・・
マイク［Ｊコードレジスタ、１５・・・次？イクロｎ令
）ｌドレス決定回路。出願人代理人　　佐　　控　　−雄亀１図（α）范：ｂ）　　　　　　　　　　　　　　（Ｃ）３区

Claims

【特許請求の範囲】１、機械命令を構成する複数のマイクロコードが予め定
められマイクロコード先頭アドレスを先頭として順番に
記憶されたマイクロコード記憶部と、機械命令コードをデコードして前記マイクロコード先頭
アドレスを出力する機械命令デコード回路と、この機械命令デコード回路から出力されたマイクロコー
ド先頭アドレスが設定され、制御信号により順次カウン
トアップするカウンタ回路とを備え、このカウンタ回路のカウント値をアドレスとする前記マ
イクロコード記憶部のマイクロコードを出力することを
特徴とするマイクプログラム制御装置。２、特許請求の範囲第１項記載の装置において、前記マ
イクロコード記憶部は、複数の機械命令を構成するマイ
クロコードに共通のマイクロコードがある場合に、この
共通のマイクロコードを前記複数の機械命令によりアク
セスできるように、前記共通のマイクロコードのアドレ
スの一部のビットをドントケアにしたことを特徴とする
マイクロプログラム制御装置。