JPH01183736A - 情報処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は情報処Ｆ［！装置に関し、特にマイク１」プロ
グラム制御方式により制御されるマイク１コブ日セッサ
に関する。

（従来の技術） 従来技術にもとづき、レジスタオペランド、メモリオペ
ランド、イミーディエイトオペランド等オペランドの種
類が複数である機械語命令を処Ｆｌ！する、マイクロプ
ログラム制御方式マイクロプロセッサの構成の概要を第
２図に示す。

このマイクロプロはツサの動作を図を参照しながら以下
に述べる。

外部から入力された機械語命令は命令デコーダで解読さ
れてプロセッサ内で実行可能な命令形式である内部命令
に変換される。この内部命令は内部命令レジスタ１２に
出力され、そこに保持される。

内部命令レジスタのＳＲフィールドにはソースレジスタ
を指定する情報が格納される。ＯＲフィールドにはディ
スティネーションレジスタを指定する情報が格納される
。

１ＭＭフィールドは、数値データを格納する領域である
。

マイクロ命令格納部５１は、内部命令に対応したマイク
ロ命令を格納するための領域である。内部命令の有する
情報のうら命令処理に関する情報は対応するマイクロ命
令の先頭アドレスとして、マイクロ命令格納部５１に送
られ、そこから該対応するマイクロ命令が読出される。

読出されたマイクロ命令は、マイクロ命令格納部５１に
接続されたマイクロ命令レジスタ５３に格納される。

従来技術にもとづき以上のような構成をｂつマイクロプ
ロセッサないしは情報処理装置で、レジスタオペランド
、メモリオペランド、イミーディエントオベランド等、
オペランドの種類が複数ある場合、ある機械語命令を処
理実行するため必要なオペランドを得るのに、オペラン
ドもしくはその組合せの種類ごとに異なるマイクロ命令
を用意　　−していた。

すなわち、オペランドがレジスタオペランドである場合
は、レジスタ番号が命令デコード部の出力である内部命
令の前記ＳＲないしＯＲフィールドに保持され、それぞ
れソースレジスタあるいはデスティージョンレジスタを
指定する場合は、ＳＲあるいはＤＲ内のレジスタ番号を
汎用レジスフ群に送り、汎用レジスタ群から選択された
レジスタの内容を内部バスに出力させるマイクロ命令を
用いる。

オペランドが外部メモリオペランドである場合は、命令
デコーダ１１が所定の情報を内部命令レジスタ１２のメ
モリアドレスフィールドに出力することによって要求さ
れ、メモリデータレジスタ（ＭＤＲ）１７　′に読み込
まれたデータを、内部バスに出力させるマイクロ命令を
用いる。

オペランドがイミーディエントオペランドである場合は
、前記内部命令の１ＭＭフィールドに保持されているデ
ータを内部バスに出力させるマイクロ命令を用いる。

（発明が解決しようとする課題） 上記のような従来技術にもとづくマイクロプロセッサ等
の情報処理装置には次に述べるような課題がある。

すなわち、処理内容が同じであっても用いるオペランド
もしくはその組合せの種類が異なれば、それに応じて異
なるマイクロ命令を用意する必要がありそのため、マイ
クロプログラム全体のステップ数が増大し、その開発に
多大の労力と時間を要し、またマイクロ命令格納部が大
きくなり、アクセス時間が増大することにより、機械語
命令処理効率が低下してしまう。

「発明の構成」 （課題を解決するための手段） 本発明の情報処理ｖ４置は上記従来技術による課題を解
決するためになされたものであり、その手段として所定
の本数のオペランドバッファを有することを特徴とする
ものである。

（作用） 前記、オペランドバッファを設けることによりオペラン
ドの種類の違いに対処させ、マイクロプログラムはオペ
ランド種類によらずオペランド管理部にオペランド要求
を出すだけで、オペランドを得ることができる。従って
オペランドもしくはその組合せの種類のみ異なる他は同
じ処理を行うマイクロプログラムは１つ用意すればよい
。

（実施例） 以下、図面を用いて本発明の詳細な説明する。

本発明の情報処理装置の実施例として、オペランド管理
部１、命令デコード部３、命令実行部５の３つのブロッ
クを有するマイクロプロセッサのブロック図を第１図に
示す。

オペランド管理部１は、４本のオペランドバッファから
なるオペランドバッファ群１１、コントローラ１３、汎
用レジスタ群１５およびメモリアドレスレジスタ（ＭＡ
Ｒ）１７とから構成される。

命令デコード部３は命令デコーダ３１から構成される。

命令実行Ｎｌ　５はマイクロ命令格納部５１、マイクロ
命令レジスタ５３、マイクロデコーダ５５、樟術論理演
０装置Ｕ（ＡＬＵ＞５７等から構成される。

４本のオペランドバッファは各々オペランドのアドレス
を保持するアドレスパート（ＡＰ）と、データもしくは
内容を保持するデータパート（ＤＰ）およびそのオペラ
ンドバッファに格納されているオペランドの秒類ないし
属性を表す複数のビット（ＧＲ，ＤＶ、ＡＶ、Ａ、Ｗ／
Ｒ）ｔｆｉらｍ成される。該属性を表すビットの意味は
次のとおりである。

Ｇ　Ｒ−１ならばそのオペランドバッファに保持されて
いるオペランドはレジスタオペランドでありＡＰに該レ
ジスタオペランドの番号が保持され、ＧＲ＝Ｏならばそ
のオペランドバッファに格納されているオペランドはメ
モリオペランドまたはイミーディエイトオペランドであ
る。ＤＶの０ないし１はそれぞれそのオペランドバッフ
ァのＤＰが無効であることあるいは有効であることを表
す。

ＡＶのＯないし１はそれぞれそのオペランドバッファの
ＡＰが無効であることあるいは有効であることを表す。

ＡのＯないし１はそれぞれメモリアクセス要求の無い場
合あるいはある場合を表す。

Ｗ／ＲのＯないし１はそれぞれそのオペランドバッファ
に保持されるオペランドが外部メモリからの読み出しあ
るいは外部メモリへの書き込みに関するオペランドであ
ることを表す。これらはすべて命令デコーダによりセッ
トされる。

コントローラ１３は、オペランドバッファ群１１に格納
されているいずれかのＡビットが１であるとメモリアク
セス要求があると判断し、対応するＡＰに格納されてい
るオペランドアドレスをメモリアドレスレジスタ１７に
転送してメモリアクセスを開始する。同時にメモリアク
セスに必要なアドレスストローブ信号、Ｗ　ｒｉｔｅ／
　Ｒｅａｄ信号等の制御信号を出力する。また、実行し
たメモリアクヒスがメモリリードであった場合、メモリ
アクセス実行終了時に読み込んだメモリデータを対応す
るＤＰに格納し、同時にＤＶビビッを１にセットする。

次にこのような構成をもつマイクロプロセッサにおける
情報処理過程について述べる。

機械語命令は命令デコーダ３１に入力され解読される。

機械語命令で処理されるオペランドは、メモリオペラン
ド、レジスタオペランドおよびイミーディエイトオペラ
ンドの３種類である。解読された情報のうち、オペラン
ドの種類に関する情報１０１、オペランドのアドレスに
関する情報１０３はオペランド管理部１に送られ、それ
ぞれ、４本のオペランドバッファのうちのあらかじめ決
めておいた１本のオペランドバッファのＧＲビビッとＡ
Ｐに格納される。

また、解読された情報のうち命令処理に関する情報１０
７は、用いるマイクロプログラムの先頭アドレスとして
マイクロ命令格納部５１に送られる。

選ばれた前記オペランドバッファに格納されるオペラン
ドがメモリオペランドである場合、命令デコード部はオ
ペランド管理部にメモリオペランドフェッチ要求を出し
、オペランド管理部はＭＡＲ１７に、ＡＰに保持されて
いる当該オペランドのアドレスを写し取り、外部メモリ
からオペランドをフェッチしてきて当該オペランドバッ
ファのＤＰに格納する。

オペランドがイミーディトオベランドである場合、オペ
ランド管理部はイミーディエイトデータを命令デコード
郡から０ＢＬＪＳを通して受けとり、ＤＰに格納する。

Ｔｈ’ｌ記オペランドバッファを設けることにより、オ
ペランドの種類にかかわりなく、オペランドバッファの
番号を指定してオペランド管理部にオペランド要求を出
せば、マイクロ命令はその対象とするオペランドを内部
バス上に得ることができる。

すなわち、マイクロデコーダ５５に保持されているマイ
クロ命令から前記オペランド要求を受けると、オペラン
ド管理部は、指定されたオペランドバッファ中のオペラ
ンドがメモリオペランドまたはイミーディエイトオベラ
ンドで当該オペランドバッファのＧＲビビッがＯの場合
は、ゲート１９が開ｆｆＤＰに格納されている情報を内
部バスに出力し、また前記オペランドがレジスタオペラ
ンドでＧＲビビッが１の場合は、当該オペランドバッフ
ァのＡＰに格納されている汎用レジスタ群内レジスタ番
号を汎用レジスタ群内レジスタのアドレスとして汎用レ
ジスタ群に送り、問いているゲート１９′を通じて、選
択されたレジスタの内容を内部バスに出力する。

このように、マイクロプログラム自身はオペランドの種
類についＵＩＩＩ知することなく、オペランド管理部に
オペランド要求を出しさえすれば所要のオペランドを得
ることができ、したがってオペランドもしくはその組合
せの種類が異なる他は同じ処理を行なう場合にも用意す
べきマイクロプログラムは１つであつ−（よい。

上記実施例では、４木のオペランドバッフ？を用いる場
合について述べたが、一般には、該オペランドバッファ
の総数は必要もしくは目的に応じて最適のものを選べば
よい。

［発明の効果］ 従来技術ではオペランドの種類をマイクロプログラマ−
が意識し、同じ処理をするにしても、扱うオペランドも
しくはその組合せの種類が異なれば異なったマイクロプ
ログラムを作製し、同じ処理に対して複数のマイクロプ
ログラムを用意する必要があった。

本発明によりオペランドバッファを設ければ、オペラン
ドの種類にかかわりなく、オペランド管理部にオペラン
ドを要求することにより、マイクロプログラムは所要の
オペランドを得ることができる。

したがって、従来技術のようにオペランドもしくはそ、
の組合せの種類弁の複数のマイクロプログラムを同じ処
理に対して用意する必要はなくなり、同じ処理であれば
、オペランドもしくはその組合せの種類にかかわりなく
同一のマイクロプログラムで行なうことができる。

したがって、本発明によりマイクロプログラムのステッ
プ数を大幅に減少させることができ、マイクロプログラ
ム作成に当っての労力を大きく軽減し、ファームウェア
開発を効率化することができる。さらに、マイクロ命令
格納部の容量が小さくなることから、マイクロ命令格納
部に対するアクセス時間を減少させ、機械語命令処理効
率の向上、処理時開の短縮をも達成することが可能とな
るものである。

【図面の簡単な説明】

第１図は本発明の実施例としてのマイクロプロセッサに
対するブロック図である。 第２図は、従来技術によるマイクロプロセッサに対する
ブロック図である。 １・・・オペランド管理部 ３・・・命令デコード部 ５・・・命令実行部 １１・・・オペランドバッフア群 １５・・・汎用レジスタ群 １７・・・メモリアドレスレジスタ（ＭＡＲ）１７′・
・・メモリデータレジスタ（ＭＤＲ）１９．１９−・・
・トライステートゲート３１・・・命令デコーダ

Claims (1)

【特許請求の範囲】
1. （１）オペランドの種類が複数である機械語命令を解読
   し、オペランドに関する情報を出力する命令デコード部
   と、前記オペランドに関する情報をもとにオペランドを
   フェッチするオペランド管理部と、前記機械語命令をマ
   イクロプログラム制御方式で実行する命令実行部とを有
   するマイクロプロセッサ等の情報処理装置であつて、前
   記オペランド管理部に、オペランドを保持し該保持され
   るオペランドの種類を表す複数のビットを有する、所定
   の数のオペランドバツフアを設け、 前記命令実行部から前記オペランド管理部にオペランド
   要求を出すことにより、その種類にかかわらず所要のオ
   ペランドを得、オペランドもしくはその組合せの種類の
   異なる他は同一の処理を行なう複数の機械語命令を同一
   のマイクロプログラムで処理するように構成してなるこ
   とを特徴とするマイクロプロセッサ等の情報処理装置。