JPS6133542A - 命令解読装置 - Google Patents
命令解読装置Info
- Publication number
- JPS6133542A JPS6133542A JP15611284A JP15611284A JPS6133542A JP S6133542 A JPS6133542 A JP S6133542A JP 15611284 A JP15611284 A JP 15611284A JP 15611284 A JP15611284 A JP 15611284A JP S6133542 A JPS6133542 A JP S6133542A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- decoder
- instruction code
- code
- instructions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Executing Machine-Instructions (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(技術分野)
本発明はデータ処理装置に関し、とくにその命令解読機
構に関する。
構に関する。
(従来技術)
半導体製造技術の進歩に伴い、高集積度でかつ高速度の
、L8Iが可能となるにつれ、マイクロプロセッサにも
より複雑な処理力E9求されるようKなっできた。それ
に伴いマイクロプロセ、すが使用する命令数も増加の傾
向にある。しかしながら、一般にマイクロプロセッサの
命令語長は有限であるため命令数の増加には限度がある
0 従来、マイク′ロプロセ、す等での命令解読は命令コー
ドをデコーダに入力し、そのコードをデコーダが解読し
、その結果に従い各種制御信号を発生して命令を実行す
るという方式であった。この方式によると1つの命令コ
ードは1つの命令にしか対応できない。従来方式の例を
等【図を用いて説明する。
、L8Iが可能となるにつれ、マイクロプロセッサにも
より複雑な処理力E9求されるようKなっできた。それ
に伴いマイクロプロセ、すが使用する命令数も増加の傾
向にある。しかしながら、一般にマイクロプロセッサの
命令語長は有限であるため命令数の増加には限度がある
0 従来、マイク′ロプロセ、す等での命令解読は命令コー
ドをデコーダに入力し、そのコードをデコーダが解読し
、その結果に従い各種制御信号を発生して命令を実行す
るという方式であった。この方式によると1つの命令コ
ードは1つの命令にしか対応できない。従来方式の例を
等【図を用いて説明する。
本従来例は命令解読を行なうデコーダl、メモ1J2.
デコーダ1とメモリ2を制御する制御回路3よシ構成さ
れている。デコーダrK−よって解読される命令コード
の語長は8ビ、トとする。命令コードは10” −it
”のデータ列からなり、メモリ2に格納されて−る。デ
コーダlの動作を第2図に示す。制御回路3はメモリ2
に対し次に行なう命令の命令コードが格納されているア
ドレスをメモリ制御線6に通して指定し、そのアドレス
に格納されている命令コードをバス4上へ出力させる。
デコーダ1とメモリ2を制御する制御回路3よシ構成さ
れている。デコーダrK−よって解読される命令コード
の語長は8ビ、トとする。命令コードは10” −it
”のデータ列からなり、メモリ2に格納されて−る。デ
コーダlの動作を第2図に示す。制御回路3はメモリ2
に対し次に行なう命令の命令コードが格納されているア
ドレスをメモリ制御線6に通して指定し、そのアドレス
に格納されている命令コードをバス4上へ出力させる。
次に制御回路3はデコーダ制御線7によってデコーダl
にバス4上の命令コードをう、チさせる。
にバス4上の命令コードをう、チさせる。
命令コードをラッチしたデコーダlはその命令コードを
解読し、その結果によって命令信号線群5から命令実行
の指令を行なう。
解読し、その結果によって命令信号線群5から命令実行
の指令を行なう。
以上説明したように従来方式のデコーダは1つの命令コ
ードに対して1つの解読結果しか得ることができなかっ
た。したがって例えば命令語長が8ビツトであるとする
と、その時最大の命令数は256命令となシこれ以上の
命令は命令語長の増加なしに実現できないという欠点が
あった。また命令語長を増加させる゛ことは可能である
が、デコーダの語長の増加だけではなく命令コードをデ
コーダヘロードするバス、命令コードを格納しておくメ
モリ等の語長の増加も必要とな夛、ハードウェア量が増
大する。また命令数を増加させたデコーダを持つグロセ
、すと命令数を増加させる前のデコーダを持つグロセッ
サとの間では、命令語長の相異のため互換性がなくなる
という欠点があった。
ードに対して1つの解読結果しか得ることができなかっ
た。したがって例えば命令語長が8ビツトであるとする
と、その時最大の命令数は256命令となシこれ以上の
命令は命令語長の増加なしに実現できないという欠点が
あった。また命令語長を増加させる゛ことは可能である
が、デコーダの語長の増加だけではなく命令コードをデ
コーダヘロードするバス、命令コードを格納しておくメ
モリ等の語長の増加も必要とな夛、ハードウェア量が増
大する。また命令数を増加させたデコーダを持つグロセ
、すと命令数を増加させる前のデコーダを持つグロセッ
サとの間では、命令語長の相異のため互換性がなくなる
という欠点があった。
(発明の目的)
本発明の目的は1つの命令コードを使って複数の命令機
能に解読することを可能とする命令解読装置を提供する
ことにある。
能に解読することを可能とする命令解読装置を提供する
ことにある。
(発明の構成)
本発明は、命令コード入力手段と、内部状態記憶手段と
、所定の1命令コードに対して前記内部記憶状態に応じ
て複数の命令に対する解読結果を与える命令解読手段と
、前記命令解読手段の命令解読結果に応じて内部状態記
憶手段の内容を変更する手段とを有することを構成上の
特徴とする。
、所定の1命令コードに対して前記内部記憶状態に応じ
て複数の命令に対する解読結果を与える命令解読手段と
、前記命令解読手段の命令解読結果に応じて内部状態記
憶手段の内容を変更する手段とを有することを構成上の
特徴とする。
(発明の効果)
本発明によれば、命令コードの解読を命令コードと内部
記憶手段の出力に応じて行なうので、1つの命令コード
に対して複数の命令を割当てることが可能となるため、
命令語長の増加なしに命令数を増加させることが可能に
なるという効果がある。
記憶手段の出力に応じて行なうので、1つの命令コード
に対して複数の命令を割当てることが可能となるため、
命令語長の増加なしに命令数を増加させることが可能に
なるという効果がある。
(実施例の説明)
以下本発明の一実施例を第3図を用いて説明するO
本実施例は命令解読を行なうデコーダ10.内部状態記
憶手段としてのNコのツリツブ70.プ20−1 、
・、 20−N (タタLNti自然i)、メモリ30
1.デ゛コーダlOとメモリ30を制御する制御回路4
0を含む。デコーダ10によって解読される命令コード
の語長#′i8ビットを例とする。
憶手段としてのNコのツリツブ70.プ20−1 、
・、 20−N (タタLNti自然i)、メモリ30
1.デ゛コーダlOとメモリ30を制御する制御回路4
0を含む。デコーダ10によって解読される命令コード
の語長#′i8ビットを例とする。
命令コードは8ビ、トの@0” @、IIのデータ列か
らなルメモリ30に格納されている。また命令には(a
t;ylJ、プ70ツブの状態に関係な〈従来と同様に
解読されるもの、(b)フリ、プフロ、プの状態によっ
て複数の解読結果を与えるもの、の2種類がらるものと
し、それぞれの命令コードに対するデコーダlOの動作
を第4図に示す。
らなルメモリ30に格納されている。また命令には(a
t;ylJ、プ70ツブの状態に関係な〈従来と同様に
解読されるもの、(b)フリ、プフロ、プの状態によっ
て複数の解読結果を与えるもの、の2種類がらるものと
し、それぞれの命令コードに対するデコーダlOの動作
を第4図に示す。
本実施例の動作について説明する。前記2種類の命令の
うち(a)は従来例と同様なので説明を省略する。(b
)の命令について説明する。例として次の命令を考える
。データ転送命令として一般にPUSH。
うち(a)は従来例と同様なので説明を省略する。(b
)の命令について説明する。例として次の命令を考える
。データ転送命令として一般にPUSH。
POPと呼ばれる命令があるが、これを1つの命令コー
ドとしてその名称t″PXとする。命令PXは7す、グ
フロ、プ20−1の出力がt′0”の時PU 8H命令
、@l”の時POP命令として解読されるものとする。
ドとしてその名称t″PXとする。命令PXは7す、グ
フロ、プ20−1の出力がt′0”の時PU 8H命令
、@l”の時POP命令として解読されるものとする。
また命令PXはその命令が実行される毎にクリップフロ
、プ20−1の状態を反転させるものとする。またフリ
、プ70.プ20−1゜・・・、20−Nは初期状態に
おいてすべて10”の状態になっているものとする。次
に動作を説明する。
、プ20−1の状態を反転させるものとする。またフリ
、プ70.プ20−1゜・・・、20−Nは初期状態に
おいてすべて10”の状態になっているものとする。次
に動作を説明する。
制御回路40はメモ!730に対し次に行なう命令の命
令コードが格納されているデドレスをメモリ制御1]9
0fi−通して指定し、そのアドレスに格納されている
命令コード(本例ではPX命令を示すコード)をバス5
0上へ出力させる。次に制御回路40はデコーダ制御線
lOOによってデコーダIOKバス50上の命令コード
をう、チさせる。
令コードが格納されているデドレスをメモリ制御1]9
0fi−通して指定し、そのアドレスに格納されている
命令コード(本例ではPX命令を示すコード)をバス5
0上へ出力させる。次に制御回路40はデコーダ制御線
lOOによってデコーダIOKバス50上の命令コード
をう、チさせる。
命令コードを2ツテしたデコーダIOはその命令コード
を解読し、その結果としてその命令がPXであることを
認識する。PX命令はツリツブ70、プ20−1の状態
に依存する命令であるため。
を解読し、その結果としてその命令がPXであることを
認識する。PX命令はツリツブ70、プ20−1の状態
に依存する命令であるため。
デコーダ10は信号線70−1によって7リップフロッ
プ20−1の出力を検出する。初期後初めてPX命令が
入力されたとするとクリップフロ。
プ20−1の出力を検出する。初期後初めてPX命令が
入力されたとするとクリップフロ。
プ20−1の状態は′0#であるのでその出力も′On
である。したがってPX命令はデコーダ10によ49
PUSH命令として解読される。その結果、デコーダ1
0は命令信号線60によってPUSH命令の指令を行な
う。同時にデコーダ10は信号線80−1 によってフ
リ、グアo、プ20−■の状態を反転する。この場合は
″0#から″l”となる。
である。したがってPX命令はデコーダ10によ49
PUSH命令として解読される。その結果、デコーダ1
0は命令信号線60によってPUSH命令の指令を行な
う。同時にデコーダ10は信号線80−1 によってフ
リ、グアo、プ20−■の状態を反転する。この場合は
″0#から″l”となる。
したがって次にPX命令がデコーダ10に解読された時
、PX命令はPOP命令として解読される。
、PX命令はPOP命令として解読される。
すなわち本実施例で示した命令PXは、PXが実行され
る毎にPUSH命令、POP命令、 PU8H命令、・
・・、として実行されることとなる。これは例えばスタ
ックレジスタの制御命令として有効である。
る毎にPUSH命令、POP命令、 PU8H命令、・
・・、として実行されることとなる。これは例えばスタ
ックレジスタの制御命令として有効である。
(効果の説明)
以上説明したように本発明は、デコーダが命令コードと
フリ、グツロックの状態罠よって解読を行なうため、1
つの命令コードに対して複数の命令を割当てることが可
能である。すなわち本実施例のようにNコのフリ、グツ
ロック(ただしNは自然数)において1つの7す、グツ
ロックを1つの命令コードに割当てると命令数を従来例
に対して2倍に増加させることが可能である。また、2
;ずつの7リツプフロツプの組を1つの命令コードに割
当てると命令数を4倍に増加することが可能となる。
フリ、グツロックの状態罠よって解読を行なうため、1
つの命令コードに対して複数の命令を割当てることが可
能である。すなわち本実施例のようにNコのフリ、グツ
ロック(ただしNは自然数)において1つの7す、グツ
ロックを1つの命令コードに割当てると命令数を従来例
に対して2倍に増加させることが可能である。また、2
;ずつの7リツプフロツプの組を1つの命令コードに割
当てると命令数を4倍に増加することが可能となる。
さらに、Nコすべてのフリ、プ70.グに1つの命令コ
ードを割当てると命令数を鬼2 倍に増加させることが
可能となる。したがって本発明によるとハードウェア量
の増加が少なく、従来のプロセ、すとの互換性を保ちな
がら命令数を増加させることが可能であるという効果が
ある。
ードを割当てると命令数を鬼2 倍に増加させることが
可能となる。したがって本発明によるとハードウェア量
の増加が少なく、従来のプロセ、すとの互換性を保ちな
がら命令数を増加させることが可能であるという効果が
ある。
なお本実施例ではデコーダの構成を特に示さなかったが
、布線論理型のものでもマイクログロダラムによるもの
であっても本発明の効果が同様に見られ、ることはあき
らかである。また本実施例では内部状態記憶手段として
フリ、グツロックを用いたが他の記憶手段例えばレジス
タやメモリ、あるいはスイッチ群等のようなものでも同
様の効果があることはあきらかである。
、布線論理型のものでもマイクログロダラムによるもの
であっても本発明の効果が同様に見られ、ることはあき
らかである。また本実施例では内部状態記憶手段として
フリ、グツロックを用いたが他の記憶手段例えばレジス
タやメモリ、あるいはスイッチ群等のようなものでも同
様の効果があることはあきらかである。
第り図は従来例を示す装置のプロ、り図、第2図は従来
例忙おけるデコーダの動作シーケンス図、第3図は本発
明の一実施例を示す装置のプロ、り図、第4図(al
、 (b)Fi本発明の一実施例におけるデコーダの各
動作シーケンス図である。 1、lO・・・・・・デコーダ、2.30・・・・・・
メモリ、3.40・・・・・・制御回路、4.50・・
・・・・バス、5゜60・・・・・・命令信号線、6.
90・・・・・・メモリ制御線、7.100・・・・・
・デコーダ制御線、20−1.・・・、20−N・・・
・・・7す、グツロック570L−・・・、7〇−N、
80−1.・・・、80−N・・・・・・信号線。 代理人 弁理士 内 原 晋1″−・゛\
−・1 第 1 面 う・ノ今 寮2 @
例忙おけるデコーダの動作シーケンス図、第3図は本発
明の一実施例を示す装置のプロ、り図、第4図(al
、 (b)Fi本発明の一実施例におけるデコーダの各
動作シーケンス図である。 1、lO・・・・・・デコーダ、2.30・・・・・・
メモリ、3.40・・・・・・制御回路、4.50・・
・・・・バス、5゜60・・・・・・命令信号線、6.
90・・・・・・メモリ制御線、7.100・・・・・
・デコーダ制御線、20−1.・・・、20−N・・・
・・・7す、グツロック570L−・・・、7〇−N、
80−1.・・・、80−N・・・・・・信号線。 代理人 弁理士 内 原 晋1″−・゛\
−・1 第 1 面 う・ノ今 寮2 @
Claims (1)
- 命令コード入力手段と、内部状態記憶手段と、所定の命
令コードに対して、複数の命令に対する解読結果を与え
る命令解読手段と、該解読結果に基づいて前記内部状態
を変更する手段とを有することを特徴とする命令解読装
置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15611284A JPS6133542A (ja) | 1984-07-26 | 1984-07-26 | 命令解読装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15611284A JPS6133542A (ja) | 1984-07-26 | 1984-07-26 | 命令解読装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6133542A true JPS6133542A (ja) | 1986-02-17 |
Family
ID=15620569
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15611284A Pending JPS6133542A (ja) | 1984-07-26 | 1984-07-26 | 命令解読装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6133542A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0855024A (ja) * | 1994-08-12 | 1996-02-27 | Nec Corp | 命令デコーダ回路 |
-
1984
- 1984-07-26 JP JP15611284A patent/JPS6133542A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0855024A (ja) * | 1994-08-12 | 1996-02-27 | Nec Corp | 命令デコーダ回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6322336B2 (ja) | ||
JPH0124655Y2 (ja) | ||
JPS59121546A (ja) | マイクロワ−ド制御システム | |
US6542989B2 (en) | Single instruction having op code and stack control field | |
JPS60136870A (ja) | ベクトル処理装置 | |
JPS6133542A (ja) | 命令解読装置 | |
US5499363A (en) | Microprocessor coupled to coprocessor by coprocessor bus separate from system bus to external memory for increased efficiency | |
JPH01150935A (ja) | 中央演算装置 | |
JPS58158759A (ja) | 情報処理装置 | |
JP2506874B2 (ja) | マイクロプログラム制御装置 | |
JP2556083B2 (ja) | 複合演算パイプライン回路 | |
JPH01121937A (ja) | マイクロコンピュータ | |
JPS58186846A (ja) | マイクロプログラム制御装置 | |
JPS6019018B2 (ja) | デ−タ処理システム | |
JPS62166463A (ja) | デ−タ転送方式 | |
JPS61165133A (ja) | マイクロ・コンピユ−タ− | |
JPS59128644A (ja) | シ−ケンス制御回路 | |
JPS61143848A (ja) | マイクロプログラム制御装置 | |
JPS6323585B2 (ja) | ||
JPS6319039A (ja) | 制御記憶装置 | |
JPH03204762A (ja) | マルチcpu制御方式 | |
JPS62272336A (ja) | メモリ制御方式 | |
JPS6398734A (ja) | 分岐制御方式 | |
JPS5916060A (ja) | メモリ制御回路 | |
JPS59165141A (ja) | デ−タ処理装置 |