[go: up one dir, main page]

JPS6162947A - Method for preventing runaway of computer - Google Patents

Method for preventing runaway of computer

Info

Publication number
JPS6162947A
JPS6162947A JP59186051A JP18605184A JPS6162947A JP S6162947 A JPS6162947 A JP S6162947A JP 59186051 A JP59186051 A JP 59186051A JP 18605184 A JP18605184 A JP 18605184A JP S6162947 A JPS6162947 A JP S6162947A
Authority
JP
Japan
Prior art keywords
timer
computer
time
cpu
reset
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59186051A
Other languages
Japanese (ja)
Inventor
Shuzo Akita
秋田 州三
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kubota Corp
Original Assignee
Kubota Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kubota Corp filed Critical Kubota Corp
Priority to JP59186051A priority Critical patent/JPS6162947A/en
Publication of JPS6162947A publication Critical patent/JPS6162947A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751Error or fault detection not based on redundancy
    • G06F11/0754Error or fault detection not based on redundancy by exceeding limits
    • G06F11/0757Error or fault detection not based on redundancy by exceeding limits by exceeding a time limit, i.e. time-out, e.g. watchdogs

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)

Abstract

PURPOSE:To prevent efficiently the runaway of a computer b providing a step, which resets an unprogrammable timer in a part of a program loop, resetting the timer each time the step passes and acting a monitoring means at time-up. CONSTITUTION:A computer monitoring device 30, which has an alarm device 28 is connected o a CPU 12 which is supplied with a signal from an input device 16. A timer 26 is connected with an output interface 22 between the CPU 12 and an output device 24 to supply a time-up signal top the device 30. The timer 26 is set to as not to be controlled by a computer program and to be reset by a reset signal from the CPU 12. At the time-up of the timer 26, the monitoring device 30 operates the alarm device 28 by the resulted signal, and resets and terminates te action of the CPU 12.

Description

【発明の詳細な説明】 (産業上の利用分野) この発明はコンピュータの暴走防止方法に関し、特にル
ープを形成する制御プログラムにより動作するコンピュ
ータの暴走防止方法に関する。
DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to a method for preventing runaway of a computer, and more particularly to a method for preventing runaway of a computer that operates by a control program that forms a loop.

(従来技術およびその問題点) 各種の装置で、コンピュータにより制御する場合、セン
サの異常、外部ノイズ、操作ミス或いはプログラムネ備
などの原因で、コンピュータが暴走して制御ができなく
なったり、異常な動作により事故が発生する危険性があ
る。
(Prior art and its problems) When various types of equipment are controlled by a computer, the computer may run out of control and become uncontrollable due to sensor abnormalities, external noise, operational errors, or programming errors. There is a risk of an accident occurring due to operation.

それゆえに、この発明の主たる目的は、そのようなコン
ピュータの暴走を有効に防止できる方法を提供すること
である。
Therefore, the main object of the present invention is to provide a method that can effectively prevent such computer runaway.

(問題点を解決するための手段) この発明は、プログラムループの一部Gここのプログラ
ムでは管理されないタイマをリセッl−するステップを
設け、プログラムがそのステップを通過する毎にタイマ
をリセット信号、そのタイマがタイムアップしたとき、
コンピュータに異常が生じたとみなし、コンピュータの
動作のリセット、停止トおよび警報などの処理を行なわ
せる、コンピュータの暴走防止方法である。
(Means for Solving the Problems) This invention provides a step for resetting a timer that is not managed by the program in part G of the program loop, and each time the program passes through the step, a reset signal is sent to the timer. When that timer times up,
This is a method to prevent a computer from running out of control, assuming that an abnormality has occurred in the computer and causing the computer to perform processes such as resetting, stopping, and issuing an alarm.

(作用) 通常はその制御ループを通過する毎にリセットされるの
で、タイマがタイムアツプすることはない。処理ルーチ
ンの途中において何等かの異常が発へtシた場合、その
リセットステップが実行されないので、タイマはリセッ
トされずにタイムアップしてしまう。このタイマのタイ
ムアツプにより、コンピュータの動作をリセットしまた
は停止しおよび/または警報を出す。
(Operation) Normally, the timer is reset every time it passes through the control loop, so the timer never times up. If some abnormality occurs during the processing routine, the reset step is not executed, so the timer times out without being reset. The expiration of this timer will reset or stop computer operation and/or issue an alarm.

(発明の効果) この発明によれば、コンピュータプログラムでは管理さ
れないタイマがタイムアツプすることによって、自動的
にコンピュータの動作が停止1ニされたりするので、非
常に簡単で確実にコンピュータの暴走を防止することが
できる。
(Effects of the Invention) According to this invention, when a timer that is not managed by a computer program times up, the operation of the computer is automatically stopped, so it is very easy and reliable to prevent the computer from running out of control. be able to.

この発明の上述の目的、その他の目的、特徴および利点
は、図面を参照して行なう以下の実施例の詳細な説明か
ら一層明らかとなろう。
The above objects, other objects, features and advantages of the present invention will become more apparent from the following detailed description of embodiments with reference to the drawings.

(実施例) 第1図はこの発明の一実施例を示すフロー図である。こ
の制御プログラムは、その一部たとえば最初のステップ
S1に、タイマをリセットするためのステップを有する
。その後ステップS3で示す処理ルーチンに入る。
(Embodiment) FIG. 1 is a flow diagram showing an embodiment of the present invention. This control program has a step for resetting the timer, as part of it, for example in the first step S1. Thereafter, the processing routine shown in step S3 is entered.

コンピュータがこのステップS1を実行する都度、タイ
マがリセットされる。このタイマは、コンピュータプロ
グラムでは管理されないものであり、リセットされると
タイマ動作を停止し、そこから再び計時を開始する。
Each time the computer executes this step S1, the timer is reset. This timer is not managed by a computer program, and when reset, the timer stops its operation and starts counting again from there.

もし、ステップS3で示す処理ルーチンにおいて異常が
発生しなければ、プログラム番才再びステップS1を実
行し、タイマをリセットする。したがって、このような
正常な動作が繰り返される限り、タイマからタイムアツ
プ信号は得られない。
If no abnormality occurs in the processing routine shown in step S3, the program executes step S1 again and resets the timer. Therefore, as long as such normal operation is repeated, no time-up signal will be obtained from the timer.

しかしながら、ステップS3で示す処理ルーチンを実行
する途中において、たとえばセンサの異常、外部ノイズ
、操作ミス或いはプログラムの不備などにより、何等か
の異常が発生ずると、コンピュータが再びステップS1
を実行することはない。そのため、タイマはリセットさ
れず、やがてそのタイマはタイムアツプ信号を出力する
。そこで、このタイムアツプ信号に応じて、コンピュー
タの動作をリセットしまたは停止しおよび/または警報
を出せばよい。
However, if some abnormality occurs during the execution of the processing routine shown in step S3, for example due to sensor abnormality, external noise, operational error, or program flaw, the computer will execute step S1 again.
will never be executed. Therefore, the timer is not reset and eventually outputs a time-up signal. Therefore, in response to this time-up signal, the operation of the computer may be reset or stopped and/or an alarm may be issued.

第1図に示す実施例は、第2図に示すような構成により
実現できる。
The embodiment shown in FIG. 1 can be realized by a configuration as shown in FIG.

第2図において、CPU12が設けられ、このCPUI
2には、入力インタフェース14を介して、たとえばキ
ーボードやセンサなどの入力装置16からの信号が与え
られる。CPUI 2には、第1図のような制御プログ
ラムをストアしておくだめのROM1Bおよび処理ルー
チンにおいて必要なデータを記憶したりするためのRA
M20が連結される。CPUI2は、さらに、出力イン
クフェース22を通して、プリンタ、ディスプレイなど
の出力装置24に情報を出力するとともに、各制御部(
図示せず)に制御信号を与える。
In FIG. 2, a CPU 12 is provided, and this CPU
2 is supplied with a signal from an input device 16 such as a keyboard or a sensor via an input interface 14. The CPU 2 includes a ROM 1B for storing control programs as shown in Figure 1, and an RA for storing data necessary for processing routines.
M20 is connected. The CPU 2 further outputs information to an output device 24 such as a printer or a display through an output ink face 22, and also controls each control unit (
(not shown).

出力インタフェース22には、タイマ26が接続される
。このタイマ26はコンピュータプログラムでは制御な
いし管理されないものであり、通常のアラーム機能付時
計回路や再トリガ可能な単安定マルチバイブレータなど
によって構成され得る。このタイマ26は、第1図のス
テップS1が実行されることに応じてCPU12から出
力インタフェース22を介して与えられるリセット信号
によって、リセット(再トリガ)される。
A timer 26 is connected to the output interface 22 . This timer 26 is not controlled or managed by a computer program, and may be constituted by a conventional alarm clock circuit, a retriggerable monostable multivibrator, or the like. This timer 26 is reset (retriggered) by a reset signal given from the CPU 12 via the output interface 22 in response to the execution of step S1 in FIG.

タイマ26には、CPU12の動作をリセットしまたは
停止するためのコンピュータ監視装置30が接続される
。コンピュータ監視装置30はたとえばマルチバイブレ
ークやリレー回路などを含み、この装置30にはさらに
可視的および/または可聴的な警報装置28が接続され
る。
A computer monitoring device 30 for resetting or stopping the operation of the CPU 12 is connected to the timer 26 . The computer monitoring device 30 includes, for example, a multivib break or relay circuit, and a visual and/or audible alarm device 28 is further connected to this device 30.

正常動作を繰り返す場合には、第1図のステップS1に
おいて、CPU12からのりセット信号によってタイマ
26がリセットされ、このタイマ26がタイムアツプす
ることばない。異常を生じ、タイマがリセットされなけ
れば、やがてこのタイマはタイムアップし、このタイム
アップ信号がコンピュータ監視装置30に与えられる。
When normal operation is repeated, the timer 26 is reset by a set signal from the CPU 12 in step S1 in FIG. 1, and the timer 26 never times up. If an abnormality occurs and the timer is not reset, the timer will eventually time up and this time-up signal will be given to the computer monitoring device 30.

したがって、この監視装置30から警報装置2日に駆動
信号が与えられるとともに、監視装置30からの信号に
応じて、CPU12の動作がりセットされまたは(車止
される。このようにして、CPU12の暴走ないし異常
動作が防止され得る。
Therefore, a drive signal is given from the monitoring device 30 to the alarm device 2, and the operation of the CPU 12 is set or stopped in response to the signal from the monitoring device 30. or abnormal operation can be prevented.

ここで、タイマ26の設定時間としては、たとえば第1
図におけるステップS3におL−する処理ルーチンを実
行するに必要な最長時間よりやや長い時間が選ばれなけ
ればならないことが容易に理解されよう。
Here, as the setting time of the timer 26, for example, the first
It will be readily understood that a time slightly longer than the longest time required to execute the processing routine leading to step S3 in the figure must be selected.

第3図はこの発明の他の実施例を示すフロー図である。FIG. 3 is a flow diagram showing another embodiment of the present invention.

この実施例は、複数の処理ルーチンを有する制御プログ
ラムループにおいて、この発明を適用した場合を示す。
This embodiment shows a case where the present invention is applied to a control program loop having a plurality of processing routines.

この第3図におけるステップSllおよびS13は、先
の第1図のステップS1およびS3と同じである。そし
て、ステ・ツブ313の処理ルーチンを実行した後、ス
テップS15において別の処理が必要かどうかを1′す
断する。
Steps Sll and S13 in FIG. 3 are the same as steps S1 and S3 in FIG. 1 above. After executing the processing routine of step 313, it is determined in step S15 whether or not another processing is necessary.

もし必要でなければ先のステップSllに戻り、必要で
あれば次のステップ317においてタイマ26 (第2
図)を再びりセットする。そして、次のステップS19
において別の処理ルーチンを実行する。
If it is not necessary, return to the previous step Sll, and if necessary, in the next step 317, the timer 26 (second
(Fig.) is set again. Then, the next step S19
execute another processing routine.

この第3図においても、コンピュータの暴走ないし異常
動作が発生ずると、ステップSllおよび/またはS1
7が再び実行されることはlζいので、タイマがタイム
アップしてしまい、それに応じて異常発生時の特別な制
御すなわちコンピュータの動作をリセットしまたは停止
し或い(よ警報を発するなどの処理を行なう。
Also in FIG. 3, if a runaway or abnormal operation of the computer occurs, steps Sll and/or S1
7 is unlikely to be executed again, the timer will expire, and accordingly, special control in the event of an abnormality, that is, resetting or stopping the computer operation (processing such as issuing an alarm) Do the following.

【図面の簡単な説明】[Brief explanation of drawings]

第1図はこの発明の一実施例を示すフロー図である。 第2図はこの発明が実施され得る回路構成の一例を示す
ブロック図である。 第3図はこの発明の他の実施例を示すフロー図である。 図において、12ばCPU、26はタイマ、2Bは警報
装置、30ばリセット回路を示す。 特許出願人 久保田鉄工株式会社 代理人 弁理士 岡 1)全 啓 (ほか1名) 第1図 第3図 18’20
FIG. 1 is a flow diagram showing one embodiment of the present invention. FIG. 2 is a block diagram showing an example of a circuit configuration in which the present invention can be implemented. FIG. 3 is a flow diagram showing another embodiment of the present invention. In the figure, 12 indicates a CPU, 26 a timer, 2B an alarm device, and 30 a reset circuit. Patent applicant Kubota Iron Works Co., Ltd. Agent Patent attorney Oka 1) Kei Zen (and 1 other person) Figure 1 Figure 3 18'20

Claims (1)

【特許請求の範囲】 1 プログラムループの一部にこのプログラムでは管理
されないタイマをリセットするステップを設け、さらに
コンピュータの稼働を制御する監視手段を備え、 プログラムがそのステップを通過する毎にタイマがリセ
ットされ、 前記タイマがその設定時間内に再リセットされずタイム
アップしたことに応じて、前記監視手段によって前記コ
ンピュータの稼働を制御する、コンピュータの暴走防止
方法。 2 前記監視手段が前記コンピュータをリセットする、
特許請求の範囲第1項記載のコンピュータの暴走防止方
法。 3 前記監視手段が前記コンピュータの稼働を停止する
、特許請求の範囲第1項記載のコンピュータの暴走防止
方法。 4 前記監視手段によって警報を発する、特許請求の範
囲第1項ないし第3項のいずれかに記載のコンピュータ
の暴走防止方法。
[Claims] 1. A step for resetting a timer that is not managed by this program is provided in a part of the program loop, and a monitoring means for controlling the operation of the computer is provided, and the timer is reset each time the program passes through that step. and controlling the operation of the computer by the monitoring means in response to the timer not being reset again within the set time and timing up. 2. the monitoring means resets the computer;
A method for preventing runaway of a computer according to claim 1. 3. The computer runaway prevention method according to claim 1, wherein the monitoring means stops operation of the computer. 4. A computer runaway prevention method according to any one of claims 1 to 3, wherein the monitoring means issues an alarm.
JP59186051A 1984-09-04 1984-09-04 Method for preventing runaway of computer Pending JPS6162947A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59186051A JPS6162947A (en) 1984-09-04 1984-09-04 Method for preventing runaway of computer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59186051A JPS6162947A (en) 1984-09-04 1984-09-04 Method for preventing runaway of computer

Publications (1)

Publication Number Publication Date
JPS6162947A true JPS6162947A (en) 1986-03-31

Family

ID=16181535

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59186051A Pending JPS6162947A (en) 1984-09-04 1984-09-04 Method for preventing runaway of computer

Country Status (1)

Country Link
JP (1) JPS6162947A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6948103B2 (en) 2000-12-22 2005-09-20 Nec Electronics Corporation Watchdog timer and method for detecting abnormal operation of computer, and computer including the timer
JP2010192980A (en) * 2009-02-16 2010-09-02 Mitsubishi Electric Corp Dual system controller

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5456740A (en) * 1977-10-14 1979-05-08 Toyota Motor Co Ltd Method of monitoring malfunction of control system using computer
JPS5587252A (en) * 1978-12-26 1980-07-01 Komatsu Ltd Display and prevention circuit for computer reckless run

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5456740A (en) * 1977-10-14 1979-05-08 Toyota Motor Co Ltd Method of monitoring malfunction of control system using computer
JPS5587252A (en) * 1978-12-26 1980-07-01 Komatsu Ltd Display and prevention circuit for computer reckless run

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6948103B2 (en) 2000-12-22 2005-09-20 Nec Electronics Corporation Watchdog timer and method for detecting abnormal operation of computer, and computer including the timer
JP2010192980A (en) * 2009-02-16 2010-09-02 Mitsubishi Electric Corp Dual system controller

Similar Documents

Publication Publication Date Title
JPS60263235A (en) Microcomputer system
JPS61163447A (en) Non-action state detector
JPS6162947A (en) Method for preventing runaway of computer
JPS62145336A (en) Program loop detection system for computer system
JPH0540668A (en) Program runaway preventing system
JPH0612293A (en) Runaway preventing method for microcomputer
JPH05241906A (en) Programmable controller
JPS5866163A (en) Failure detection timer reset method
JPS62123531A (en) Cpu supervisory unit
JPS61249152A (en) Program runaway processing method
JPH02170243A (en) Self-diagnostic system for microprocessor
JP2814587B2 (en) Watchdog timer
JPH0612294A (en) Monitor device
JPS60164852A (en) Monitor system of program runaway
JPS62229342A (en) Data processor
JPS63280345A (en) Program error detection method
JPS6252647A (en) Monitoring system for run away of microprocessor
JPH01124035A (en) Output data control device
JPS63208954A (en) Program monitor system
JPS5822459A (en) Interrupt request monitoring method
JPS6238951A (en) Microprogram loop determination method
JPS6388660A (en) Microprocessor system
JPS63255742A (en) Data processor
JPH0642207B2 (en) Multi-level programming method
JPS6320633A (en) Information processor