JPS6153745B2 - - Google Patents

Description

【発明の詳細な説明】 発明の技術分野 本発明は、スワツプ方式のバツフアストレイジ
の制御方法に関し、バツフアストレイジからメイ
ンストレイジへのデータストア時に障害が発生し
たらストアデータを故意に破壊しようとするもの
である。

技術の背景 電子計算機におけるデータ処理は、メインスト
レイジ（主記憶）の全データを均等に使うことは
希で、一時的に限れば一部のデータを繰り返し使
用するケースが多い。そこで最近使用したデータ
はその都度メインストレイジにストアせず、別の
小容量のストレイジに蓄えておくと都合が良い。
これがスワツプ方式のバツフアストレイジであ
り、メインストレイジから新たなデータをバツフ
アストレイジに格納する動作はムーブ・インサイ
クルで行われ、また逆方向の格納動作はムーブ・
アウトサイクルで行われる。

従来技術と問題点 かかるスワツプ方式のバツフアストレイジで
は、スワツプ動作のストアサイクルに影響する障
害が発生しても、そのストアアドレスが必ずしも
その時実行中のプログラムで使用されているアド
レス空間と一致するとは限らないので、ソフトウ
エアに通知しても簡単には処理できない。例えば
バツフアストレイジにないデータを使用するため
にはバツフアストレイジ上から不要なデータをメ
インストレイジ側に追い出し、代りに必要なデー
タをメインストレイジから取り込む場合、ソフト
ウエアはメインストレイジの追出し先アドレスと
は関係のないアドレス空間で動いているため、追
い出しデータにエラーが検出されたことをソフト
ウエアに通知しても適切な処置がなされない。

発明の目的 本発明は、バツフアストレイジからメインスト
レイジへのストアサイクルでエラーを検出したら
ストアデータを故意に誤らせるだけで後続処理は
続行し、エラー処理はその後に委ねようとするも
のである。

発明の構成 本発明は、バツフアストレイジの記憶データの
一をメインメモリへ戻してその空いた記憶領域に
新データを格納するスワツプ方式のバツフアスト
レイジの制御方法において、該バツフアストレイ
ジからメインストレイジへのストアサイクルで障
害が発生したときはストアデータを修正不可能に
破壊して該メインストレイジにストアし、その後
該データがメインストレイジから読出されたとき
エラー処理することを特徴とするが、以下図示の
実施例を参照しながらこれを詳細に説明する。

発明の実施例 図面は本発明の一実施例を示すロツク図で、１
はバツフアストレイジ（BS）、２は誤り訂正符号
（ECC）発生回路、３はストアデータ（SD）レジ
スタ、４はメインストレイジ（MS）、５はフエツ
チデータ（FD）レジスタ、６はシングルエラー
コレクト（SEC）／ダブルエラーデイテクト
（DED）型のECC回路、７，８は排他的論理和
（EOR）ゲートである。BSIから読出されたスト
アデータはレジスタ３に一時蓄積されるが、その
ときECC発生回路２による誤り訂正符号ECCが
付加される。EORゲート７，８は正常時にはエ
ラー検出信号ERRが０でスルー状態であるか
ら、レジスタ３内のデータSDはそのままMS４に
ストアされる一方、MS４から読出されたデータ
FDはレジスタ５、ECC回路６を通してBSIにフ
エツチされるが、この際ECC回路６は１ビツト
の誤りは訂正し、２ビツト以上の誤りは修正不可
能なエラーとしてプログラムに通知する。

以上の動作は従来と同様であるが、本例ではス
トアサイクルでエラーまたは障害が検出されても
それをプログラムには通知せず、ストアデータを
故意に２ビツト誤らせてMS４にストアする。具
体的にはエラー検出信号ERRのレベルを１に
し、EORゲート７，８でストアデータ中の２ビ
ツトを反転する（故意に誤らせる）。この２ビツ
ト誤りは次に同じデータやMS４から読出される
場合にしか判らないが、このことは格別問題には
ならない。そしてこのとき走つていたプログラム
は、エラーが通知されないからストツプすること
はなく、そのまゝステツプを進めて動作を継続す
る。その後上記の２ビツトエラーを起してストア
した該データがMS４から読出されると（これは
何時だか分らないが、かゝるプログラムが走つた
とき、である）、ECC回路６は上記の２ビツト誤
りを検出する。このフエツチサイクルにおいてプ
ログラムが使用しているアドレス空間は該２ビツ
ト誤りのあるデータの格納アドレス空間に関する
ものであるからエラー処理は容易である。このエ
ラーはECCでは修正不可能なものであるから、
エラー処理は当該空間を切り離し、これを使用し
ているジヨブを落とす、等のことになる。

尚、本例ではダブルエラー検出のECC回路６
を用いているのでゲート７，８で２ビツト誤りを
生じさせているが、エラー検出の構成がこれと異
なる場合にはその構成に合わせたデータ破壊を行
なう。例えば単純にバイト単位でパリテイビツト
を付加するシステムではストアデータに１ビツト
誤りを生じさせるだけで足りる。

発明の効果 以上述べたように本発明によれば、スワツプ方
式のバツフアストレイジを使用する電子計算機シ
ステムにおいて、バツフアストレイジからメイン
ストレイジへのデータストア時に障害が生じて
も、そのエラー処理は次に同じデータがメインス
トレイジから取り出される際になされるので、差
し当つて動作に支障はなくまたエラー処理が簡単
になる。

【図面の簡単な説明】

図面は本発明の一実施例を示すブロツク図であ
る。 図中、１はバツフアストレイジ、４はメインス
トレイジ、６はECC回路、７，８はストアデー
タ破壊用のゲート回路である。

Claims (1)

【特許請求の範囲】
1. １ バツフアストレイジの記憶データの一部をメ
   インメモリへ戻してその空いた記憶領域に新デー
   タを格納するスワツプ方式のバツフアストレイジ
   の制御方法において、該バツフアストレイジから
   メインストレイジへのストアサイクルで障害が発
   生したときはストアデータを修正不可能に破壊し
   て該メインストレイジにストアし、その後該デー
   タがメインストレイジから読出されたときエラー
   処理することを特徴とするスワツプ方式のバツフ
   アストレイジの制御方法。