JPS61297191A - Ｉｃカ−ド - Google Patents
Ｉｃカ−ドInfo
- Publication number
- JPS61297191A JPS61297191A JP60138907A JP13890785A JPS61297191A JP S61297191 A JPS61297191 A JP S61297191A JP 60138907 A JP60138907 A JP 60138907A JP 13890785 A JP13890785 A JP 13890785A JP S61297191 A JPS61297191 A JP S61297191A
- Authority
- JP
- Japan
- Prior art keywords
- card
- chips
- chip
- vinyl chloride
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Credit Cards Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明はカード状基体にＩＣチップを組込んだＩＣカ
ードに関する。
ードに関する。
ＩＣカード状基体にＣＰＵ、メモリ等のＩＣチップを組
込んで従来からの磁気カードを発展させたような機能を
持たせたものであり、キャッジ−カードその他への応用
が考えられている。
込んで従来からの磁気カードを発展させたような機能を
持たせたものであり、キャッジ−カードその他への応用
が考えられている。
このようなＩＣカードはＩＣチップを内蔵しない通常の
磁気カード等との互換性維持、例えばエンボスの形成や
磁気テープの貼着を可能とする等の要求から、カード状
基体の少くなくとも表面部材は塩化ビニル樹脂のような
有機物のシートであることか望まれる。
磁気カード等との互換性維持、例えばエンボスの形成や
磁気テープの貼着を可能とする等の要求から、カード状
基体の少くなくとも表面部材は塩化ビニル樹脂のような
有機物のシートであることか望まれる。
従来の１０カードは第４図（ａ）（ｔ））にその−例を
示すように、１０チツプ１を搭載し、配線パターン２と
ワイヤ３を介してチップ１に接続された入出力端子４が
形成された薄厚のガラスエポキシ基板からカる配線基板
５を塩化ビニール樹脂からなる基体６の開口部７にはめ
込み開口部７の基体６の下部にエポキシ樹脂８を充填し
て基体６を固定するという構造となっている。
示すように、１０チツプ１を搭載し、配線パターン２と
ワイヤ３を介してチップ１に接続された入出力端子４が
形成された薄厚のガラスエポキシ基板からカる配線基板
５を塩化ビニール樹脂からなる基体６の開口部７にはめ
込み開口部７の基体６の下部にエポキシ樹脂８を充填し
て基体６を固定するという構造となっている。
しかしながら、上記構造において１０は厚さが０．３〜
の厚さのものを使用した場合、カードに曲げの力が加わ
った時には１０のチップけ８ｉの単結晶からなるために
変形に耐えられずに破壊するという問題があ−た。
の厚さのものを使用した場合、カードに曲げの力が加わ
った時には１０のチップけ８ｉの単結晶からなるために
変形に耐えられずに破壊するという問題があ−た。
この発明は、曲げ応力に対してＩＣの破壊を減少するこ
とを目的とする。さらに、ＩＣチップの高密度実装をす
ることの目的もある。ざらに、別の目的はカードの表面
からの鋭い傷に対１７て■０の機能上の破壊を減少させ
ることにある。
とを目的とする。さらに、ＩＣチップの高密度実装をす
ることの目的もある。ざらに、別の目的はカードの表面
からの鋭い傷に対１７て■０の機能上の破壊を減少させ
ることにある。
この発明に係るＩＣカードの構成につき第１図を用いて
説明する。
説明する。
熱可塑性樹脂からなるカード基材１０の中に、ＣＰＵの
機能を有する１０チツプ１１と、メモリ機能を有する１
０チツプ１２を、チップ裏面をダイボンド接着剤１６を
介して重ね帖り合わせたものが埋設されており、チップ
間の接続は導電層による回路パターン１３．１４を介し
て行なわれる。
機能を有する１０チツプ１１と、メモリ機能を有する１
０チツプ１２を、チップ裏面をダイボンド接着剤１６を
介して重ね帖り合わせたものが埋設されており、チップ
間の接続は導電層による回路パターン１３．１４を介し
て行なわれる。
１５はカードのＩｌｏのための端子である。
また、１０チツプの素子面同士を対向させることもでき
る。その場合、ＩＯチップ間にフィルムに回路パターン
を印刷した本のを介在させるようにすればよい。ここで
、■（］チップとしては２個以上使用されるものが望ま
しい。また、導電層としては金属或いは導電性樹脂等が
用いられる。
る。その場合、ＩＯチップ間にフィルムに回路パターン
を印刷した本のを介在させるようにすればよい。ここで
、■（］チップとしては２個以上使用されるものが望ま
しい。また、導電層としては金属或いは導電性樹脂等が
用いられる。
この発明による１０カードは、１０チツプが二つ以上重
ね帖り合わされているので曲げに対する耐久力が著るし
く向上する。
ね帖り合わされているので曲げに対する耐久力が著るし
く向上する。
また、チップの素子面側を互に向き合せたものでは素子
がカードの表面側に々いので、鋭い物がカードにあた−
でも素子に影響がなく、カードの信頼性が高まる。
がカードの表面側に々いので、鋭い物がカードにあた−
でも素子に影響がなく、カードの信頼性が高まる。
また、カードの厚さ方向にＩＣチップを２個収容できる
のでＩＣチップを一層にだけ配置する場合に比べ単純に
２倍の実装密度が上がり、月つ配線のひきまわしが少く
なるために、実際の実装密度はさらに向上できる。これ
は１０のチップの数が多い場合に、実装密度の向上でき
ることは大きな利点と彦る。
のでＩＣチップを一層にだけ配置する場合に比べ単純に
２倍の実装密度が上がり、月つ配線のひきまわしが少く
なるために、実際の実装密度はさらに向上できる。これ
は１０のチップの数が多い場合に、実装密度の向上でき
ることは大きな利点と彦る。
第２図はこの発明の一実施例のｉ０カードの工程の断面
図である。
図である。
ＣＩ）Ｕの機能を有する０、 ２８ ＩＩ膜厚（３チク
プ２０（ＴＭＰ８００４８東芝Ｉｆりと０．２８ｉｉ＋
厚６４ビットＰＲＯＭ２１ （’Ｉ”ＭＭ２７６４東芝
製）をエポキシ系接着剤２２（エボテックＨ−２０Ｅ
エポキシ・テクノロジー社製）を介して第２図（ａ）
のような構成を行うた。
プ２０（ＴＭＰ８００４８東芝Ｉｆりと０．２８ｉｉ＋
厚６４ビットＰＲＯＭ２１ （’Ｉ”ＭＭ２７６４東芝
製）をエポキシ系接着剤２２（エボテックＨ−２０Ｅ
エポキシ・テクノロジー社製）を介して第２図（ａ）
のような構成を行うた。
次いで０．３１１１１厚さのポリ塩化ビニールシート２
３．２４を２枚用意し、各々のチップ２０．２１の寸法
より５００μ大きい穴をあけて第２図（ｂ）のように１
０チツプをシートに収容した。
３．２４を２枚用意し、各々のチップ２０．２１の寸法
より５００μ大きい穴をあけて第２図（ｂ）のように１
０チツプをシートに収容した。
次いで加熱加圧（１４０℃、１０％）して、一体化した
。
。
次いで、スピンナーで感光性樹脂２５（フォトニースＵ
Ｒ−３１００東し製）を塗布した。塗布膜厚は５μｍで
あった。
Ｒ−３１００東し製）を塗布した。塗布膜厚は５μｍで
あった。
次に写真法で■０のボンデングノクット部のみ除去され
るようにマスクを介して紫外線を照射して第２図（Ｃ）
においてピアホール２７を形成した。裏面も同様に行っ
た。さらに上下配線のための０．５ｍ径貫通孔２６のも
のをドリルにより形成した。
るようにマスクを介して紫外線を照射して第２図（Ｃ）
においてピアホール２７を形成した。裏面も同様に行っ
た。さらに上下配線のための０．５ｍ径貫通孔２６のも
のをドリルにより形成した。
次にこの貫通孔に平均粒径２μの銀粉を重量比で９２チ
、塩化ビニール樹脂８チ、及びシクロヘモヤノンを溶剤
とする導電性樹脂からなるペーストを流し込み、貫通孔
内を導電性ペースト２９で充満し、さらにＩＯ接続を含
めた回路ノくターン２８を前記導電性ぺ−、ストを用い
て印刷した。これを６０℃で減圧乾燥後、オーバレイと
しての７５μｍの塩化ビニール樹脂フィルムを表裏面に
静置して加熱加圧プレスして一体化した。３０けカード
表面にでるＩｌｏの部分であり、あらかじめ表面にＡ
ｕを１μｍメッキした７５μｍ厚の銅片３１を前記オー
バレイに穴をあけてそこに静置しておいたものである。
、塩化ビニール樹脂８チ、及びシクロヘモヤノンを溶剤
とする導電性樹脂からなるペーストを流し込み、貫通孔
内を導電性ペースト２９で充満し、さらにＩＯ接続を含
めた回路ノくターン２８を前記導電性ぺ−、ストを用い
て印刷した。これを６０℃で減圧乾燥後、オーバレイと
しての７５μｍの塩化ビニール樹脂フィルムを表裏面に
静置して加熱加圧プレスして一体化した。３０けカード
表面にでるＩｌｏの部分であり、あらかじめ表面にＡ
ｕを１μｍメッキした７５μｍ厚の銅片３１を前記オー
バレイに穴をあけてそこに静置しておいたものである。
また、この例で感光性樹脂と塩化ビニールとの間の密着
は余りよくないため、感光性樹脂層にはマスクによって
１ｌｌｊｌの円状に除去されるように回路パターンに影
響しない部分に全面にわたって分布するようにした。こ
のため塩化ビニール２３゜２４とオーバレイ２５との密
着は良好であった。
は余りよくないため、感光性樹脂層にはマスクによって
１ｌｌｊｌの円状に除去されるように回路パターンに影
響しない部分に全面にわたって分布するようにした。こ
のため塩化ビニール２３゜２４とオーバレイ２５との密
着は良好であった。
１０の収容位置は第３図に示すような位置、即ちカード
の一頂点ＡからＸ方向２５１１％Ｙ方向１５關の位置に
１０チツプの一頂点Ｂがくるように配置した。カードの
長辺は８６ｍｍ、短辺け５４１１１であった。得られた
カードは厚さ０．７５ｍ１１であった。
の一頂点ＡからＸ方向２５１１％Ｙ方向１５關の位置に
１０チツプの一頂点Ｂがくるように配置した。カードの
長辺は８６ｍｍ、短辺け５４１１１であった。得られた
カードは厚さ０．７５ｍ１１であった。
このカードを、次の条件で各種油げ試験を行つた１とこ
ろ、試験の前後においてカードの機能においていずれも
問題がなかった。
ろ、試験の前後においてカードの機能においていずれも
問題がなかった。
■長辺方向において、水平面から頂点で２０龍浮き上が
るような曲げくりかえし １０００回■短辺方向におい
て、水平面から頂点で１０１ｍ浮き上がるような曲げく
りかえし １０００回■対角線の角をおさえて１５０の
ねじりを加えてこれをくりかえし１０００回 その後他
の対角線の角をおさえて同様に試験する。
るような曲げくりかえし １０００回■短辺方向におい
て、水平面から頂点で１０１ｍ浮き上がるような曲げく
りかえし １０００回■対角線の角をおさえて１５０の
ねじりを加えてこれをくりかえし１０００回 その後他
の対角線の角をおさえて同様に試験する。
比較のために行った第３図の位置に収容した前記のメモ
リチップを収容したものでは、配線は行なわなかつたも
のの短辺方向の曲げ試験において１００回目の観察でチ
ップが折れていた。また０、１龍のガラスエポキシ基板
上にワイヤボンデングで結線したものを塩化ビニール樹
脂中に収容した従来型ＩＣカードにおい、ても、短辺方
向の曲げ試験で１００回目の観察において■０カードの
機能が損われていた。
リチップを収容したものでは、配線は行なわなかつたも
のの短辺方向の曲げ試験において１００回目の観察でチ
ップが折れていた。また０、１龍のガラスエポキシ基板
上にワイヤボンデングで結線したものを塩化ビニール樹
脂中に収容した従来型ＩＣカードにおい、ても、短辺方
向の曲げ試験で１００回目の観察において■０カードの
機能が損われていた。
第５図（ａ）において前述した実施例と同様な方法によ
り、０２０機能を有するＩＣチップ５１及び塩化ビニー
ルシート５２、感光性樹脂層５３、及び４電性樹脂によ
る導体パターン５４を形成した。
り、０２０機能を有するＩＣチップ５１及び塩化ビニー
ルシート５２、感光性樹脂層５３、及び４電性樹脂によ
る導体パターン５４を形成した。
同様にもう１つのメモリチップ５５の方も塩化ビニール
樹脂５６、感光性樹脂５７、導電性樹脂による導体パタ
ーン５８を配したものＡ、Ｂをそれぞれ別個に作成した
。作成法は１０チツプを重ねる工程以外は実施例１と同
様である。
樹脂５６、感光性樹脂５７、導電性樹脂による導体パタ
ーン５８を配したものＡ、Ｂをそれぞれ別個に作成した
。作成法は１０チツプを重ねる工程以外は実施例１と同
様である。
次いで、嫌気性接着剤をチップの配線面に塗布してから
（ロックタイト３２５日本口ツクタイト社製１．２０μ
ｍの硬質塩化ビニールフィルムをＡ。
（ロックタイト３２５日本口ツクタイト社製１．２０μ
ｍの硬質塩化ビニールフィルムをＡ。
Ｂに挿入し、１分間硬化はせた後、力の熱加圧プレス（
１３５℃ １０％）で熱圧着した。
１３５℃ １０％）で熱圧着した。
次いで、導電パターン５４．５８の結線すべき点に０．
５龍ｙの貫通孔５９を形成した。次にこの貫通孔を実施
例１と同様な導電性樹脂ペーストを充填し、乾燥後導電
パターン６２を印刷で形成し、カードのＩ１０バット６
３を実施例１と同様に静置して７５μの塩化ビニール樹
脂からなるオーバレイ６１を重ね合せて加熱加圧して■
０の素子面側を対向させた１ ０カードを得た。１０カ
ードの位置は実施例１と同様であり、実施例１と同様な
試験においてもＩＯの破損はなかった。
５龍ｙの貫通孔５９を形成した。次にこの貫通孔を実施
例１と同様な導電性樹脂ペーストを充填し、乾燥後導電
パターン６２を印刷で形成し、カードのＩ１０バット６
３を実施例１と同様に静置して７５μの塩化ビニール樹
脂からなるオーバレイ６１を重ね合せて加熱加圧して■
０の素子面側を対向させた１ ０カードを得た。１０カ
ードの位置は実施例１と同様であり、実施例１と同様な
試験においてもＩＯの破損はなかった。
さらに、１０チツプの内蔵されているカードの表面に５
０ｇの荷重を加えた。蓄針を圧Ｉ〜あて蓄針を移動させ
たところ、カードの表面は傷がついたものの１０カード
の機能は損なわれなかった。
０ｇの荷重を加えた。蓄針を圧Ｉ〜あて蓄針を移動させ
たところ、カードの表面は傷がついたものの１０カード
の機能は損なわれなかった。
第１図は本発明のＩＯカードの構成を説明するための断
面図、第２図は本発明の一実施例を説明するための工程
の断面図、第３図は本発明の一実施例におけるＩＣチッ
プの位置を示すための正面図、第４図は従来方法におけ
る１０カードの構成の一例を示す斜視図及び断面図、第
５図は本発明の他の一実施例におけるＩ Ｏカードの工
程の断面図である。 １１．１２・・・ＩＣチップ、１３・・・導体パターン
、１４・・導体パターン、１５・ カード■１０パット
、１６・・・接着層。 代理人弁理士 則 近 憲 佑 （ほか１名）第８図 （ａ） （ｂ） 第４図
面図、第２図は本発明の一実施例を説明するための工程
の断面図、第３図は本発明の一実施例におけるＩＣチッ
プの位置を示すための正面図、第４図は従来方法におけ
る１０カードの構成の一例を示す斜視図及び断面図、第
５図は本発明の他の一実施例におけるＩ Ｏカードの工
程の断面図である。 １１．１２・・・ＩＣチップ、１３・・・導体パターン
、１４・・導体パターン、１５・ カード■１０パット
、１６・・・接着層。 代理人弁理士 則 近 憲 佑 （ほか１名）第８図 （ａ） （ｂ） 第４図
Claims (1)
- （１）複数のＩＣチップをカードの厚さ方向に重ね合わ
せて内蔵したことを特徴とするＩＣカード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60138907A JPS61297191A (ja) | 1985-06-27 | 1985-06-27 | Ｉｃカ−ド |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60138907A JPS61297191A (ja) | 1985-06-27 | 1985-06-27 | Ｉｃカ−ド |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61297191A true JPS61297191A (ja) | 1986-12-27 |
Family
ID=15232923
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60138907A Pending JPS61297191A (ja) | 1985-06-27 | 1985-06-27 | Ｉｃカ−ド |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61297191A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998029263A1 (en) * | 1996-12-27 | 1998-07-09 | Rohm Co., Ltd. | Card mounted with circuit chip and circuit chip module |
| JPWO2021095252A1 (ja) * | 2019-11-15 | 2021-05-20 |
-
1985
- 1985-06-27 JP JP60138907A patent/JPS61297191A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998029263A1 (en) * | 1996-12-27 | 1998-07-09 | Rohm Co., Ltd. | Card mounted with circuit chip and circuit chip module |
| JPH10193848A (ja) * | 1996-12-27 | 1998-07-28 | Rohm Co Ltd | 回路チップ搭載カードおよび回路チップモジュール |
| AU742212B2 (en) * | 1996-12-27 | 2001-12-20 | Rohm Co., Ltd. | Card mounted with circuit chip and circuit chip module |
| CN1080652C (zh) * | 1996-12-27 | 2002-03-13 | 罗姆股份有限公司 | 电路片装载卡及电路片组件 |
| US6422473B1 (en) | 1996-12-27 | 2002-07-23 | Rohm Co., Ltd. | Circuit chip mounted card and circuit chip module |
| JPWO2021095252A1 (ja) * | 2019-11-15 | 2021-05-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900001745B1 (ko) | Ic카드 및 그 제조방법 | |
| JP4289689B2 (ja) | Ｉｃカード及びその製造方法 | |
| JPS63149191A (ja) | Ｉｃカ−ド | |
| JPS6270094A (ja) | Ｉｃカ−ド | |
| JPH03112688A (ja) | Ｉｃカード | |
| US5982030A (en) | Rigid package with low stress mounting of semiconductor die | |
| JPS59193596A (ja) | Ｉｃカ−ド用ｉｃモジユ−ル | |
| JPS61297191A (ja) | Ｉｃカ−ド | |
| JPH09156265A (ja) | 半導体装置 | |
| JPS6163498A (ja) | Ｉｃカ−ド | |
| JPS62290594A (ja) | Ｉｃカード | |
| JPS62134295A (ja) | Ｉｃカ−ド | |
| JPS6153096A (ja) | Ｉｃカ−ド | |
| JP2005078101A (ja) | 接触型非接触型ハイブリットｉｃモジュールとそれを使用した接触型非接触型ハイブリットｉｃカード | |
| JPH0324383Y2 (ja) | ||
| JPS61154938A (ja) | Ｉｃカードの製造方法 | |
| CN220584707U (zh) | 一种指纹卡 | |
| JP3642608B2 (ja) | Ｉｃカード | |
| JPH0524551Y2 (ja) | ||
| JPS62227796A (ja) | Ｉｃカ−ド | |
| JP7451237B2 (ja) | Ｒｆｉｄインレイ | |
| JP3737542B2 (ja) | Ｉｃカード | |
| JP2661101B2 (ja) | Ｉｃカード | |
| JP2002197433A (ja) | Ｉｃカード及びその製造方法 | |
| JPS60142489A (ja) | Ｉｃカ−ド |