[go: up one dir, main page]

JPS6122494A - アクテイブプルアツプ回路 - Google Patents

アクテイブプルアツプ回路

Info

Publication number
JPS6122494A
JPS6122494A JP59143004A JP14300484A JPS6122494A JP S6122494 A JPS6122494 A JP S6122494A JP 59143004 A JP59143004 A JP 59143004A JP 14300484 A JP14300484 A JP 14300484A JP S6122494 A JPS6122494 A JP S6122494A
Authority
JP
Japan
Prior art keywords
potential
circuit
signal
transistor
node
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59143004A
Other languages
English (en)
Inventor
Yukio Fukuzukuri
福造　幸雄
Taiichi Inoue
井上　泰一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP59143004A priority Critical patent/JPS6122494A/ja
Priority to US06/753,715 priority patent/US4692642A/en
Priority to DE8585304920T priority patent/DE3584916D1/de
Priority to EP85304920A priority patent/EP0168246B1/en
Publication of JPS6122494A publication Critical patent/JPS6122494A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356017—Bistable circuits using additional transistors in the input circuit
    • H03K3/356052—Bistable circuits using additional transistors in the input circuit using pass gates
    • H03K3/35606—Bistable circuits using additional transistors in the input circuit using pass gates with synchronous operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4094—Bit-line management or control circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
    • H03K19/01728—Modifications for accelerating switching in field-effect transistor circuits in synchronous circuits, i.e. by using clock signals
    • H03K19/01742—Modifications for accelerating switching in field-effect transistor circuits in synchronous circuits, i.e. by using clock signals by means of a pull-up or down element
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356086—Bistable circuits with additional means for controlling the main nodes
    • H03K3/356095—Bistable circuits with additional means for controlling the main nodes with synchronous operation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dram (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明はアクティブプルアップ回路、％に半導体メモリ
において一対の２信号のうち高電位側の信号のみをさら
に高い電位にまで上昇させるアクティブプルアップ回路
に関する。
〔従来技術〕
アクティブプルアップ（以下ＡＰＵと記述する）回路は
半導体メそす、なかでも特にダイナミック拳ランダムア
クセスメモリ（ＲＡＭ）において多用される。ダイナミ
ックＲＡＭ内における多数のピット線対（微小差電圧の
ついた２信号）の各々にＡＰＵ回路が２つずつ設置され
ているので、ダイナミックＲＡＭ全体として非常に多（
のＡＰＵ回路が必要となる。従ってＡＰＵ回路がダイナ
ミックＲＡＭの電気特性、ダイサイズ（ｄｉｅ　５ｉｔ
ｅ）　　。
および消費電力を決定する大きな回路要素となっている
。
第１図はエンハンスメント型ＮチャンネＡ／Ｆ　ＥＴに
よって構成される従来例に係るＡＰＵ回路の回路図であ
り、第２図は従来例の動作波形図である。
電源電位をＶｃｃとして、ともにＪ／２　ｖｃｃ電位で
あグた２信号ａ、ｂが時刻−において微小電位差を与え
られ、さらに時刻Ｔ１からＴ２までの間に増幅回路によ
って増幅されて、はぼ”／２　Ｖｃ　ｃ電位の信号ａと
０電位の信号すが第１図の回路に接続される。また高電
位の制御信号ＣによってＦＥＴ　ＱａがＯＮＬ、節点Ｎ
ｌはＶｃｃ電位になっている。−さて０電位であった制
御信号ｄが時刻Ｔ２において、電源電位Ｖｃｃとエンハ
ンスメントｍＮチャンネル 値電圧ｔ’ＴＩとを加え合わせた値以上の電位に立ち上
がると、コンデンサＣ１のカップリングによって節点Ｎ
ｌの電位は（Ｖｃｃ　＋　ＶＴＩＩ　）以上となりかツ
ＦＥＴ　Ｑｔ　、　Ｑ２がＯＮｐて、信号ａはＶｃｃ　
′ｉ！Ｌ位にプルアップされる。−力信号すは０電位の
まま変化しない。
このように第１図に示したｋＰＵ＠路は高電位側の信号
ａのみをプルアップするが、４つのＦＥＴが占める面積
を必要とし、かつＶｃｃ以上の高電位信号（ｃ、ｄ）を
２つも用いるため回路構成が複雑となる上に消費電力が
大きいという欠点を有している。
〔発明の目的〕
本発明す目的は上記従来の欠点を除去し、簡単な回路構
成により小泡で消費電力の小さいアクティブプルアップ
回路を提供するととにある。
〔発明の構成〕
本発明に係るアクティブプルアップ回路は、第１のトラ
ンジスタのゲートと第２のトランジスタのドレインとを
接続し、前記第１のトランジスタのドレインを電源端子
に接続し、前記第１のトランジスタのソースと前記第２
め）？ンジスタのソースとを接続してこれを第１の入力
端子とし、前記第２のトランジスタのゲートな第２の入
力端子とし、前記ｇ１のトランジスタのゲートにコンデ
ンサを介して制御信号を接続し、 前記第１のトランジスタはエンハンスメント型電界効果
トランジスタであり、かつ前記第２のトランジスタはデ
プレッション型電界効果トランジスタであ−ることを特
徴とする。
〔実施例〕
第３図は本発明の一実施例に係るＡＰＵ回路の回路図で
あり、第４囚は実施例の動作波形図である。Ｑｓはデプ
レッションｆｉＮチャンネルＦＥＴ。
ＱａはエンハンスメントｍＮチャンネルＦＥＴ、Ｃ２は
カップリング用コンデンサ、ａ、ｂは入力信号、ｅはプ
ルアップ信号を示す。なおＦＢＴＱｓのしきい値電圧Ｖ
ＴＤはＯ＞　ＶＴＤ　＞　−”／２　Ｖｃｃ　　の範囲
に設定されている。
まず時刻０では信号ａ　ｍ　ｂおよび節点Ｎ２の各電位
はともに１／２　Ｖｃｃとなっている（初期状態）。
すなわちデプレッション型ＮチャンネルＦ　Ｅ　Ｔ　Ｑ
ｓはＯＮＬ、Ｃおり、エンハンスメントＷＮテヤンネ／
Ｉ／ＦＥＴＱ６はＯＦＦしている状態である。さ−Ｃ２
信号ａ、ｂが微小電位差を与えられ、さらに増幅されて
低電位側の信号すの電位が０電位に達した時刻Ｔ２では
、ＦＥＴＱｓがＯＦＦ　しているので、節点Ｎ２は信号
ａから切り離されている。そしてプルアップ信号ｅがｏ
ｔ位からＶｃｃ％位まで立ち上がる　　−と、コンデン
サＣ２のカップリングによって節点Ｎ２は（Ｖｃｃ　＋
　ＶＴ幻以上の高電位になる。なおＶＴＩはエンハンス
メントｍＮチャンネルＦＥＴＱｓのしきい値電圧を示す
。従ってＦＥＴ　ＱｌがＯＮＬ、信号ａはＶｃｃ電位ま
でプルアップされる。
また初期状態への復帰はプルアップ信号ｅを降下すせ、
コンデンサＣ２のカップリングを利用して節点Ｎ２を１
／２　Ｖｃｃ電位に戻した後、２信号ａ、ｂを短絡する
ことにより実行される。
上記実施例ではＮチャンネルＦＥＴを用いたが、Ｐチャ
ンネルＦＥＴを用いてもよいことは明らかである。
〔発明の効果〕
以上説明したように本発明によれば、デプレッション型
電界効果トランジスタを使用することにより、回路構成
が簡素化され、小型で消費電力の小さいアクティブプル
アップ回路を提供することができる。集積度がますます
高まる半導体メモリにおいては特に大きな効果を与える
ものである。
【図面の簡単な説明】
ｇｔ図は従来例に係るアクティブプルアップ回路の回路
図、第２図は従来例の動作波形図、第３図は実施例に係
るアクティブプルアップ回路の回路図、第４図は実施例
の動作波形図である。 Ｑｌ〜Ｑ４．Ｑ６・・・エンノ１ンスメント盤Ｎチャン
ネルＦＥＴ Ｑｓ・・・ディプレッションｐＮチャンネルＦＥＴＣ１
、０２・・・コンデンサ ａ、ｂ・・・入力信号 ｃ　＋　ｄ・・・制御信号 Ｃ・・・プルアップ信号 Ｎｌ　、　Ｎ２・・・節点 Ｖｃｃ・・・電源電位 ＴＯ＃　Ｔｌ　＊　７２　”・時刻。 特許出願人　日４１気株５会社　　／／’ニア、：、”
’−１１、代理人　弁理士　　内　原　　　晋１ｊ−＼
・′〜゛。 第１図 第２図 第３図 電 イ１と 第４図

Claims (1)

  1. 【特許請求の範囲】 　第１のトランジスタのゲートと第２のトランジスタの
    ドレインとを接続し、前記第１のトランジスタのドレイ
    ンを電源端子に接続し、前記第１のトランジスタのソー
    スと前記第２のトランジスタのソースとを接続してこれ
    を第１の入力端子とし、前記第２のトランジスタのゲー
    トを第２の入力端子とし、前記第１のトランジスタのゲ
    ートにコンデンサを介して制御信号を接続し、 前記第１のトランジスタはエンハンスメント型電界効果
    トランジスタであり、かつ前記第２のトランジスタはデ
    プレツシヨン型電界効果トランジスタであることを特徴
    とするアクティブプルアップ回路。
JP59143004A 1984-07-10 1984-07-10 アクテイブプルアツプ回路 Pending JPS6122494A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP59143004A JPS6122494A (ja) 1984-07-10 1984-07-10 アクテイブプルアツプ回路
US06/753,715 US4692642A (en) 1984-07-10 1985-07-10 Active pull-up circuit controlled by a single pull-up clock signal
DE8585304920T DE3584916D1 (de) 1984-07-10 1985-07-10 Aktive erhoehungsschaltung.
EP85304920A EP0168246B1 (en) 1984-07-10 1985-07-10 Improved active pull-up circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59143004A JPS6122494A (ja) 1984-07-10 1984-07-10 アクテイブプルアツプ回路

Publications (1)

Publication Number Publication Date
JPS6122494A true JPS6122494A (ja) 1986-01-31

Family

ID=15328710

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59143004A Pending JPS6122494A (ja) 1984-07-10 1984-07-10 アクテイブプルアツプ回路

Country Status (4)

Country Link
US (1) US4692642A (ja)
EP (1) EP0168246B1 (ja)
JP (1) JPS6122494A (ja)
DE (1) DE3584916D1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5012120A (en) * 1986-09-09 1991-04-30 Mitsubishi Denki Kabushiki Kaisha Load control system and method for disconnecting sub-bus from main-bus

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63131396A (ja) * 1986-11-20 1988-06-03 Ricoh Co Ltd 半導体メモリ装置のセンス回路
JPH01159897A (ja) * 1987-12-16 1989-06-22 Toshiba Corp センスアンプ
US5276643A (en) * 1988-08-11 1994-01-04 Siemens Aktiengesellschaft Integrated semiconductor circuit
US5175451A (en) * 1990-10-08 1992-12-29 Sharp Kabushiki Kaisha Biasing circuit for sense amplifier
JP3319610B2 (ja) * 1991-11-22 2002-09-03 日本テキサス・インスツルメンツ株式会社 信号伝達回路
KR0133973B1 (ko) * 1993-02-25 1998-04-20 기다오까 다까시 반도체 기억장치
JPH08190799A (ja) * 1995-01-09 1996-07-23 Mitsubishi Denki Semiconductor Software Kk センスアンプ回路
US5949720A (en) * 1998-10-30 1999-09-07 Stmicroelectronics, Inc. Voltage clamping method and apparatus for dynamic random access memory devices
US6873559B2 (en) * 2003-01-13 2005-03-29 Micron Technology, Inc. Method and apparatus for enhanced sensing of low voltage memory
DE102007007565A1 (de) * 2007-02-15 2008-08-21 Qimonda Ag Halbleiter-Speicherbauelement mit umschaltbarem Substratpotential, und Verfahren zum Betrieb eines Halbleiter-Speicherbauelements
US11728804B1 (en) * 2022-05-05 2023-08-15 National Technology & Engineering Solutions Of Sandia, Llc High voltage switch with cascaded transistor topology

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5730192A (en) * 1980-07-29 1982-02-18 Fujitsu Ltd Sense amplifying circuit
JPS5942693A (ja) * 1982-09-01 1984-03-09 Nec Corp センスアンプ回路

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4144590A (en) * 1976-12-29 1979-03-13 Texas Instruments Incorporated Intermediate output buffer circuit for semiconductor memory device
JPS5816559B2 (ja) * 1976-10-27 1983-03-31 日本電気株式会社 半導体記憶装置の検査装置および検査方法
US4162416A (en) * 1978-01-16 1979-07-24 Bell Telephone Laboratories, Incorporated Dynamic sense-refresh detector amplifier
JPS6045499B2 (ja) * 1980-04-15 1985-10-09 富士通株式会社 半導体記憶装置
JPS601712B2 (ja) * 1980-12-04 1985-01-17 株式会社東芝 半導体記憶装置
DE3101520A1 (de) * 1981-01-19 1982-08-26 Siemens AG, 1000 Berlin und 8000 München Monolithisch integrierter halbleiterspeicher
JPS5891594A (ja) * 1981-11-27 1983-05-31 Fujitsu Ltd ダイナミツク型半導体記憶装置
JPS5894189A (ja) * 1981-11-27 1983-06-04 Fujitsu Ltd ダイナミツク型半導体記憶装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5730192A (en) * 1980-07-29 1982-02-18 Fujitsu Ltd Sense amplifying circuit
JPS5942693A (ja) * 1982-09-01 1984-03-09 Nec Corp センスアンプ回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5012120A (en) * 1986-09-09 1991-04-30 Mitsubishi Denki Kabushiki Kaisha Load control system and method for disconnecting sub-bus from main-bus

Also Published As

Publication number Publication date
US4692642A (en) 1987-09-08
EP0168246A2 (en) 1986-01-15
EP0168246A3 (en) 1988-04-27
DE3584916D1 (de) 1992-01-30
EP0168246B1 (en) 1991-12-18

Similar Documents

Publication Publication Date Title
US5349247A (en) Enhancement circuit and method for ensuring diactuation of a switching device
US4697112A (en) Current-mirror type sense amplifier
US5196996A (en) High voltage generating circuit for semiconductor devices having a charge pump for eliminating diode threshold voltage losses
US3835457A (en) Dynamic mos ttl compatible
EP0434090B1 (en) C-MOS differential sense amplifier
JPH05136685A (ja) レベル変換回路
JPH041440B2 (ja)
US4346310A (en) Voltage booster circuit
JPS6122494A (ja) アクテイブプルアツプ回路
KR0170514B1 (ko) 승압 전원을 갖는 반도체 메모리 장치
US4988894A (en) Power supply switching circuit
US5095230A (en) Data output circuit of semiconductor device
US4617477A (en) Symmetrical output complementary buffer
US6215329B1 (en) Output stage for a memory device and for low voltage applications
EP0218238A1 (en) Differential amplifier circuit
EP0035408A2 (en) Circuit for maintaining the potential of a node of a MOS dynamic circuit
EP0052504B1 (en) Semiconductor buffer circuit
US4464581A (en) Trigger pulse generator
US4893029A (en) Power supply noise protection circuit
US4352996A (en) IGFET Clock generator circuit employing MOS boatstrap capacitive drive
JP2968826B2 (ja) カレントミラー型増幅回路及びその駆動方法
US4554469A (en) Static bootstrap semiconductor drive circuit
JP2527050B2 (ja) 半導体メモリ用センスアンプ回路
KR960006882B1 (ko) 선충전 회로
US5293515A (en) Amplifier circuit having two inverters