[go: up one dir, main page]

JPS61194751A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS61194751A
JPS61194751A JP60034347A JP3434785A JPS61194751A JP S61194751 A JPS61194751 A JP S61194751A JP 60034347 A JP60034347 A JP 60034347A JP 3434785 A JP3434785 A JP 3434785A JP S61194751 A JPS61194751 A JP S61194751A
Authority
JP
Japan
Prior art keywords
ceramic
glass
cap
lead
case member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60034347A
Other languages
English (en)
Inventor
Senji Shoji
庄司　仙治
Akiro Hoshi
星　彰郎
Tomio Yamada
富男 山田
Seishiro Owaki
征四郎 大脇
Kirio Miyahara
宮原　喜利雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP60034347A priority Critical patent/JPS61194751A/ja
Publication of JPS61194751A publication Critical patent/JPS61194751A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明はセラミック・ペースを用いたガラス封止パッケ
ージング構造忙関し、なかでもＥＦＲＯＭ（Ｅｒａｓａ
ｂｌｅ　　ａｎｄ　Ｐｒｏｇｒａｍｍａｂｌｅ　Ｒｅａ
ｄ　ＯｎｌｙＭｅｍｏｒｙ　）用のパッケージング構造
を対象とする。
〔背景技術〕
紫外線照射でメモリ内容を消去して情報の書き換えを行
うＥＰＲＯＭのパッケージングには、ＤＩＬＧ（Ｄｕａ
ｌ　　ｉｎ　１ｉｎｅ　ｇｌａｓｓ）タイプのパッケー
ジで、上部キャップの中に紫外線を透過するガラス窓を
取りつけたものが使用され、たとえば（２）日立製作所
’８０　ＳＥＭＩ　Ｃ０ＮＤＵＣＴＯＲＤＡＴＡＢＯＯ
Ｋ　ＩＣメモリＰ、１２０−１２１　　にその形状が記
載されている。
第３図はＥＰＲＯＭ内蔵ＤＩＬＧパッケージの一例を斜
視図で示すものである。
１はセラミック・ペース、２はセラミックキャップ、３
は複数リード（アウターリード）である。
セラミックキヤツプ２の上面にあるガラス窓４を通して
内蔵されたＥＰＲＯＭ素子５とワイヤを介して接続され
た複数リード（インナリード）３ａとがみられる。
第４図は上記パッケージの内部構造を示す断面図である
。ＥＰＲＯＭ素子の形成されたペレット５はセラミック
ペースの凹部６内にガラス７を介して固着され、複数の
リード３の内端側（インナリード）はセラミックペース
１とセラミックキャップ２との間に挾まれ、ガラス８を
介して封着されている。複数のリードの内端は細ワイヤ
１０を介してペレットの電極（パッド）に接続されてい
る。
上記セラミック・キャップ２は下面に凹部９を有する枠
状セラミック体と、粋の内側に嵌めこまれた透明ガラス
体４とからなっている。このセラミックキャップを製造
するには、セラミック材を型により成形し、１４００Ｃ
で焼結して、枠状セラミック体とし、その窓部に透明又
は紫外線透過できる半透明のガラス（たとえばコーニン
グ社製ガラス）を８００〜９００Ｃで接合するもので、
ガラスが特殊品であることとセラミックの窓に取付ける
ための加工手間とで、キャップの単価が高価なものとな
っていることが、本発明者の検討により明らかとなった
。
〔発明の目的〕
本発明は上記した問題を克服するためになされたもので
ある。
本発明の一つの目的は、原価の安いＥＰＲＯＭ用セラミ
ックパッケージング構造を得ることにある。
本発明の他の一つの目的はキャップの構造を単純化し、
組立が容易なセラミツクツくツケージ構造を提供するこ
とにある。
〔発明の概要〕
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば下記のとおりである。
すなわち、上面に凹部を有するセラミックケース部材と
複数のリードが一体のリードフレームとして形成された
リード部材と、ＥＰＲＯＭ素子が形成された半導体ペレ
ットと、紫外線を透過できるガラスよりなるキャップ部
材とからなり、上記リード部材の内端部は上記ケース部
材の凹部にそって段状に曲げられて、上記ペレットとと
もにケース部材の凹部底面にガラス材を介して固着され
、上記キャップ部材は平らな板状に形成され、上記ケー
ス部材の上面にガラス材を介して封着されていることに
より、キャップの構造を単純化し、組立を容易にすると
ともに、パッケージングの原価を低減し、前記目的を達
成するものである。
〔実施例〕
第１図は本発明の一実施例を示すものであって、ＥＰＲ
ＯＭを内蔵した半導体装置の完成断面図である。
１はセラミック・ケース部材で上面に凹部６が形成され
る。３はリード部材で複数のリードがたとえば左右対称
に配列されている。これらリードのケース内の部分をイ
ンナ・リード３ａ、ケース外の部分をアウタ・リード３
ｂと呼ぶ。上記リード部材は第５図（平面図）、第６図
（正面図）に示されるように複数のリードを左右対称に
配列し、周辺部をフレーム１１で繋いで一体のリードフ
レームに形成したものであり、インナリード３３部分は
セラミックケース部材の凹部にそって段状に曲げられる
とともに、アウターリード３ｂは先端が下方になるよう
にほぼ直角に曲げられた形態を有する。
なお、このようなリード部材は、段のない平面状に形成
されたリードフレームを組立直前にアウタリードとイン
ナリードとを同時にプレス工程で折り曲げることにより
容易に形成できる、上記のリード部材は、第１図に示さ
れるようにその内端側３ａをケース部材の凹部底面にガ
ラス（低融点ガラス）７を介してたとえば４５０Ｃ程度
の温度で溶着し、リードの中央部分でケース部材の上面
にガラス８を介して溶着する。
５はＥＰＲＯＭ素子の形成された半導体ペレットで、イ
ンナリード３ａと同じ低位置でケースの凹部底面にガラ
ス７を介して固着される。この状態でペレット５とイン
ナリード３ａとの間を金またはアルミニウムよりなる細
ワイヤ１０でワイヤボンディングされる。
１１は透明ガラス又は紫外線を透過できる高純度アルミ
ナセラミックからなる平らな板状のキャップ部材である
。（第２図）このキャップ部材はリードを間に挾むよう
にしてセラミックケース上面にガラス８を介して封着さ
れる。
ガラス封着後にリードフレームのフレーム部分が切り取
られ、各リード間が切り離されてノくツケージング組立
が完了する。
このＥＰＲＯＭ半導体装置は、たとえば２５３７λの紫
外線を照射（Ｉ　Ｓ　Ｗ　−ｓｅｃ　／ｃＩｒＬ２）す
ることによりメモリ内容を消去できる。消去されたビッ
トはプログラム電圧（＋２５Ｖ　、　５０ｍｓ単一）く
ルス）により簡単に書き込みができる。
〔発明の効果〕
以上、実施例で述べた本発明によれば下記のように効果
を得ることができる。
ｆｉｌ　　１７−ドの内端側を曲げて段状に形成するこ
とにより、セラミックケース部材の凹部内に内端部を位
置させることができ、ベレットと同じ低位置でワイヤボ
ンディングが可能となる。すなわち、Ａ召（アルミニウ
ム）ポールポンディングにすることで段部（ポスト）へ
のＡＡ線接続ができ、チップ間のループ作成が可能とな
り、組立速度も向上する。
（２）上記（１）により、ワイヤをケース部材の凹部内
におさめることができ、したがってキャップ部材には凹
部が不要で段なしのシート状（板状）のものを使用でき
、安価に製造できる。
特に、ＥＰＲＯＭのように紫外線照射を必要とするパッ
ケージでは、従来のセラミックとガラスを組合せた複雑
な形状に対して原価を大幅に節減することができる。
（３）キャップ部材は平らな板を使用できるため、セラ
ミックパッケージの全体の厚みなうす（することが可能
となった。たとえば、従来のパッケージでは厚さ４．０
ｆｌのものがキヤツプ部材の凹部の深さ分０．５μｍだ
け低減できるから全体の厚みを３．５ｆｌ程度とするこ
とができる。その結果半導体装置の高密度化高集積化が
実現できる。
以上本発明によってなされた発明を実施例にもとづき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
たとえば、キャップ部材は透明ガラスなどの紫外線透過
材を使用する以外比、通常の紫外線の不透過性のセラミ
ック材や金属を使用し、ＥＰＲＯト４以外の半導体製品
を収納させる場合のパッケージングに使用した場合にも
、前記（１）〜（３）項で述べたのと同様の効果を得る
ことができる。
〔利用分野〕
本発明はセラミンクパッケージを用いた半導体装置であ
って薄型化を必要とする場合一般に適用することができ
る。
本発明は特にＤＩＬＧタイプＥＰＲＯＭに応用する場合
に最も有効である。
【図面の簡単な説明】
第１図は本発明の一実施例を示す半導体装置の断面図で
ある。 第２図は第１図で示した半導体装置におけるキャップ部
材の形状を示す斜視図である。 第３図はＤＩＬＧタイプＥＰＲＯＭの一例を示す斜面図
である。 第４図ｕＤＩＬＧタイプＥＰＲＯＭの従来例の断面図で
ある。 第５図は本発明の一実施例におけるリードフレームの形
状を示す平面図である。 第６図は本発明の一実施例の組立時におけるリードフレ
ームとケース部材の正面（断面）図である。 １・・・セラミック・ケース部材、２・・・セラミック
・キャップ部材、３・・・リード部材、４・・・窓ガラ
ス部、５・・・半導体ペレット、６・・・凹部、７，８
・・・ガラス、９・・・凹部、１０・・・ワイヤ、１１
・・・平板状キャップ。 第　　１　　図 第　　３　　図 第　　４　　図

Claims (1)

  1. 【特許請求の範囲】 １、上面に凹部を有するセラミックケース部材と、複数
    のリードが一体のリードフレームとして形成されたリー
    ド部材と、半導体素子が形成されたペレット及びキヤツ
    プ部材とからなり、上記リード部材の内端側は上記ケー
    ス部材の凹部にそって段状に曲げられて上記ペレットと
    ともにケース部材の凹部底面にガラス材を介して固着さ
    れ、上記キャップ部材は平らな板からなり、上記ケース
    部材の上面にガラス材を介して封着されていることを特
    徴とする半導体装置。 ２、上記半導体素子がＥＰＲＯＭであり、上記キャップ
    部材が紫外線透過できるガラスである特許請求の範囲第
    １項に記載の半導体装置。
JP60034347A 1985-02-25 1985-02-25 半導体装置 Pending JPS61194751A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60034347A JPS61194751A (ja) 1985-02-25 1985-02-25 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60034347A JPS61194751A (ja) 1985-02-25 1985-02-25 半導体装置

Publications (1)

Publication Number Publication Date
JPS61194751A true JPS61194751A (ja) 1986-08-29

Family

ID=12411604

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60034347A Pending JPS61194751A (ja) 1985-02-25 1985-02-25 半導体装置

Country Status (1)

Country Link
JP (1) JPS61194751A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5122862A (en) * 1989-03-15 1992-06-16 Ngk Insulators, Ltd. Ceramic lid for sealing semiconductor element and method of manufacturing the same
US5256901A (en) * 1988-12-26 1993-10-26 Ngk Insulators, Ltd. Ceramic package for memory semiconductor
US6313525B1 (en) * 1997-07-10 2001-11-06 Sony Corporation Hollow package and method for fabricating the same and solid-state image apparatus provided therewith
US6531334B2 (en) 1997-07-10 2003-03-11 Sony Corporation Method for fabricating hollow package with a solid-state image device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5256901A (en) * 1988-12-26 1993-10-26 Ngk Insulators, Ltd. Ceramic package for memory semiconductor
US5122862A (en) * 1989-03-15 1992-06-16 Ngk Insulators, Ltd. Ceramic lid for sealing semiconductor element and method of manufacturing the same
US6313525B1 (en) * 1997-07-10 2001-11-06 Sony Corporation Hollow package and method for fabricating the same and solid-state image apparatus provided therewith
US6531334B2 (en) 1997-07-10 2003-03-11 Sony Corporation Method for fabricating hollow package with a solid-state image device

Similar Documents

Publication Publication Date Title
KR960009089B1 (ko) 패키지 성형용 금형 및 그 금형을 이용한 플라스틱 고체촬상소자 패키지 제조방법 및 패키지
JP4195804B2 (ja) デュアルダイパッケージ
US4794431A (en) Package for photoactivated semiconductor device
JP2569939B2 (ja) 樹脂封止型半導体装置
JPS61194751A (ja) 半導体装置
JP2600617B2 (ja) 半導体装置およびその製造方法
JP3054929B2 (ja) 半導体装置の製造方法
KR100206860B1 (ko) 플라스틱 타입 고체 촬상소자 패키지 및 그 제조방법
JPS58194382A (ja) 発光装置用電極構体
JPS5889844A (ja) 樹脂封止型半導体装置
JPH0992757A (ja) 半導体装置
JPH0355989B2 (ja)
JPS62131555A (ja) 半導体集積回路装置
JPS6321860A (ja) 半導体装置
JPH02103967A (ja) 光センサ用パッケージ
JP2702182B2 (ja) 半導体装置およびその製造方法
JPS63200551A (ja) リ−ドフレ−ム
JPS62145748A (ja) 半導体装置
JPS6336139B2 (ja)
JPS61115339A (ja) Ｅｐｒｏｍ装置
JPS6293976A (ja) 樹脂封止固体イメ−ジ・センサ−
JPS6079749A (ja) 半導体装置
JPS6083351A (ja) Ｅｐｒｏｍ装置
JP3358697B2 (ja) 半導体パッケージ
JPH01199458A (ja) 光感応型半導体素子用リードフレームおよび光感応型半導体パッケージ