JP2600617B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2600617B2 JP2600617B2 JP6216550A JP21655094A JP2600617B2 JP 2600617 B2 JP2600617 B2 JP 2600617B2 JP 6216550 A JP6216550 A JP 6216550A JP 21655094 A JP21655094 A JP 21655094A JP 2600617 B2 JP2600617 B2 JP 2600617B2
- Authority
- JP
- Japan
- Prior art keywords
- base substrate
- cap
- semiconductor device
- lead
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 53
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- 239000000758 substrate Substances 0.000 claims description 28
- 229920005989 resin Polymers 0.000 claims description 19
- 239000011347 resin Substances 0.000 claims description 19
- 238000007747 plating Methods 0.000 claims description 7
- 238000005520 cutting process Methods 0.000 claims description 4
- 230000002093 peripheral effect Effects 0.000 claims description 3
- 229910052751 metal Inorganic materials 0.000 claims description 2
- 239000002184 metal Substances 0.000 claims description 2
- 238000000034 method Methods 0.000 description 23
- 239000000853 adhesive Substances 0.000 description 9
- 230000001070 adhesive effect Effects 0.000 description 9
- 238000007789 sealing Methods 0.000 description 6
- 238000000465 moulding Methods 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 4
- 239000000919 ceramic Substances 0.000 description 3
- 241000981595 Zoysia japonica Species 0.000 description 2
- 230000035882 stress Effects 0.000 description 2
- 239000000725 suspension Substances 0.000 description 2
- 238000001721 transfer moulding Methods 0.000 description 2
- 241000272168 Laridae Species 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- 229920005992 thermoplastic resin Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
- H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T436/00—Chemistry: analytical and immunological testing
- Y10T436/17—Nitrogen containing
- Y10T436/176152—Total nitrogen determined
- Y10T436/176921—As part of an elemental analysis
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、キャビティを有するパ
ッケージ内に半導体チップを搭載してなる半導体装置お
よびその製造方法に関するものである。
ッケージ内に半導体チップを搭載してなる半導体装置お
よびその製造方法に関するものである。
【０００２】
【従来の技術】半導体装置のパッケージは、樹脂モール
ドパッケージとセラミックパッケージに大別される。前
者は、安価で大量生産に適しているが、反面ボンディン
グワイヤが樹脂からうける応力により断線したりあるい
は実装時の熱ストレスによってモールド樹脂にクラック
が入ったりする欠点がある。セラミックパッケージで
は、半導体チップがキャビティ内に搭載されているため
ワイヤ断線の恐れはなく、また耐熱性、耐湿性に優れて
おり、信頼性は高い。しかし、その製造工程は複雑で価
格的に極めて高価である。
ドパッケージとセラミックパッケージに大別される。前
者は、安価で大量生産に適しているが、反面ボンディン
グワイヤが樹脂からうける応力により断線したりあるい
は実装時の熱ストレスによってモールド樹脂にクラック
が入ったりする欠点がある。セラミックパッケージで
は、半導体チップがキャビティ内に搭載されているため
ワイヤ断線の恐れはなく、また耐熱性、耐湿性に優れて
おり、信頼性は高い。しかし、その製造工程は複雑で価
格的に極めて高価である。
【０００３】そこで、ベース基板とキャップとによって
リードフレームを挟み込み両者間に形成されるキャビテ
ィ内に半導体チップを搭載するようにして、半導体チッ
プやワイヤに加わるストレスを回避して信頼性を高めた
パッケージ構造が提案され実用化されている。そして主
として、多ピン、薄型のＱＦＰ（Quad Flat Package）
やＰＬＣＣ（Plastic Leaded Chip Carrier ）などの表
面実装用樹脂モールドパッケージのコンパチブル製品と
して提供されている。
リードフレームを挟み込み両者間に形成されるキャビテ
ィ内に半導体チップを搭載するようにして、半導体チッ
プやワイヤに加わるストレスを回避して信頼性を高めた
パッケージ構造が提案され実用化されている。そして主
として、多ピン、薄型のＱＦＰ（Quad Flat Package）
やＰＬＣＣ（Plastic Leaded Chip Carrier ）などの表
面実装用樹脂モールドパッケージのコンパチブル製品と
して提供されている。
【０００４】図５（ａ）は、この種従来の半導体装置の
断面図であり、図５（ｂ）、（ｃ）は、その問題点を説
明するための拡大断面図と平面図である。この半導体装
置を作製するには、まず、リードフレームのアイランド
３２に半導体チップ４をＡｇペースト等を用いてマウン
トし、半導体チップ表面の電極とリード３１の内部リー
ド部３１ａ間をボンディングワイヤ５により接続する。
断面図であり、図５（ｂ）、（ｃ）は、その問題点を説
明するための拡大断面図と平面図である。この半導体装
置を作製するには、まず、リードフレームのアイランド
３２に半導体チップ４をＡｇペースト等を用いてマウン
トし、半導体チップ表面の電極とリード３１の内部リー
ド部３１ａ間をボンディングワイヤ５により接続する。
【０００５】次に、この半導体チップ４の搭載されたリ
ードフレームをＡｌ等からなるベース基板１と同じくＡ
ｌ等からなるキャップ２との間に接着剤７を介して挟み
込み、加熱硬化させてキャップ２をベース基板１上に接
着するとともにリードフレームをベース基板上に固着す
る。そして、半導体チップ４はこのときに形成されるベ
ース基板とキャップとの間のキャビティ６内に気密封止
される。次に、リードフレームにはんだあるいは錫めっ
きを施し、次いで、リードフレームから個々のリード３
１を分離するとともにリードフレームから半導体装置を
分離する。その後、リード３１を例えばガルウイング状
に成形する。
ードフレームをＡｌ等からなるベース基板１と同じくＡ
ｌ等からなるキャップ２との間に接着剤７を介して挟み
込み、加熱硬化させてキャップ２をベース基板１上に接
着するとともにリードフレームをベース基板上に固着す
る。そして、半導体チップ４はこのときに形成されるベ
ース基板とキャップとの間のキャビティ６内に気密封止
される。次に、リードフレームにはんだあるいは錫めっ
きを施し、次いで、リードフレームから個々のリード３
１を分離するとともにリードフレームから半導体装置を
分離する。その後、リード３１を例えばガルウイング状
に成形する。
【０００６】上記パッケージでは、接着剤の加熱・硬化
工程において、加熱により接着剤の粘度が低下すると同
時にキャビティ内の圧力が高くなり、この圧力が逃げる
とき、図５（ｂ）、（ｃ）に示すように、キャビティか
ら外部に向かって連続した気泡によるパス９ａが生じて
しまう。図６は、図５に示された従来例のこの欠点を解
決すべく改良を加えた半導体装置の断面図であり、これ
は、キャップ２に穴２２を開孔しておき、キャップ２を
ベース基板１に接着した後、この穴をプラグ１０により
塞ぐようにしたものである。
工程において、加熱により接着剤の粘度が低下すると同
時にキャビティ内の圧力が高くなり、この圧力が逃げる
とき、図５（ｂ）、（ｃ）に示すように、キャビティか
ら外部に向かって連続した気泡によるパス９ａが生じて
しまう。図６は、図５に示された従来例のこの欠点を解
決すべく改良を加えた半導体装置の断面図であり、これ
は、キャップ２に穴２２を開孔しておき、キャップ２を
ベース基板１に接着した後、この穴をプラグ１０により
塞ぐようにしたものである。
【０００７】また、この種半導体装置の他の従来例とし
て特開平１−１６４０５１号公報に記載されたものがあ
る。図７（ａ）は、この公報にて提案されたＳＯＰ（Sm
allOutline Package ）型半導体装置の平面図であり、
図７（ｂ）、図７（ｃ）は、それぞれそのＢ−Ｂ線、Ｃ
−Ｃ線の断面図である。
て特開平１−１６４０５１号公報に記載されたものがあ
る。図７（ａ）は、この公報にて提案されたＳＯＰ（Sm
allOutline Package ）型半導体装置の平面図であり、
図７（ｂ）、図７（ｃ）は、それぞれそのＢ−Ｂ線、Ｃ
−Ｃ線の断面図である。
【０００８】この半導体装置を組み立てるには、まず、
リードフレームのアイランド３２上に半導体チップ４を
マウントし、チップ４−内部リード部３１ａ間をボンデ
ィングワイヤ５にて接続した後、この半導体チップ搭載
済みのリードフレームを、熱可塑性樹脂等からなる下部
樹脂成形品１１と上部樹脂成形品１２との間に介挿す
る。図７（ｃ）に示されるように、上部成形品１２には
突起１２ａが設けられており、また下部成形品１１には
この突起１２ａが嵌合される突起嵌合部１１ａが設けら
れており、この機構により下部成形品と上部成形品とは
一体的に嵌合合体されている。次に、トランスファモー
ルド法により樹脂成形品１１、１２の外側全面をモール
ド樹脂１３にて被覆する。
リードフレームのアイランド３２上に半導体チップ４を
マウントし、チップ４−内部リード部３１ａ間をボンデ
ィングワイヤ５にて接続した後、この半導体チップ搭載
済みのリードフレームを、熱可塑性樹脂等からなる下部
樹脂成形品１１と上部樹脂成形品１２との間に介挿す
る。図７（ｃ）に示されるように、上部成形品１２には
突起１２ａが設けられており、また下部成形品１１には
この突起１２ａが嵌合される突起嵌合部１１ａが設けら
れており、この機構により下部成形品と上部成形品とは
一体的に嵌合合体されている。次に、トランスファモー
ルド法により樹脂成形品１１、１２の外側全面をモール
ド樹脂１３にて被覆する。
【０００９】
【発明が解決しようとする課題】上述の従来の半導体装
置では、組み立て工程開始から、製品を得るまでに、
マウント工程、ワイヤボンディング工程、ベース基
板とキャップとの接着工程（あるいは、成形品の合体と
トランスファモールド工程）、めっき工程、リード
フレーム切断工程、リード成形工程、等の多くの工程
が必要であり、組み立て工程開始後出荷できるまでには
３日程度と長時間を要している。特に、ゲートアレイの
ようにＴＡＴ（turn around time）を極力短くすること
が求められている製品ではこの組み立て工程での工期短
縮が重要な課題となっている。
置では、組み立て工程開始から、製品を得るまでに、
マウント工程、ワイヤボンディング工程、ベース基
板とキャップとの接着工程（あるいは、成形品の合体と
トランスファモールド工程）、めっき工程、リード
フレーム切断工程、リード成形工程、等の多くの工程
が必要であり、組み立て工程開始後出荷できるまでには
３日程度と長時間を要している。特に、ゲートアレイの
ようにＴＡＴ（turn around time）を極力短くすること
が求められている製品ではこの組み立て工程での工期短
縮が重要な課題となっている。
【００１０】また、図５に示した従来例では、キャップ
の接着工程において、キャビティ内の圧力がにげると
き、連続した気泡によるパス９ａが形成されることがあ
り、これにより気密性維持のできない製品が製造されて
しまう。そのため、製造歩留りが低く、信頼性の乏しい
製品しか得られなかった。図６に示した改良例では、こ
の問題点を解決することができるが部品点数が増加しま
た接着工程が１工程追加になるという問題点があった。
の接着工程において、キャビティ内の圧力がにげると
き、連続した気泡によるパス９ａが形成されることがあ
り、これにより気密性維持のできない製品が製造されて
しまう。そのため、製造歩留りが低く、信頼性の乏しい
製品しか得られなかった。図６に示した改良例では、こ
の問題点を解決することができるが部品点数が増加しま
た接着工程が１工程追加になるという問題点があった。
【００１１】また、公開平１−１６４０５１号公報に記
載された方法では、半導体チップを樹脂成形品で包み込
んだ後、さらに樹脂モールドを行うという２重の操作が
必要となるため、コストアップを招く。さらに、樹脂モ
ールド時にモールド樹脂がキャビティ内に侵入し異物と
なるという欠点もあった。
載された方法では、半導体チップを樹脂成形品で包み込
んだ後、さらに樹脂モールドを行うという２重の操作が
必要となるため、コストアップを招く。さらに、樹脂モ
ールド時にモールド樹脂がキャビティ内に侵入し異物と
なるという欠点もあった。
【００１２】本発明はこのような状況に鑑みてなされた
ものであって、その目的は、第１に、組み立て工数を削
減して製品のＴＡＴを短縮することであり、第２に、工
数を増加させることなく、気密封止性に優れた半導体装
置を提供しうるようにすることである。
ものであって、その目的は、第１に、組み立て工数を削
減して製品のＴＡＴを短縮することであり、第２に、工
数を増加させることなく、気密封止性に優れた半導体装
置を提供しうるようにすることである。
【００１３】
【課題を解決するための手段】上記目的を達成するため
の本発明による半導体装置は、ベース基板（１）とキャ
ップ（２）との間に複数のリード（３１）を挟み、ベー
ス基板とキャップとの間に形成されるキャビティ（６）
内に半導体チップ（４）を搭載し、該半導体チップの電
極と前記リードの内部リード部（３１ａ）とを電気的に
接続してなる半導体装置において、前記キャップ（２）
の下面外周部には前記キャビティを囲むように複数の環
状突起（２１）が形成されていることを特徴としてい
る。
の本発明による半導体装置は、ベース基板（１）とキャ
ップ（２）との間に複数のリード（３１）を挟み、ベー
ス基板とキャップとの間に形成されるキャビティ（６）
内に半導体チップ（４）を搭載し、該半導体チップの電
極と前記リードの内部リード部（３１ａ）とを電気的に
接続してなる半導体装置において、前記キャップ（２）
の下面外周部には前記キャビティを囲むように複数の環
状突起（２１）が形成されていることを特徴としてい
る。
【００１４】また、その製造方法は、（１）リードフレ
ームの表面に１乃至複数層のめっき層を形成する工程
［図２（ａ）］と、（２）ベース基板上に前記リードフ
レームを接着する工程［図２（ｂ）］と、（３）前記リ
ードフレームから各リードを切断分離する工程［図２
（ｃ）、（ｄ）］と、（４）分離されたリードを所定の
形状に成形する工程［図２（ｅ）］と、（５）半導体チ
ップを前記ベース基板上に搭載し、該半導体チップの電
極と前記リードの内部リード部とを電気的に接続する工
程［図３（ａ）、（ｂ）］と、（６）下面外周部に複数
の突起の形成されたキャップを前記ベース基板上に接着
し、前記半導体チップをベース基板とキャップとによっ
て形成されるキャビティ内に封止する工程［図３
（ｃ）］と、を有することを特徴としている。
ームの表面に１乃至複数層のめっき層を形成する工程
［図２（ａ）］と、（２）ベース基板上に前記リードフ
レームを接着する工程［図２（ｂ）］と、（３）前記リ
ードフレームから各リードを切断分離する工程［図２
（ｃ）、（ｄ）］と、（４）分離されたリードを所定の
形状に成形する工程［図２（ｅ）］と、（５）半導体チ
ップを前記ベース基板上に搭載し、該半導体チップの電
極と前記リードの内部リード部とを電気的に接続する工
程［図３（ａ）、（ｂ）］と、（６）下面外周部に複数
の突起の形成されたキャップを前記ベース基板上に接着
し、前記半導体チップをベース基板とキャップとによっ
て形成されるキャビティ内に封止する工程［図３
（ｃ）］と、を有することを特徴としている。
【００１５】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。図１（ａ）は、本発明の第１の実施例の半
導体装置を示す断面図であり、図１（ｂ）はその部分拡
大図であり、また、図１（ｃ）は、その平面図である。
て説明する。図１（ａ）は、本発明の第１の実施例の半
導体装置を示す断面図であり、図１（ｂ）はその部分拡
大図であり、また、図１（ｃ）は、その平面図である。
【００１６】図１（ａ）に示すように、ベース基板１上
には、リードフレームのリード３１およびアイランド３
２、およびキャップ２が接着剤７により接着されてい
る。そして、アイランド３２上には半導体チップ４がマ
ウントされ、半導体チップ４の電極（図示なし）とリー
ド３１の内部リード部３１ａとの間はボンディングワイ
ヤ５により接続されている。
には、リードフレームのリード３１およびアイランド３
２、およびキャップ２が接着剤７により接着されてい
る。そして、アイランド３２上には半導体チップ４がマ
ウントされ、半導体チップ４の電極（図示なし）とリー
ド３１の内部リード部３１ａとの間はボンディングワイ
ヤ５により接続されている。
【００１７】図１（ａ）、（ｃ）に示されるように、キ
ャップ２の下面には、幅１ｍｍ程度、高さ０．２〜０．
３ｍｍ程度の環状の突起２１が３重に設けられている。
そのため、接着剤７を加熱硬化させるときにキャビティ
６内の圧力を解放するガス流路は、突起２１によって分
断される。その結果、図１（ｂ）、（ｃ）に示されるよ
うに、残される気泡９は突起間の空間毎に分断され、従
来例の場合のように気泡による連続したパスが形成され
ることはなくなる。なお、図１（ｂ）、（ｃ）には、気
泡９が一直線上に並んだ状態が示されているが、実際に
はこのように直線上に並ぶ確率は極めて低く、本実施例
の構成により、十分に信頼性の高い封止構造を実現する
ことができる。
ャップ２の下面には、幅１ｍｍ程度、高さ０．２〜０．
３ｍｍ程度の環状の突起２１が３重に設けられている。
そのため、接着剤７を加熱硬化させるときにキャビティ
６内の圧力を解放するガス流路は、突起２１によって分
断される。その結果、図１（ｂ）、（ｃ）に示されるよ
うに、残される気泡９は突起間の空間毎に分断され、従
来例の場合のように気泡による連続したパスが形成され
ることはなくなる。なお、図１（ｂ）、（ｃ）には、気
泡９が一直線上に並んだ状態が示されているが、実際に
はこのように直線上に並ぶ確率は極めて低く、本実施例
の構成により、十分に信頼性の高い封止構造を実現する
ことができる。
【００１８】次に、図２、図３を参照して第１の実施例
の半導体装置の製造方法について説明する。なお、図２
は、組み立て工程前のパッケージの準備段階の状態を示
す工程斜視図であり、図３は組み立て工程での工程斜視
図である。まず、図２（ａ）に示されるリードフレーム
３を用意し、これにめっきを施す。リードフレーム３
は、外枠を構成するフレーム３５と、吊りピン３４を介
してフレーム３５に支持されるアイランド３２と、フレ
ーム３５からアイランドに向かって延びるリード３１
と、リード間を接続するタイバー３３とを有している。
このめっき工程では、リードフレーム３に、Ｎｉめっき
層を３μｍ、その上にＡｕめっき層を０．５μｍの膜厚
に形成する。
の半導体装置の製造方法について説明する。なお、図２
は、組み立て工程前のパッケージの準備段階の状態を示
す工程斜視図であり、図３は組み立て工程での工程斜視
図である。まず、図２（ａ）に示されるリードフレーム
３を用意し、これにめっきを施す。リードフレーム３
は、外枠を構成するフレーム３５と、吊りピン３４を介
してフレーム３５に支持されるアイランド３２と、フレ
ーム３５からアイランドに向かって延びるリード３１
と、リード間を接続するタイバー３３とを有している。
このめっき工程では、リードフレーム３に、Ｎｉめっき
層を３μｍ、その上にＡｕめっき層を０．５μｍの膜厚
に形成する。
【００１９】次に、図２（ｂ）に示すように、ベース基
板１にリードフレーム３を接着剤により接着する。本実
施例ではベース基板１は樹脂成形品である。次に、図２
（ｃ）に示すように、リード３１間を接続するタイバー
３３を切断し、続いて、図２（ｄ）に示すように、各リ
ード３１をリードフレーム３より切断分離する。その結
果、ベース基板１は吊りピン３４によりリードフレーム
３に支持されることになる。次に、図２（ｅ）に示すよ
うに、リード３１を成形する。この実施例では、ＱＦＰ
型のパッケージを形成するために、各リード３１をガル
ウイング形状に成形する。ここまでの工程が、パッケー
ジを準備する工程である。
板１にリードフレーム３を接着剤により接着する。本実
施例ではベース基板１は樹脂成形品である。次に、図２
（ｃ）に示すように、リード３１間を接続するタイバー
３３を切断し、続いて、図２（ｄ）に示すように、各リ
ード３１をリードフレーム３より切断分離する。その結
果、ベース基板１は吊りピン３４によりリードフレーム
３に支持されることになる。次に、図２（ｅ）に示すよ
うに、リード３１を成形する。この実施例では、ＱＦＰ
型のパッケージを形成するために、各リード３１をガル
ウイング形状に成形する。ここまでの工程が、パッケー
ジを準備する工程である。
【００２０】次に、図３の組み立て工程に入り、図３
（ａ）に示すように、アイランド３２にＡｇペースト８
を塗布し、半導体チップ４を中央に位置決めして搭載し
加熱キュアして接着する。次いで、図３（ｂ）に示すよ
うに、半導体チップ４上の図示されない電極をリード３
１の内部リード部３１ａとボンディングワイヤ５により
接続する。続いて、図３（ｃ）に示すように、半導体チ
ップ４を封止する。すなわち、ベース基板１上に樹脂成
形品のキャップ２を接着剤を介して位置決め載置し、両
者にバネまたは重りで圧力を掛けて加熱キュアする。次
いで、リードフレームからパッケージを切断分離して、
図３（ｄ）に示すように、本実施例の半導体装置の製作
が完了する。
（ａ）に示すように、アイランド３２にＡｇペースト８
を塗布し、半導体チップ４を中央に位置決めして搭載し
加熱キュアして接着する。次いで、図３（ｂ）に示すよ
うに、半導体チップ４上の図示されない電極をリード３
１の内部リード部３１ａとボンディングワイヤ５により
接続する。続いて、図３（ｃ）に示すように、半導体チ
ップ４を封止する。すなわち、ベース基板１上に樹脂成
形品のキャップ２を接着剤を介して位置決め載置し、両
者にバネまたは重りで圧力を掛けて加熱キュアする。次
いで、リードフレームからパッケージを切断分離して、
図３（ｄ）に示すように、本実施例の半導体装置の製作
が完了する。
【００２１】本発明においては、半導体チップ投入から
半導体装置の製作完了までの工程数は、マウント工
程、ワイヤボンディング工程、封止工程、リード
フレーム切断工程、の４工程であり、従来例での６工程
より削減されている。特に、長時間を要するめっき工程
が前工程に組み込まれたことにより組み立て工程に要す
る時間は大幅に短縮され、半導体チップ投入から出荷ま
でに要する期間を１日と従来例の場合の１／３に短縮す
ることができる。
半導体装置の製作完了までの工程数は、マウント工
程、ワイヤボンディング工程、封止工程、リード
フレーム切断工程、の４工程であり、従来例での６工程
より削減されている。特に、長時間を要するめっき工程
が前工程に組み込まれたことにより組み立て工程に要す
る時間は大幅に短縮され、半導体チップ投入から出荷ま
でに要する期間を１日と従来例の場合の１／３に短縮す
ることができる。
【００２２】図４は、本発明の第２の実施例を示す断面
図である。この実施例では、ベース基板１とキャップ２
とに、アルミニウム板にアルマイト処理を施して表面に
膜厚約１０μｍのアルミナ（Ａｌ2 Ｏ）を形成したもの
が用いられている。図４において、それ以外の部分は図
１に示した先の実施例のものと同等のものである。本実
施例においても、キャップ２の下面には環状突起２１が
設けられており、これにより連続した気泡のパスの形成
は防止されている。本実施例は先の実施例のものより耐
湿性、放熱性に優れている。
図である。この実施例では、ベース基板１とキャップ２
とに、アルミニウム板にアルマイト処理を施して表面に
膜厚約１０μｍのアルミナ（Ａｌ2 Ｏ）を形成したもの
が用いられている。図４において、それ以外の部分は図
１に示した先の実施例のものと同等のものである。本実
施例においても、キャップ２の下面には環状突起２１が
設けられており、これにより連続した気泡のパスの形成
は防止されている。本実施例は先の実施例のものより耐
湿性、放熱性に優れている。
【００２３】以上好ましい実施例について説明したが、
本発明はこれら実施例に限定されるものではなく、各種
の変更が可能である。例えば、実施例では、ベース基板
とキャップとが同一の材料で形成されていたが必ずしも
そのようにする必要はなく、一方を金属板、他方を樹脂
成形品により構成することができる。また、実施例で
は、ベース基板がフラットであったが、半導体チップの
搭載される中央部に凹部を設けるようにしてもよい。さ
らに、実施例はＱＦＰ型パッケージに関するものであっ
たが、本発明は特定の型のパッケージに限定されるもの
ではなく、また、リードの成形形状もガルウイング状に
限定されず、“Ｊ”状のリードや“Ｉ”状のリードであ
ってもよい。
本発明はこれら実施例に限定されるものではなく、各種
の変更が可能である。例えば、実施例では、ベース基板
とキャップとが同一の材料で形成されていたが必ずしも
そのようにする必要はなく、一方を金属板、他方を樹脂
成形品により構成することができる。また、実施例で
は、ベース基板がフラットであったが、半導体チップの
搭載される中央部に凹部を設けるようにしてもよい。さ
らに、実施例はＱＦＰ型パッケージに関するものであっ
たが、本発明は特定の型のパッケージに限定されるもの
ではなく、また、リードの成形形状もガルウイング状に
限定されず、“Ｊ”状のリードや“Ｉ”状のリードであ
ってもよい。
【００２４】
【発明の効果】以上説明したように、本発明による半導
体装置とその製造方法は、ベース基板にめっき済みのリ
ードフレームを接着しリード加工を済ませたものを用意
しておき、組み立て工程において、ボンディングと、環
状突起を有するキャップによる封止とを行うものである
ので、半導体チップ投入から製造の完了までの工程数を
削減し、製造期間を大幅に短縮することができる。特
に、ＴＡＴの短縮が求められるゲートアレイ等の製品群
では本発明によるこの効果は顕著である。
体装置とその製造方法は、ベース基板にめっき済みのリ
ードフレームを接着しリード加工を済ませたものを用意
しておき、組み立て工程において、ボンディングと、環
状突起を有するキャップによる封止とを行うものである
ので、半導体チップ投入から製造の完了までの工程数を
削減し、製造期間を大幅に短縮することができる。特
に、ＴＡＴの短縮が求められるゲートアレイ等の製品群
では本発明によるこの効果は顕著である。
【００２５】また、環状突起を有するキャップを用いた
ことにより、封止工程においてキャビティ内の圧力を解
放する際に形成される連続した気泡のパスを遮断するこ
とができ、封止不良の発生を抑えることができる。よっ
て、製造歩留りを向上させ、信頼性の高い製品を得るこ
とができる。
ことにより、封止工程においてキャビティ内の圧力を解
放する際に形成される連続した気泡のパスを遮断するこ
とができ、封止不良の発生を抑えることができる。よっ
て、製造歩留りを向上させ、信頼性の高い製品を得るこ
とができる。
【図１】 本発明の第１の実施例の断面図と、その部分
拡大図と、その平面図。
拡大図と、その平面図。
【図２】 本発明の第１の実施例の製造方法を説明する
ための工程斜視図の一部。
ための工程斜視図の一部。
【図３】 本発明の第１の実施例の製造方法を説明する
ための工程斜視図の一部。
ための工程斜視図の一部。
【図４】 本発明の第２の実施例の断面図。
【図５】 第１の従来例の断面図と、その問題点を示す
拡大断面図とその平面図。
拡大断面図とその平面図。
【図６】 第２の従来例の断面図。
【図７】 第３の従来例の平面図と断面図。
１ ベース基板 ２ キャップ ２１ 環状突起 ２２ 穴 ３ リードフレーム ３１ リード ３１ａ 内部リード部 ３２ アイランド ３３ タイバー ３４ 吊りピン ３５ フレーム ４ 半導体チップ ５ ボンディングワイヤ ６ キャビティ ７ 接着剤 ８ Ａｇペースト ９ 気泡 ９ａ 連続した気泡によるパス １０ プラグ １１ 下部樹脂成形品 １１ａ 突起嵌合部 １２ 上部樹脂成形品 １２ａ 突起 １３ モールド樹脂
───────────────────────────────────────────────────── フロントページの続き (72)発明者 内田 浩享 東京都港区芝五丁目７番１号 日本電気 株式会社内 (72)発明者 鈴木 克信 東京都港区芝五丁目７番１号 日本電気 株式会社内
Claims (4)
- 【請求項１】 ベース基板とキャップとの間に複数のリ
ードを挟み、前記ベース基板と前記キャップとの間に形
成されるキャビティ内に半導体チップを搭載し、該半導
体チップの電極と前記リードの内部リード部とを電気的
に接続してなる半導体装置において、前記キャップの下
面外周部には前記キャビティを囲むように複数の環状突
起が形成されていることを特徴とする半導体装置。 - 【請求項２】 前記ベース基板または前記キャップは、
金属または樹脂によって形成されていることを特徴とす
る請求項１記載の半導体装置。 - 【請求項３】 前記リードの外部リード部は、ガルウイ
ング状、“Ｊ”字状または“Ｉ”字状に成形されている
ことを特徴とする請求項１記載の半導体装置。 - 【請求項４】 （１）リードフレームの表面に１乃至複
数層のめっき層を形成する工程と、 （２）ベース基板上に前記リードフレームを接着する工
程と、 （３）前記リードフレームから各リードを切断分離する
工程と、 （４）分離されたリードを所定の形状に成形する工程
と、 （５）半導体チップを前記ベース基板上に搭載し、該半
導体チップの電極と前記リードの内部リード部とを電気
的に接続する工程と、 （６）下面外周部に複数の突起の形成されたキャップを
前記ベース基板上に接着し、前記半導体チップをベース
基板とキャップとによって形成されるキャビティ内に封
止する工程と、を有することを特徴とする半導体装置の
製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6216550A JP2600617B2 (ja) | 1994-08-18 | 1994-08-18 | 半導体装置およびその製造方法 |
| US08/511,618 US5783426A (en) | 1994-08-18 | 1995-08-07 | Semiconductor device having semiconductor chip mounted in package having cavity and method for fabricating the same |
| KR1019950025464A KR100206077B1 (ko) | 1994-08-18 | 1995-08-18 | 공동을 갖는 패키지에 실장되는 반도체칩을 가지는 반도체 장치 및 그의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6216550A JP2600617B2 (ja) | 1994-08-18 | 1994-08-18 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0864715A JPH0864715A (ja) | 1996-03-08 |
| JP2600617B2 true JP2600617B2 (ja) | 1997-04-16 |
Family
ID=16690199
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6216550A Expired - Lifetime JP2600617B2 (ja) | 1994-08-18 | 1994-08-18 | 半導体装置およびその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5783426A (ja) |
| JP (1) | JP2600617B2 (ja) |
| KR (1) | KR100206077B1 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000150730A (ja) * | 1998-11-17 | 2000-05-30 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| US6989122B1 (en) * | 2002-10-17 | 2006-01-24 | National Semiconductor Corporation | Techniques for manufacturing flash-free contacts on a semiconductor package |
| US7732252B2 (en) * | 2008-10-09 | 2010-06-08 | Stats Chippac Ltd. | Multi-chip package system incorporating an internal stacking module with support protrusions |
| FR2957192B1 (fr) * | 2010-03-03 | 2013-10-25 | Hispano Suiza Sa | Module electronique de puissance pour un actionneur pour aeronef |
| CN110752282B (zh) * | 2019-11-29 | 2024-06-11 | 华引芯（武汉）科技有限公司 | 一种具有高光效和高可靠性的uv led器件及其制备方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01164051A (ja) * | 1987-12-21 | 1989-06-28 | Hitachi Chem Co Ltd | 半導体類のパッケージ成形方法 |
| US5256901A (en) * | 1988-12-26 | 1993-10-26 | Ngk Insulators, Ltd. | Ceramic package for memory semiconductor |
| US5278429A (en) * | 1989-12-19 | 1994-01-11 | Fujitsu Limited | Semiconductor device having improved adhesive structure and method of producing same |
| US5293511A (en) * | 1993-03-16 | 1994-03-08 | Texas Instruments Incorporated | Package for a semiconductor device |
| JP3003452B2 (ja) * | 1993-04-08 | 2000-01-31 | 富士電機株式会社 | 二つの導体の導通接触構造 |
| JPH0766331A (ja) * | 1993-08-02 | 1995-03-10 | Motorola Inc | 半導体デバイス・パッケージの製造方法 |
-
1994
- 1994-08-18 JP JP6216550A patent/JP2600617B2/ja not_active Expired - Lifetime
-
1995
- 1995-08-07 US US08/511,618 patent/US5783426A/en not_active Expired - Fee Related
- 1995-08-18 KR KR1019950025464A patent/KR100206077B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0864715A (ja) | 1996-03-08 |
| US5783426A (en) | 1998-07-21 |
| KR100206077B1 (ko) | 1999-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2972096B2 (ja) | 樹脂封止型半導体装置 | |
| JP2882780B2 (ja) | リードフレームに液状の接着剤を塗布して形成された接着層を有するリードオンチップ半導体パッケージ及びその製造方法 | |
| US4974057A (en) | Semiconductor device package with circuit board and resin | |
| JPH11260856A (ja) | 半導体装置及びその製造方法並びに半導体装置の実装構造 | |
| WO2021164386A1 (zh) | 方形扁平无引脚封装结构及其制备方法、以及电子器件 | |
| JP2000294715A (ja) | 半導体装置及び半導体装置の製造方法 | |
| TWI292213B (ja) | ||
| JP2600617B2 (ja) | 半導体装置およびその製造方法 | |
| JPH1050918A (ja) | リードフレームに液状の接着剤を塗布して形成された不連続的な接着層を有するリードオンチップ半導体パッケージ及びその製造方法 | |
| JP4822038B2 (ja) | ディスクリート用パッケージ及びその製造方法並びにそれに用いるリードフレーム | |
| JP2634249B2 (ja) | 半導体集積回路モジュール | |
| JPH06295971A (ja) | 半導体装置及びそのリードフレーム | |
| JP2000150725A (ja) | 半導体装置およびその製造方法 | |
| JP2001177007A (ja) | 半導体装置及びその製造方法 | |
| US7436060B2 (en) | Semiconductor package and process utilizing pre-formed mold cap and heatspreader assembly | |
| KR20000011664A (ko) | 반도체장치및그제조방법 | |
| JP4109995B2 (ja) | 半導体装置 | |
| JP2570123B2 (ja) | 半導体装置及びその製造方法 | |
| JP4688647B2 (ja) | 半導体装置とその製造方法 | |
| KR0119730Y1 (ko) | 버텀 리드형 반도체 패키지 | |
| JP3051225B2 (ja) | 集積回路用パッケージ | |
| JP2001015644A (ja) | 半導体パッケージ及びその製造方法 | |
| JPH1126643A (ja) | 半導体装置 | |
| JPH04284650A (ja) | Ｏリングパッケージ | |
| JPS61240664A (ja) | 半導体装置 |