[go: up one dir, main page]

JPH0766331A - 半導体デバイス・パッケージの製造方法 - Google Patents

半導体デバイス・パッケージの製造方法

Info

Publication number
JPH0766331A
JPH0766331A JP6193886A JP19388694A JPH0766331A JP H0766331 A JPH0766331 A JP H0766331A JP 6193886 A JP6193886 A JP 6193886A JP 19388694 A JP19388694 A JP 19388694A JP H0766331 A JPH0766331 A JP H0766331A
Authority
JP
Japan
Prior art keywords
semiconductor die
molding material
protective lid
semiconductor
die
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6193886A
Other languages
English (en)
Inventor
James H Knapp
ジェームス・エイチ・ナップ
Keith E Nelson
キース・イー・ニールソン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of JPH0766331A publication Critical patent/JPH0766331A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H01L2924/1616—Cavity shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 【目的】 改良された半導体デバイス・パッケージの製
造方法が提供される。 【構成】 半導体ダイ１６は支持基板１０，１２に付着
される。保護蓋２０は、半導体ダイ１６を介して支持基
板１０，１２に付着される。保護蓋２０は成形材料２８
によって部分的に封止される。保護蓋２０は、成形材料
３０が、半導体ダイ１６および関連のワイヤ・ボンディ
ングされたワイヤ１８に接触するのを防ぐ。保護蓋２０
の一部３０は露出されたままにする。このため、現在の
製品設計および組立工程に適合するモールド・パッケー
ジが提供され、しかも成形材料がダイ１６およびワイヤ
１８に接触することによって生じる欠点が回避される。
また、露出された保護蓋３０は、パッケージに対して優
れた熱放散力を提供する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は一般に半導体デバイスに
関し、さらに詳しくは成形材料によって構成される半導
体デバイス・パッケージに関する。
【０００２】
【従来の技術】従来、多くの半導体デバイスは、樹脂で
封止されることによりパッケージされる。この業界で通
常使用される成形材料はノボラック（ｎｏｖａｌａｃ）
形エポキシによって構成される。
【０００３】より具体的にいえば、従来の半導体デバイ
ス・パッケージは通常、支持基板によって構成され、そ
の上にダイがマウントされる。この基板は、プリント配
線板，ヒートシンク，リードフレーム，もしくはこれら
と同等のもの，またはこれらを一体的に組み合わせたも
のによって構成できる。電気接続は通常、ワイヤ・ボン
ディングを介して施される。従来、支持基板，ダイおよ
びワイヤ・ボンドはその後、成形材料によって完全に封
止される。通常、リードは成形材料から伸び、デバイス
との電気接続を設ける。これに代わる方法として、導電
バンプが、半導体ダイとの電気接続を設けてもよい。
【０００４】ワイヤおよび半導体ダイを成形材料内に完
全に封止することを含めた、従来のパッケージング技術
は、多くの重大な欠点をもたらす。たとえば、鋳造工程
中に、ワイヤ・ボンディングされたワイヤに成形材料が
接触する。ワイヤ同士が互いに引っ張られて短絡を起こ
す。また、成形材料がワイヤの上を移動するに伴い、ワ
イヤ・ボンドが破損するおそれがある。これを回避する
ため、従来の鋳造工程では、成形材料の粘度を徹底的に
高くして、これによりワイヤへの障害を最低限に抑えな
ければならない。また、所要の粘度を得るために、特殊
で極めて高価な成形材料を使用する。
【０００５】従来のパッケージング工程で生じるさらな
る欠点は、成形材料が半導体ダイから剥離することであ
る。理想的には、成形材料がダイを完全に封止し、デバ
イスの寿命を通じて、ダイと常に接触状態にあることが
望ましい。しかしながら、実際には、ダイと成形材料と
の間で膨張係数など温度特性が違うために、成形材料が
ダイから分離することが起こる可能性がある。従来、こ
の問題は、温度特性が、半導体ダイおよびその他の封止
される材料と似通っている極めて高価な成形材料を採用
することにより、部分的に解決される。ダイの大きさが
大きくなるにつれ、この問題は深刻化する。
【０００６】これに関連して、ダイ表面上の成形材料
が、デバイスに応力関連の障害を招くおそれもある。た
とえば、応力は、ダイ表面上で金属の移動を生じる可能
性がある。また、成形材料とダイとのインタフェースに
おける応力、および成形材料と空気との誘導特性の違い
によって、電気性能に有害な効果を及ぼすおそれがあ
る。
【０００７】従来のパッケージング技術で経験されるも
う一つの欠点は、ポップコーン現象として特徴づけられ
る。鋳造工程中、小さなボイド（void）が、デバイス・
パッケージ内部深くに形成される。このボイドに水分が
溜まる可能性がある。デバイスが製品に組み込まれる
際、半田をフローさせるために、通常、その温度が大幅
に上昇する。高温では、ボイドに溜まった水分が気化
し、これによりその部分が破裂する。この問題に対する
従来の解決策には、厳密な鋳造工程パラメータの採用，
高価な成形材料，およびデバイスに広範な硬化およびド
ライ・パッキング（dry packing ）を施すことが含まれ
る。これらの解決策はそれぞれ、半導体デバイスのコス
トを大幅に上昇させ、歩留まりにマイナスの影響を及ぼ
す。
【０００８】従来のパッケージング技術のさらなる制約
事項には、１つのパッケージ・デバイスを形成するため
に封止できる半導体ダイの数に対する制限をはじめ、成
形材料内におけるダイおよびワイヤ・レイアウトの複雑
度に対する制限が含まれる。
【０００９】
【発明が解決しようとする課題】上記のような欠点にも
拘らず、本質的にモールド・パッケージである半導体パ
ッケージを提供することが極めて望ましい。これは、モ
ールド・パッケージが頑丈で、極めてコスト効果が高い
からである。また、業界は製品設計にモールド・パッケ
ージを使用することが習慣化しており、組立工程は、モ
ールド・パッケージを用いるように作られている。した
がって、モールド・パッケージを提供し、しかも、従来
のパッケージングにより生じる欠点を排除するデバイス
・パッケージング技術が必要とされる。
【００１０】具体的には、工程中、ワイヤ・ボンディン
グされたワイヤおよび半導体ダイに、成形材料が接触し
ない技術を提供することが望ましい。これにより、ワイ
ヤが互いに短絡したり、または分離する可能性が排除さ
れる。また、デバイスの寿命の間、成形材料が、半導体
ダイと接触しないことが望ましい。これにより、成形材
料と半導体ダイとが分離する可能性が排除される。ま
た、成形材料がダイを被覆することによって生じる応力
関連の問題も排除される。さらに、成形材料は、完成デ
バイスの周辺部付近にのみ提供されることが望ましい。
これにより、ボイドおよびポップコーン状態に対する懸
念が大幅に減じよう。
【００１１】
【課題を解決するための手段】要約すれば、本発明は、
モールド・パッケージであるが、従来のパッケージング
技術で一般に生じる欠点を持たない半導体デバイス・パ
ッケージを製造する方法を提供する。半導体ダイの提供
を含む方法が提供される。半導体ダイは支持基板に付着
される。半導体ダイは保護蓋でカバーされる。また、保
護蓋は、成形材料によって一部分が封止され、保護蓋の
一部が露出されたまま残されるようにする。
【００１２】
【実施例】一般に、本発明の方法は、従来のパッケージ
ング技術に関連する重大な欠点を持たない鋳造デバイス
・パッケージを提供できる。本発明により作られる好適
なデバイスは、デバイスが組み込まれる製品の設計を変
更せずに、従来型パッケージ・デバイスに取って替わる
ことが可能である。事実、本発明の方法により作られる
好適なデバイスは、従来型半導体デバイス・パッケージ
と外観も動作もそっくりであるが、従来の鋳造工程に関
連する多くの問題を生じない。また、この好適なデバイ
スは、半導体ダイが成形材料によって封止されないの
で、熱放散能力に優れている。
【００１３】図を見ると、図１は、本発明の方法により
作られる好適な半導体デバイス・パッケージの断面図で
ある。図１に示すデバイスはヒートシンク１０によって
構成される。プリント配線板１２はヒートシンク１０に
付着される。プリント配線板１２が完全にヒートシンク
１０を囲んでいることを理解されたい。リード線１４
は、プリント配線板１２の周囲に配線される。リード線
１４は、外部デバイスとの電気接続を提供する。プリン
ト配線板１２とヒートシンク１０とが結合して、支持基
板を提供する。
【００１４】半導体ダイ１６は、ヒートシンク１０に付
着される。半導体ダイ１６は、１つの電子デバイス，モ
ノリシック集積回路などによって構成できる。半導体ダ
イ１６は、ワイヤ・ボンディングされた複数のワイヤ
（ワイヤ１８で表す）を介してプリント配線板１２と電
気的に結合される。ワイヤ・ボンディングされたワイヤ
１８は図に示すように、従来のワイヤ・ボンディング技
術の結果、曲線形状を有する。
【００１５】本発明の方法によれば、ワイヤ・ボンディ
ング・ワイヤ１８および半導体ダイ１６は、保護蓋２０
によってカバーされる。保護蓋２０は、隆起部分２２に
よって構成され、これは、複数のワイヤ１８の形状に合
致する形状をとる。このため、隆起部分２２によって、
保護蓋２０はワイヤ１８を回避せしめる。また、保護蓋
２０は、低い部分２４によって構成される。低い部分２
４は、半導体ダイ１６が画定する平面に対して平行な平
面内で、可能な限り半導体ダイ１６の付近に配置され
る。低い部分２４は、可能な限り半導体ダイ１６の付近
に配置されて、熱放散力を高める。
【００１６】半導体ダイ１６は、作業中かなり熱せられ
ることを理解されたい。図１に示す実施例では、熱は、
半導体ダイ１６から保護蓋２０の低い部分２４に放射さ
れる。ついで、この熱が、保護蓋２０全体に配分され
て、放散される。
【００１７】保護蓋２０は、１９９３年４月２６日に出
願された同時係属出願の米国特許出願番号第０８／０５
１９５４号に開示される鉄とアルミニウムの積層によっ
て構成されるのが望ましく、この同時係属出願は言及に
よりここに包含される。同時係属出願に詳述されるよう
に、保護蓋２０を構成する材料は、保護蓋２０によって
カバーされる半導体ダイおよび支持基板部材と適合する
熱特性をもつように意図される。また、蓋２０の材料
は、個々の用途に応じて、一定の電気的パラメータを最
適化するように選択される。
【００１８】より具体的には、蓋２０の材料の選択は、
最適化したいパラメータによって異なる。たとえば、導
線インダクタンスおよび共振周波数を最適化したいデジ
タル回路用途に適する材料は、鉄の層とアルミニウムの
層によって構成されるバイメタル積層キャップである。
鉄の層は約１５０マイクロメートルの厚さを有し、アル
ミニウム層は約４５０マイクロメートルの厚さを有する
ことが望ましい。バイメタル構造物の鉄側は半導体ダイ
に面する。一方、１ギガヘルツ以上で動作するアナログ
用途では、インピーダンス整合を最適化することが望ま
しい。上記の材料はアナログ用途に適しているが、最適
化を達成するには、アルミニウム側が半導体ダイ１６に
面するように保護蓋２０を配置する。銅によって構成さ
れる保護蓋２０はアナログ用途にも適する。また、熱膨
張係数の整合が望ましい場合には、バイメタルの保護蓋
が所要の結果を提供する。
【００１９】保護蓋２０はさらに、ロック部分２６によ
って構成される。ロック部分２６は、封止成形材料２８
と支持基板（この場合はプリント配線板１２）とに接す
る表面積を提供するロック機構である。好適なロック部
分２６は、プリント配線板１２からの高さが、蓋に使用
されるメタル・シートの厚さの約１．５倍あるのが望ま
しい。この比率は、封止成形材料に対する望ましいロッ
クを提供する。
【００２０】保護蓋２０は、共形接着剤（conformal ad
hesive）を用いて支持基板に付着される。この接着剤
は、液状，テープ状または鋳造個体での塗布を含む、種
々の周知の方法によって塗布できる。
【００２１】ロック機構２６は、成形材料２８とインタ
フェースし、成形材料内へと伸びる。成形材料２８は、
一般的な成形材料としてよく知られるノボラック形エポ
キシによって構成される。本発明の重要かつ有利な側面
は、成形材料２８が保護蓋２０のごく一部しか封止しな
いことである。ライン３０によって示される保護蓋２０
の一部分は露出されたままである。この露出部分によっ
て、半導体ダイ１６が発生する熱が、パッケージから効
率良く放射される。このため、好適なデバイスは、成形
材料が完全に半導体ダイの上部表面を封止して、発生し
た熱をとらえる従来型鋳造デバイスに比べて、熱放射に
優れる。注意すべき重要なことは、半導体ダイが発生す
る熱の大部分が上部表面で生じることである。本発明の
方法により作られるデバイスは、上部表面付近に放熱装
置，蓋２０を配置する。一方、従来型パッケージは、熱
を放散するのに、ダイの底部に付着されるヒートシンク
に依存する。このため、従来型パッケージでは、熱が半
導体ダイの厚さ全体に浸透するはずである。
【００２２】上記の説明に沿って、図１は、半導体ダ
イ、およびワイヤ・ボンディングされたワイヤが成形材
料から保護されるモールド・パッケージを示す。成形材
料はワイヤ１８に浸透して半導体ダイ１６と接触するこ
とはないので、重要な鋳造工程パラメータの多くは大幅
に緩和される。成形材料は、ワイヤ１８の損傷を回避す
るのに粘度がほとんどなくてもよい。また、成形材料は
半導体ダイ１６に対し熱的に厳密に整合する必要はな
い。また、水分が溜まるモールド・ボイドは、歩留まり
にほとんど影響を及ぼさない。したがって、従来型パッ
ケージング技術において、極めて高価な成形材料および
極めて厳密な工程パラメータが必要とされる場合でも、
本発明の方法に従えば、かなり安価な材料および広範な
工程パラメータが可能となる。たとえば、従来型デバイ
スは１ポンド当り７．５０ドルの材料を用いて５００ｐ
ｓｉで鋳造できるが、本発明の方法により作られるデバ
イスは、１ポンド当り０．３０ドルというわずかなコス
トの成形材料を用いて５０ｐｓｉで鋳造できる。当業者
は、個々の用途に応じて、成形材料および工程パラメー
タが変化する可能性があるが、いずれも本発明の方法の
適用範囲内にあることを理解しよう。
【００２３】本発明の方法によるもう一つの利点は、広
範な成形後硬化およびドライ・パッキング工程の必要性
が排除されることである。成形材料２８は、半導体ダイ
１６およびワイヤ１８を含むデバイスの大部分と接触し
ないので、硬化によって強化されるポリマーの架橋形成
の度合いはほとんど重要でない。また、鋳造材料が大幅
に減少し、デバイスの能動部分付近に成形材料が常に存
在するわけではないので、ボイドおよびポップコーン状
態が歩留まりにそれほど強い影響を及ぼさない。本発明
の方法により作られるデバイスが提供するもう一つの利
点は、電磁波シールドが強化されることである。保護蓋
２０は金属によって構成されるので、これは、蓋２０と
ダイ１６との間に形成される凹部に、保護蓋２０を通じ
て、電磁界が出たり入ったりするのを防ぐ。蓋２０がデ
バイスの電気的接地と結合される場合、遮蔽はさらに強
化される。
【００２４】図２は、本発明の方法により作られる別の
デバイスを示す。図２は複数チップ・デバイス４０によ
って構成される。図２のデバイスを見ると、本発明の方
法を採用して、複雑なレイアウトを持つ極めて複雑な複
数ダイ・デバイスを作れることが分かる。より具体的に
言えば、デバイス４０は、支持基板４２によって構成さ
れる。支持基板４２は、デバイス４０の各種ダイと相互
接続できるプリント配線板によって構成される。支持基
板４２は、第１表面４４および第２表面４６によって構
成される。半導体ダイ４８，５０は第２表面４６に付着
される。ダイ５２は第１表面４４に付着される。保護蓋
５４は半導体ダイ５２をカバーする。保護蓋５４は、図
１に示すように保護蓋２０がプリント配線板１２に付着
されるのと同じように、第１表面４４に付着される。保
護蓋５４はさらに、ロック部分５６によって構成され
る。ロック部分５６は、図１に示すロック部分２６と似
通っているが、成形材料との接点をさらに付加するため
に、２つの保持リブによって構成される。ロック部分５
６を備えた保護蓋５４を見ると、本発明の方法によっ
て、種々の蓋形状およびロック部分を使用できることが
分かる。
【００２５】半導体ダイ４８は保護蓋５８によってカバ
ーされる。この代替的実施例によれば、保護蓋５８は完
全に封止される。完全に封止された保護蓋は、半導体ダ
イ４８からの熱放散が特に問題にならない場合に使用で
きる。また、半導体ダイ５０には保護蓋がまったくな
い。たとえば、ワイヤ・ボンディングされたワイヤをほ
とんど持たない極めて小型の半導体ダイの場合には、蓋
を使用できない。
【００２６】図２に示すデバイス４０を見ると、デバイ
ス全体の形状、および各ダイの保護蓋は、費用効果分析
とともに、各ダイの個々の特性（例：大きさ，熱，電気
的複雑度）によって決まることが分かる。図には示さな
いが、１つの保護蓋で複数のダイをカバーすることがで
きる。
【００２７】図３は、本発明により作られるもう一つの
代替的デバイスを示す。図３はデバイス６０を示す。デ
バイス６０は、いくつかの明かな点において、上記のデ
バイスとは異なる。デバイス６０は金属リードフレーム
６２によって構成される。金属リードフレーム６２は、
上記デバイスのプリント配線板とは対照的である。金属
リードフレーム６２は、ヒートシンク６４に対して電気
的に絶縁される形で付着される。金属リードフレーム６
２およびヒートシンク６４は結合して、支持基板を提供
する。
【００２８】半導体ダイ６６はヒートシンク６４に付着
される。半導体ダイ６６は、ワイヤ・ボンディングされ
たワイヤ６８を介してリードフレーム６２の各リードに
電気的に結合される。保護蓋７０はワイヤ６８および半
導体ダイ６６をカバーする。保護蓋７０はモールド接着
剤７２によってリードフレーム６２に付着される。モー
ルド・エポキシ７２は電気的に絶縁性であることを理解
されたい。
【００２９】保護蓋７０はさらにロック部分７４によっ
て構成される。ロック部分７４は単に、成形材料とのロ
ックおよび保護蓋に対する剛性を提供するために、上向
きのコーナーによって構成される。
【００３０】デバイス６０はさらに成形材料７６によっ
て構成される。成形材料７６はロック部分７４まで伸び
るが、蓋７０の隆起部分７１までは達しない。むしろ、
材料７６の範囲は端部７３のところで終わる。この構成
は、隆起部分７１にかかる成形圧力を最低限に抑える場
合に望ましい。
【００３１】よって、改良型の半導体デバイス・パッケ
ージを形成する方法が提供されることを認識されたい。
この方法は、現在の製品および組立工程と適合する鋳造
デバイスを提供でき、しかも従来の鋳造技術に関連した
多くの重要な欠点を被らない。また、本発明の方法は、
半導体ダイの上部に露出された放熱キャップが配置され
ることにより、従来のモールド・パッケージに比べて熱
放散に優れたデバイスを提供する。
【図面の簡単な説明】
【図１】本発明の方法により作られる好適な半導体デバ
イス・パッケージの断面図である。
【図２】本発明の方法により作られる第１案の半導体デ
バイス・パッケージの断面図である。
【図３】本発明の方法により作られた第２案の半導体デ
バイス・パッケージの断面図である。
【符号の説明】
１０ ヒートシンク １２ プリント配線板 １４ リード線 １６ 半導体ダイ １８ ワイヤ ２０ 保護蓋 ２２ 隆起部分 ２４ 低い部分 ２６ ロック機構 ２８ 成形材 ３０ 保護蓋の露出された部分 ４０ 複数チップ・デバイス ４２ 支持基板 ４４ 第１表面 ４６ 第２表面 ４８ 半導体ダイ ５０，５２ 半導体ダイ ５４，５８ 保護蓋 ５６ ロック部分 ６０ デバイス ６２ 金属リードフレーム ６４ ヒートシンク ６６ 半導体ダイ ６８ ワイヤ・ボンディングされたワイヤ ７０ 保護蓋 ７１ 隆起部分 ７２ モールド・エポキシ ７３ 端部 ７４ ロック部分 ７６ 成形材料

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 半導体デバイス・パッケージを製作する
    方法であって：プリント配線板（１２）によって構成さ
    れる支持基板（１０，１２）を設ける段階；前記支持基
    板（１０）の第１表面に第１半導体ダイ（１６）を付着
    する段階；前記半導体ダイを、前記プリント配線板に、
    複数のワイヤ（１８）を使って電気的に接続する段階；
    前記複数のワイヤ（１８）および前記第１半導体ダイ
    （１６）を、前記ワイヤを回避するために形成される第
    １保護蓋（２０）によってカバーする段階；および、 前記第１保護蓋（２０）を成形材料（２８）によって部
    分的に封止して、前記第１保護蓋の一部（３０）を露出
    したまま残す段階；によって構成されることを特徴とす
    る方法。
  2. 【請求項２】 半導体デバイス・パッケージを作る方法
    であって：半導体ダイ（１６）を設ける段階；前記半導
    体ダイ（１６）を支持基板（１０）に付着する段階；前
    記半導体ダイを保護蓋（２０）によってカバーする段
    階；および、 前記保護蓋（２０）を成形材料（２８）によって部分的
    に封止して、前記保護蓋の一部（３０）を露出したまま
    残す段階；によって構成されることを特徴とする方法。
  3. 【請求項３】 半導体デバイス・パッケージであって：
    支持基板（１０，１２）；前記支持基板（１０）に付着
    される半導体ダイ（１６）；前記半導体ダイ（１６）を
    カバーする保護蓋（２０）；および、 前記保護蓋（２０）を部分的に封止し、前記保護蓋の一
    部（３０）を露出したまま残す成形材料（２８）；によ
    って構成されることを特徴とする半導体デバイス・パッ
    ケージ。
JP6193886A 1993-08-02 1994-07-27 半導体デバイス・パッケージの製造方法 Pending JPH0766331A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10023693A 1993-08-02 1993-08-02
US100236 1993-08-02

Publications (1)

Publication Number Publication Date
JPH0766331A true JPH0766331A (ja) 1995-03-10

Family

ID=22278757

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6193886A Pending JPH0766331A (ja) 1993-08-02 1994-07-27 半導体デバイス・パッケージの製造方法

Country Status (4)

Country Link
US (1) US5468910A (ja)
EP (1) EP0638925A1 (ja)
JP (1) JPH0766331A (ja)
KR (1) KR950007070A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102683223A (zh) * 2011-03-16 2012-09-19 瑞萨电子株式会社 半导体器件制造方法和半导体器件
JP2013069961A (ja) * 2011-09-26 2013-04-18 Nec Corp 中空封止構造の製造方法および中空封止構造
JP2013197520A (ja) * 2012-03-22 2013-09-30 Nec Corp 中空封止構造及びそれを備えた中空パッケージ
JP2015015477A (ja) * 2014-08-06 2015-01-22 ルネサスエレクトロニクス株式会社 半導体装置
JP2015130492A (ja) * 2013-12-05 2015-07-16 ローム株式会社 半導体モジュール
CN114582815A (zh) * 2022-05-05 2022-06-03 甬矽电子(宁波)股份有限公司 散热盖、封装结构和封装结构制作方法

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5811050A (en) * 1994-06-06 1998-09-22 Gabower; John F. Electromagnetic interference shield for electronic devices
JP2600617B2 (ja) * 1994-08-18 1997-04-16 日本電気株式会社 半導体装置およびその製造方法
US6075289A (en) * 1996-10-24 2000-06-13 Tessera, Inc. Thermally enhanced packaged semiconductor assemblies
JPH10190263A (ja) * 1996-12-27 1998-07-21 Alps Electric Co Ltd 電子部品の放熱構造
US6040625A (en) * 1997-09-25 2000-03-21 I/O Sensors, Inc. Sensor package arrangement
US6222122B1 (en) * 1998-01-13 2001-04-24 Sun Microsystems, Inc. Sealed liquid-filled module and method of forming same
US6241153B1 (en) 1998-03-17 2001-06-05 Cardxx, Inc. Method for making tamper-preventing, contact-type, smart cards
FR2778817B1 (fr) * 1998-05-18 2000-06-30 Remy Kirchdoerffer Procede de fabrication d'un appareil ou d'un instrument par surmoulage et appareil ou instrument ainsi obtenu
TW418511B (en) * 1998-10-12 2001-01-11 Siliconware Precision Industries Co Ltd Packaged device of exposed heat sink
TW388976B (en) * 1998-10-21 2000-05-01 Siliconware Precision Industries Co Ltd Semiconductor package with fully exposed heat sink
US6583987B2 (en) * 1999-02-26 2003-06-24 Intel Corporation Electromagnetic interference and heatsinking
JP3724979B2 (ja) * 1999-04-27 2005-12-07 富士通株式会社 半導体装置
TW427555U (en) * 1999-10-06 2001-03-21 Shen Ming Tung Semiconductor device
AU781695B2 (en) * 1999-11-10 2005-06-09 Pierre Elefteriou Process for the production of an apparatus or instrument by overmolding and apparatus or instrument thus obtained
US6768654B2 (en) * 2000-09-18 2004-07-27 Wavezero, Inc. Multi-layered structures and methods for manufacturing the multi-layered structures
US6472251B1 (en) 2001-04-09 2002-10-29 Delphi Technologies, Inc. Method for integrated circuit packaging
US7015457B2 (en) * 2002-03-18 2006-03-21 Honeywell International Inc. Spectrally tunable detector
US20070133001A1 (en) * 2001-09-12 2007-06-14 Honeywell International Inc. Laser sensor having a block ring activity
TW559337U (en) * 2001-12-07 2003-10-21 Siliconware Precision Industries Co Ltd Semiconductor packaging apparatus having heat dissipation structure
US7470894B2 (en) * 2002-03-18 2008-12-30 Honeywell International Inc. Multi-substrate package assembly
US7276798B2 (en) * 2002-05-23 2007-10-02 Honeywell International Inc. Integral topside vacuum package
US20040032021A1 (en) * 2002-08-16 2004-02-19 Wen-Lo Shieh Structure of a heat dissipation fin
SG111092A1 (en) 2002-11-15 2005-05-30 St Microelectronics Pte Ltd Semiconductor device package and method of manufacture
CN1774959A (zh) * 2003-04-15 2006-05-17 波零公司 用于印刷电路板的电磁干扰屏蔽
US7342298B1 (en) * 2004-03-09 2008-03-11 Xilinx, Inc. Metal lid with improved adhesion to package substrate
US7902534B2 (en) * 2004-09-28 2011-03-08 Honeywell International Inc. Cavity ring down system having a common input/output port
US7586114B2 (en) * 2004-09-28 2009-09-08 Honeywell International Inc. Optical cavity system having an orthogonal input
JP2008537215A (ja) 2005-03-23 2008-09-11 カードエックスエックス インコーポレイテッド 高品質外面を有する等方性熱硬化接着材料を使用して集積電子機器を備えた最新スマートカードを製造する方法。
WO2007002644A2 (en) * 2005-06-27 2007-01-04 Lamina Lighting, Inc. Light emitting diode package and method for making same
US7582951B2 (en) 2005-10-20 2009-09-01 Broadcom Corporation Methods and apparatus for improved thermal performance and electromagnetic interference (EMI) shielding in leadframe integrated circuit (IC) packages
US7656532B2 (en) * 2006-04-18 2010-02-02 Honeywell International Inc. Cavity ring-down spectrometer having mirror isolation
US7714453B2 (en) 2006-05-12 2010-05-11 Broadcom Corporation Interconnect structure and formation for package stacking of molded plastic area array package
US8183680B2 (en) 2006-05-16 2012-05-22 Broadcom Corporation No-lead IC packages having integrated heat spreader for electromagnetic interference (EMI) shielding and thermal enhancement
US7808087B2 (en) 2006-06-01 2010-10-05 Broadcom Corporation Leadframe IC packages having top and bottom integrated heat spreaders
US8581381B2 (en) 2006-06-20 2013-11-12 Broadcom Corporation Integrated circuit (IC) package stacking and IC packages formed by same
US7649189B2 (en) * 2006-12-04 2010-01-19 Honeywell International Inc. CRDS mirror for normal incidence fiber optic coupling
US8183687B2 (en) * 2007-02-16 2012-05-22 Broadcom Corporation Interposer for die stacking in semiconductor packages and the method of making the same
US20080207016A1 (en) * 2007-02-28 2008-08-28 Kuan-Hsing Li Communications module
US7872335B2 (en) * 2007-06-08 2011-01-18 Broadcom Corporation Lead frame-BGA package with enhanced thermal performance and I/O counts
US7875965B2 (en) * 2008-03-18 2011-01-25 Mediatek Inc. Semiconductor chip package
US7663756B2 (en) * 2008-07-21 2010-02-16 Honeywell International Inc Cavity enhanced photo acoustic gas sensor
US7864326B2 (en) 2008-10-30 2011-01-04 Honeywell International Inc. Compact gas sensor using high reflectance terahertz mirror and related system and method
US8198590B2 (en) 2008-10-30 2012-06-12 Honeywell International Inc. High reflectance terahertz mirror and related method
US8437000B2 (en) 2010-06-29 2013-05-07 Honeywell International Inc. Multiple wavelength cavity ring down gas sensor
US8269972B2 (en) 2010-06-29 2012-09-18 Honeywell International Inc. Beam intensity detection in a cavity ring down sensor
US8810028B1 (en) * 2010-06-30 2014-08-19 Xilinx, Inc. Integrated circuit packaging devices and methods
US8322191B2 (en) 2010-06-30 2012-12-04 Honeywell International Inc. Enhanced cavity for a photoacoustic gas sensor

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3292050A (en) * 1965-08-19 1966-12-13 Gen Electric Mounting of solid state electronic components
US3469148A (en) * 1967-11-08 1969-09-23 Gen Motors Corp Protectively covered hybrid microcircuits
US3735211A (en) * 1971-06-21 1973-05-22 Fairchild Camera Instr Co Semiconductor package containing a dual epoxy and metal seal between a cover and a substrate, and method for forming said seal
US3745422A (en) * 1972-03-07 1973-07-10 Motorola Inc Power semi-conductor device mountable on either its top or bottom surface
US3874549A (en) * 1972-05-26 1975-04-01 Norman Hascoe Hermetic sealing cover for a container for a semiconductor device
US4114177A (en) * 1975-05-01 1978-09-12 Bell Telephone Laboratories, Incorporated Optically coupled device with diffusely reflecting enclosure
JPS62229860A (ja) * 1986-03-28 1987-10-08 Matsushita Electric Works Ltd Ｉｃの封止構造
US5108955A (en) * 1988-10-27 1992-04-28 Citizen Watch Co., Ltd. Method of making a resin encapsulated pin grid array with integral heatsink
US5157478A (en) * 1989-04-19 1992-10-20 Mitsubishi Denki Kabushiki Kaisha Tape automated bonding packaged semiconductor device incorporating a heat sink
JP2530056B2 (ja) * 1989-09-14 1996-09-04 株式会社東芝 樹脂封止型半導体装置及びその製造方法
JPH03273667A (ja) * 1990-03-23 1991-12-04 Mitsubishi Materials Corp 樹脂封止型混成集積回路
US5120678A (en) * 1990-11-05 1992-06-09 Motorola Inc. Electrical component package comprising polymer-reinforced solder bump interconnection
US5243133A (en) * 1992-02-18 1993-09-07 International Business Machines, Inc. Ceramic chip carrier with lead frame or edge clip

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102683223A (zh) * 2011-03-16 2012-09-19 瑞萨电子株式会社 半导体器件制造方法和半导体器件
JP2012195417A (ja) * 2011-03-16 2012-10-11 Renesas Electronics Corp 半導体装置の製造方法および半導体装置
JP2013069961A (ja) * 2011-09-26 2013-04-18 Nec Corp 中空封止構造の製造方法および中空封止構造
JP2013197520A (ja) * 2012-03-22 2013-09-30 Nec Corp 中空封止構造及びそれを備えた中空パッケージ
JP2015130492A (ja) * 2013-12-05 2015-07-16 ローム株式会社 半導体モジュール
JP2015015477A (ja) * 2014-08-06 2015-01-22 ルネサスエレクトロニクス株式会社 半導体装置
CN114582815A (zh) * 2022-05-05 2022-06-03 甬矽电子(宁波)股份有限公司 散热盖、封装结构和封装结构制作方法
CN114582815B (zh) * 2022-05-05 2022-11-01 甬矽电子(宁波)股份有限公司 散热盖、封装结构和封装结构制作方法

Also Published As

Publication number Publication date
US5468910A (en) 1995-11-21
KR950007070A (ko) 1995-03-21
EP0638925A1 (en) 1995-02-15

Similar Documents

Publication Publication Date Title
JPH0766331A (ja) 半導体デバイス・パッケージの製造方法
US7126218B1 (en) Embedded heat spreader ball grid array
US6853070B2 (en) Die-down ball grid array package with die-attached heat spreader and method for making the same
KR100262180B1 (ko) 수지밀봉형반도체장치및그의제조방법
US7482204B2 (en) Chip packaging process
US6731015B2 (en) Super low profile package with stacked dies
US7521783B2 (en) Ultra thin image sensor package structure and method for fabrication
US6215175B1 (en) Semiconductor package having metal foil die mounting plate
US6984785B1 (en) Thermally enhanced cavity-down integrated circuit package
US7944062B2 (en) Air cavity package for a semiconductor die and methods of forming the air cavity package
US6372552B1 (en) Semiconductor device, ball grid array connection system, and method of making
JPH0621276A (ja) 熱強化型半導体素子およびその製造方法
US7838417B2 (en) Semiconductor package with a chip on a support plate
US9449903B2 (en) Ball grid array package with improved thermal characteristics
US5441918A (en) Method of making integrated circuit die package
US5964030A (en) Mold flow regulating dam ring
US11810839B2 (en) Semiconductor package with die stacked on surface mounted devices
JP2002093992A (ja) 半導体装置及びその製造方法
US7221042B2 (en) Leadframe designs for integrated circuit plastic packages
JP2905609B2 (ja) 樹脂封止型半導体装置
US9230874B1 (en) Integrated circuit package with a heat conductor
US20020177254A1 (en) Semiconductor package and method for making the same
US9917040B1 (en) Stress relieved thermal base for integrated circuit packaging
JP2710207B2 (ja) 半導体装置およびその製造方法
JP2814006B2 (ja) 電子部品搭載用基板