JPS61177096A - デジタルコンポ−ネント色信号の位相制御回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 以下の順序で本発明を説明する。

Ａ　産業上の利用分野 Ｂ　発明の概要 Ｃ従来の技術（第８図） Ｄ　発明が解決しようとする問題点 Ｅ　問題点を解決するための手段（第１図、第３図、第
４図） Ｆ　作用 Ｇ　実施例 Ｇ１　アナログ処理による位相制御の説明（第６図） Ｇ２　デジタル処理による位相制御の説明（第１図〜第
５図） Ｈ発明の効果 Ａ　産業上の利用分野 この発明はドロップアウト補償回路や変速再生回路でど
に通用して好適なデジタルコンポーネント色信号の位相
制御回路に関する。

Ｂ　発明の概要 この発明はドロップアウト補償回路や変速再生回路など
に通用して好適なデジタルコンポーネント色信号の位相
制御回路に関し、特にクロマ信号のサンプリングレート
でこのクロマ信号などのデジタルコンポーネント色信号
をスイッチングして第１及び第２のコンポーネント色信
号にデコードし、デコードされたこれらコンポーネント
色信号を初期位相がθのキャリアでエンコードすること
により、入力デジタルコンポーネント色信号に対し、任
意の位相差θを有するデジタルコンポーネント色信号が
出力されるようにしたものである。

Ｃ従来の技術 例えば、ＶＴＲの再生系に設けられたドロップアウト補
償回路は第７図に示すように構成される。

同図において、端子（６１）に供給された再生ビデオ信
号はスイッチ（６２）と共に、Ｙ／Ｃ分離器（６３）に
供給されて輝度信号Ｙとデジタルコンポーネント色信号
、例えばクロマ信号Ｃとが分離され、これらは夫々ＩＨ
のメモリ（６４）　、　　（６５）に書込まれる。そし
てクロマ信号はクロマインバータ（７０）にてサブキャ
リアの位相が反転され、これが加算器（６６）で輝度信
号に合成される。

合成されたドロップアウト補償用のビデオ信号はスイッ
チ（６２）に供給されて、ドロップアウトが発生したと
きにはスイッチ（６２）を制御してドロップアウトのな
い補償用ビデオ信号が使用される。

このようにドロップアウト時、位相反転したクロマ信号
を利用するのは、ＩＨごとにクロマ信号の位相が反転す
るからである。

第８図は上述したドロップアウト補償回路に使用される
クロマインバータ（７０）の−例であって、これは特公
昭４９−４５９３４号公報に開示されているように、入
出カドランス（７１）　、　　（７２）を有し、入カド
ランス（７１）の端子（７３）にクロマ信号Ｃが供給さ
れ、出カドランス（７２）の端子（７４）に、必要なと
き位相反転されたクロマ信号Ｃ′が得られる。

入出カドランス（７１）　、　　（７２）の間には、図
のように４個のスイッチング用ダイオードＤ１〜Ｄ４が
設けられ、端子（７５）に加えられる選択パルス（彩度
変換指令信号に関連したパルス）が“Ｌ”のときはダイ
オードＤ１．Ｄ２がオン、ダイオードＤ３．Ｄ４がオフ
となる。これに対し、選択パルスが”Ｈ”のときはダイ
オードＤｔ、Ｄ２がオフ、Ｄｌ、Ｇ４がオンになるから
、出カドランス（７２）の入力側に加わるクロマ信号が
前の場合とは逆になる。そのため、端子（７４）からは
選択パルスが“Ｈ”のとき位相反転されたクロマ信号Ｃ
′が得られる。

Ｄ　発明が解決しようとする問題点 ところで、このように構成されたクロマインバータでは
、選択パルスによって選択しうる出力クロマ信号の位相
はＯかπであって、任意の位相を有するクロマ信号を得
ることができないから、用途の広汎化を図り得ない。ま
た、この構成はデジタル処理に不向きである。

そこで、この発明ではこのような従来の問題点を解決し
たものであって、任意の位相のクロマ信号が得られるデ
ジタル処理に好適なりロマ信号のデジタル位相制御回路
を提案するものである。

Ｅ　問題点を解決するための手段 上述の問題点を解決するため、この発明では第１図に示
すように、デジタルデコーダ（３０）　とデジタルエン
コーダ（４０）とでデジタル位相制御回路が構成され、
デコーダ（３０）側ではクロマ信号をデジタル変換する
際に使用したサンプリングレート若しくはその１／２の
サンプリングレートでスイッチングすることによって、
第１及び第２のコンポーネント色信号をデコードし、エ
ンコーダ（４０）側ではデコードされたコンポーネント
色信号を初期位相がθのキャリアでエンコードする。

初期位相がθの場合には、第１図又は第２図に示すよう
にエンコードキャリヤＤＥ１ｆｎ）、ＤＥ２（ｎ）と乗
算器（４３）　、　　（４４）が使用される。初期位相
が０若しくはπであるときは第３図及び第４図のように
符号反転器（４９）とスイッチング手段（５０）で構成
される。

Ｆ　作用 コンポーネント色信号を初期位相がθのキャリヤでエン
コードすれば、入力クロマ信号に対し、位相差がθとな
ったクロマ信号が出力されるで、初期位相θを目的に応
じて選択すれば、その回路系で必要とする位相に制御さ
れたクロマ信号を得ることができる。

Ｇ　実施例 Ｇ１アナログ処理による位相制御の説明この発明はデジ
タル処理によって、所定の位相差θを付与するものであ
るが、説明の便宜上、まずアナログ処理による位相制御
について第６図を参照して詳細に説明する。

今、コンポジットビデオ信号をＳ　（ｔ）とすると、Ｓ
　（ｔ）は、 ５（ｔｌ＝　ｙ（ｔｌ＋　ｃ（ｔｌ ＝　ｙ　（ｔ）　ｌＧ１　（ｔ）部（ωｓｃｔ＋θｏ）
ｌＧ２　（ｔ）ｓｉｎ　（ωｓｃｔ＋θｏ　）　”　”
（１１但し、Ｙ　（ｔ）　；輝度信号 ｃ　（ｔ）　；クロマ信号 ｃｌ（ｔ）　ｌＧ２　（ｔｌ　；色信号Ｃｔ　ｌｃ２ω
ｓｃ；サブキャリヤの角周波数（＝ ２πｆｓｃ＋ｆｓｃはサブキャリヤ男 波数） Ｇ０　；サブキャリヤの初期位相 上表わせる。色信号Ｃ１（ｔｌ、　　Ｃ２（ｔｌにあっ
て、ＮＴＳＣ方式の場合は、 である。Ｂ−Ｙ、Ｒ−Ｙは青及び赤の色差信号である。

ＰＡＬ方式の場合、Ｇ２（ｔ）＝±Ｖ軸成分である。

Ｙ／Ｃ分離して得たクロマ信号ｃ　（ｔ）は第６図に示
すデコーダ００）に供給される。すなわち、端子（１）
に供給されたクロマ信号ｃ　ｉｔ）は第１及び第２の乗
算器＋２１．　（３１に供給される。これら乗算器（２
１，（３１には端子ｆ４）、　（５１より下式に示す第
１及び第２のデコードキャリヤｄ　１　（ｔｌ、　　ｄ
　２　（ｔｌが供給される。

ｄｌ　（ｔ）＝２ｃｏｓ　（ωｓｃｔ＋θｔ）　　　　
”（３）ｄ　２　（ｔｌ　＝　２ｓｉｎ　（ωｓｃ　ｔ
＋θ１）　　　・・・・（４）ここに、θ１はデコード
キャリヤの初期位相を示す。従って、第１及び第２の乗
算出力ｍ１（ｔ）。

ｍｚ（ｔ）は、 ｍ　１（ｔｌ　＝　２ｃ（ｔｌ部（ωｓｅｔ＋θ１）＝
　２ＣＬ　（ｔｌａｉ　（ωｓａｔ＋θｏ　）　ｃｎｓ
　（ωｓａｔ＋θ１）＋２Ｃ２（ｔ）ｓｌｎ　（ωｓｅ
ｔ＋θｏ　）　ｃｎｓ　（ωｓａｔ＋θ１）＝　ｃｌ（
ｔ）　（ｃｏｓ　（２ωＳＣＬ＋θ０＋θ１）＋３（θ
０−θ１）） ＋　Ｃ２（ｔ）　（ｓｔｎ　（２ωｓｅｔ＋θ０＋θｔ
）＋５ｔｎ（θ０−θ１）） ＝　ＣＩ　（ｔ）　（ｃｏＳ２ωｓｃｔ−ｃｍ（θ０＋
θ１）−ｓｌｎ　２ω５ｃｔ−ｓｌｎ（θθ＋θ１）士
卒（θ。−θ１）） ＋　　Ｃ２（ｔ）　　（ｓｌｎ　　２ω３ｃｔ−ｆｎｓ
（θθ　＋０１）＋ｃｎｓ２ω５ｃｔ＝ｓｔｎ（θ０　
＋θｔ）＋５ｉｎ（θ０−０１））　　　　　　　　　
　・・・・（５）ｍ　２　（ｔ）　＝　２ｃ（ｔ）ｓｉ
ｎ　（ωｓａｔ＋θ１）＝　　Ｃ１（ｔｌ　　（ｃｏｓ
　　２ω５ｃｔ−ｓｔｎ（θ０　＋０１）＋５Ｌｎ２ω
ｇＣｔ　　８ｃｏｓ（θ０　＋θ１）　　−５ｉｎ（θ
０−θ、）） ＋　　Ｃ２（ｔ）　　（ｓｔｎ　　２ωｓｃ　ｔ　　−
５ｔｎ　（００＋０１）−ｃｎｓ２ω５（Ｈｔ−Ｃ１ｌ
１１＋（θ０　＋θ１　）十部（θ。−θ、））　　　
　　　　　　　　　・・・・（６）これら算出力ｍｌ　
（ｔ）、　ｍｚ　（ｔ）は夫々ローパスフィルタ（６）
、　（７１に供給されて２ωｓａｔの項（高域成分）が
除去される。従って、端子（８１，（９）に得られるデ
ーコード出力１１（ｔ）、　　１２　（ｔ）は次のよう
になる。

Ｉｔ　Ｌ　（ｔ）＝　Ｃ１（ｔｌｃｎｓ　（θＧ−０１
）　＋　Ｃ２（ｔｌｓ＋ｎ（θ０−０１）　　　　　　
　　・・・・（７）１２　（ｔｌ＝　−Ｃ１（ｔ）ｓｔ
ｎ　（θ０−θ１）　＋Ｃ２（ｔｌｃｏｓ（θ０−０１
）　　　　　　　　・・・・（８）このように、（３）
、　（４１式に示される初期位相θ１を有するデコード
キャリヤｄ　１（ｔ）、　　ｄ　２　（ｔ）をクロマ信
号ｃ　（ｔｌに乗算してローパスフィルタ（６）、　（
７）を通すことにより、（７）、　（８１式から明らか
なようにＣＩ　＋０２の各軸を反時計方向に０１だけ回
転した軸上にクロマ信号ｃ　（ｔ）がデコードされた状
態で出力される。

（７）、　（８）式に示されるデコード出力Ｉｔ　１　
（ｔｌ、　　ｌ　２　（ｔ）はエンコーダ（２０）に供
給されて、デコーダαΦに加えられるクロマ信号ｃ　（
ｔｌに対し任意の位相差をもつクロマ信号ｃ’（ｔ）に
位相変換される。

すなわち、端子（８）、（９）には（７）、（８）式に
示されるデコード出力１１（ｔ）、　　ｌ　２　（ｔ）
が供給され、これらは夫々ローパスフィルタ（１３）　
、　　（１４）で帯域制限されたのち、第３及び第４の
乗算器（１５）。

（１６）に供給される。これら乗算器（１５）　、　　
（１６）には端子（１７）　、　　（１Ｂ）より次式で
表わされる第１及び第２のエンコードキャリヤｅ　１　
（ｔ）、　　ｅ　２　（ｔ）が加えられる。

ｅ　ｓ　（ｔ）　＝ｃＱｓ（ωｓｃ　を十θ２）　　　
　”（９１ｅ　２　（ｔ）＝ｓＩｎ（ωｓｃ　ｔｌ０２
）　　　　・・・ａＩここに、θ２はエンコードキャリ
ヤの初期位相である。

従って、第３及び第４の乗算出力ｍｉ　（ｔ）、　ｍ４
　（ｔ）は、 ｍ　３　（ｔｌ　−Ｃｌ　（ｔ）ｃｎｓ　（ωｓｃ　ｔ
＋θ２）叩（θ０−０１）４ｃ　２　（ｔ）ｃｏｓ　（
ωｓｃ　ｔ＋θ２）励（θ０−０１）・・・・（１１） ｍ　４　（ｔ）　−−ｃｔ　（ｔ）ｓｉｎ　（ωｓａ　
ｔ＋θ２　）　ｓｔｎ　（θ０−θ工）十Ｃ２（ｔ）１
１ｎ　（ωｓａｔ＋０２　）　ｃｏｓ　（θ０−０１）
・・・・（１２） となるから、これら乗算出力ｍ３（ｔ）、ｍ４（ｔ）を
合成器（１９）で合成すれば、出力端子（２１）には次
式で表わされるエンコード出力ｃ’　（ｔ）が得られる
。

ｃ’　（ｔ）−ｍｚ　（ｔ）＋ｍ４（ｔ）−Ｃｔ　（ｔ
）ａｉｇ　（ω釦ｔ＋θ２）傷（θ０−０１）＋Ｃ２（
ｔ）ｃｏｔ　（ω５ｉｃｔ＋θ３）自（θ０−０１）−
ｃ　１　（ｔ）ｓｌｎ　（ωｓａｔ十０２）自（θ０＝
θ□）÷ｃ２（ｔ）翁（ωｓａ　を十０２　）　ａｓ　
（θ０−０１）−Ｃ１（ｔ）ｃｏｓ　（ω１１１ｃｔ＋
θ２＋θ０−θ１）１２　（ｔ）ｓｌｎ　（ωｓｃ　ｔ
＋θ２＋θ０−θ１）・・・・（１３） （１３）式から明らかなように、エンコード出力ｃ’　
（ｔｌの位相はデコーダαφに入力したクロマ信号Ｃ（
ｔ）の位相に対し、（θ２−０１）だけずれて出力され
る。このことから、デコードキャリヤｄ１（ｔ）。

ｄ２（ｔ）及びエンコードキャリヤｅ　１（ｔ）、　　
ｅ　２　（ｔｌの各位相θ２．θ１を適宜選択すれば二
エンコード出力たる出力クロマ信号ｃ’　［ｔ）の位相
を任意に可変することができる。

Ｇ２デジタル処理によるこの発明に係る位相制御の説明 さて、この発明ではこのようなりロマ位相制御の基本思
想を踏襲してデジタル信号処理に通用したものである。

第１図はこのデジタル方式によるクロマ位相制御回路を
構成するデジタルデコーダ（３０）及びデジタルエンコ
ーダ（４０）の−例である。デジタルクロマ位相制御の
場合には、デコーダ（３０）の入力端子（３１）に供給
されるクロマ信号ｃ　（ｎ）もデジタル信号Ｄ　Ｃ（ｎ
ｌであって、これは次のように表わされる。

ＤＣ（ｎ）　＝　ｃ　１（ｎｌｃｏｓ　（ωＳＣ’　ｎ
Ｔｓ　　＋θＯ）＋Ｃ２（Ｉｌｌ翁（ωｓｃ　’　ｎｔ
ｓ　＋θｏ　）　　　　　・・・・（１４）但し、Ｔｓ
　；サンプリング周期で、ＴＢ　−１／　ｆ　５（ｆｓ
はサンプリング周波数）である。

（１４）式は次式のように変形できる。

ＤＣ（ｎ）　＝　　（ｃ　１（ｎ）ｃｏｓθ０＋Ｃ２（
ｎ）ｓｉｎθｏ）ｃｎｓωＳＣ’　ｎＴＳ（ｃ　ｚ　（
ｎｌｓｔｎθｏ−Ｃ２（ｎｌ（ｚθｏ　）　ｓｔｎωＳ
Ｏ’　ｎＴｓ・・・・（１５） デコーダ（３０）は符号変換器（３２）を有し、符号変
換されたクロマ信号Ｄ　Ｃ（ｎ）と、符号変換前のクロ
マ信号ＤＣ（ｎ）が第１のスイッチング手段（３３）で
スイッチングされる。スイッチングレートはクロマ信号
Ｄ　Ｃ（０１のサンプリングレートとは異なる。

第１のスイッチング出力はサンプリングレートで動作す
る第２及び第３のスイッチング手段（３４）　。

（３５）に同時に供給される。

従って、今ｔ＝ｎＴｓでサンプリングされ、かつθ１＝
０で、ｆ　ｓ＝　４ｆｓａ又は２ｆｓｃに選んだ場合に
は、第２及び第３のスイッチング手段”（３４）　。

（３５）からは夫々次式に示される第１及び第２のスイ
ッチング出力ＤＳ１（ｎ）　、　ＤＳ２　（ｎ）が得ら
れる。

ＤＳｌ（ｎ）＝　ｃ　１ｆｎｌ　（（−１）’ｃｏｓθ
ｏ　＋ｃｏｓθＯ）＋（：２（ｎ）（（−１）”ｓｘｎ
θＯ＋Ｓｌｎθ０）＝　Ｃ１（ｎ）　（（−１）”＋１
）　ｃｏｓθ０＋　Ｃ２（ｎｌ　（（−１）”＋ｌ）　
Ｓｉｎθｏ　　　”　（１６）ＤＳ２　（ｎｌ　＝　ｃ
　１（ｎ）　（（−１）”５１１１θ０−ｓｉｎθＯ）
＋　Ｃ２（ｎ）　（−（−１）”ｃｏｓθ０＋部θ。）
−ｃ　１（ｎ）　（（−１）”−１）ｓｉａ＃６＋　Ｃ
２（ｎｌ（−（−１）”＋１）部θ０　　　　　・・・
・（１７）スイッチング出力ＤＳｘ　（ｎ）　、　ＤＳ
２　（ｎ）が（１６）　、　　（１７）式のようになる
のは、（５１、（６）式のアナログ乗算出力ｍ１（ｔ）
、　ｍ２　（ｔ）から明らかなように、ｔ＝ｎＴＳでサ
ンプリングされ、かつθ１＝０で、ｆｓ＝４ｆｓｃ又は
２ｆｓｃに選んだときには、５ｉｎ２ωｓｃｔがｓｉｎ
　２ｎπ又はｓｉｎ　ｎπに変形できることから、ｓｉ
ｎ　２ωｓｃ　ｔが席に零になるのに対し、ｃｏｓ　２
ωｓａｔはサンプリング位置によって＋１又は−１にな
るためである。

（１６）　、　　（１７）式に示されるスイッチング出
力Ｏ５１（Ｉｌｌ　、　０５２　（ｎ）がデコード出力
として利用される。

第１及び第２のスイッチング出力ＯＳ！　（’ｌ　＋　
ＤＳ２　（’１はエンコーダ（４０）に供給される。す
なわち、端子（４１）　、　　（４２）にはデコード出
力０３１（ｎｌ　、　ＤＳ２　（ｎｌが供給され、これ
らが第５及び第６の乗算器（４３）（４４）で、エンコ
ードキャリヤ（デジタル信号）ＤＥｌ（ｎ）　、　ＤＥ
２　（ｎ）と乗算される。ここに、端子（４５）（４６
）に供給されるエンコードキャリヤＤＥＬ（ｎ）ＩＤＥ
２　（ｎ）は次式で表わされるものを使用する。

ＤＥＬ　（ｎ）　−ｃｒｔ　（ω５ｃ−ｎＴｓ＋０２　
）　　＝・・（１８）ＤＥｌ２　（ｎ）　＝　ｓｔｎ　
（６３５Ｃ−ｎＴｓ＋θ２　）　　　”・・（１９）そ
の結果得られた第１及び第２の乗算出力ＤＭＩ（ｎ）。

０Ｍ２　（ｎ）は合成器（４７）で合成されるもので、
乗算出力Ｄ？１１　（ｎ）、　０Ｍ２　（ｎｌ及び出力
端子（４８）に最終的に得られるエンコード出力ＤＣ’
　（ｆｌ）は夫々次のようになる。

ＤＭＩ　（ｎ）　＝　ｃ　１（ｎ）ｃｎｓ　（ωＳＣ・
ｎＴＳ＋θ２）ゴθ０＋　ｃ　２　Ｉｎ）ｃｏｓ　（ω
ＳＣ’　Ｉ’ｌＴＳ＋θ２　）　ｓｉｎθ０・・・・（
２０） ０Ｍ２　（ｎ）　−−Ｃ１（ｎ）ｓｉｎ（ωｓｃ　“ｎ
ＴＳ＋θ２　）　ｓｔｎθ０＋Ｃ２（ｎ）ｓｔｎ　（ω
ＳＣ’　ｎＴＳ＋θ２）（！１１＋００・・・・（２１
） 、’、　ＤＣ’　　（ｎｌ−ＤＭｌ（ｎ）　＋　０Ｍ２
　　（ｎｌ＝　ｃ　１　（ｎｌｃｏｓ　　（ωＳＣ’　
ｎＴＳ　　＋θ２　＋θ０）＋　Ｃ２（ｎｌｓ＋ｎ　　
（（ＩＪ　ｓｃ　８ｎＴｓ　　＋θ２　＋θ０）・・・
・　（２２） （２２）式から明らかなように、エンコード出力たるデ
ジタル出力クロマ信号ＤＣ’　（ｎｌの位相は大力クロ
マ信号ＤＣ（ｎ）の初期位相θ０に対し、θ２だけ相違
する。従って、エンコードキャリヤＤＥｔ（ｎ）。

ＤＥ２　（ｎｌの位相θ２を制御することによって出力
クロマ信号ＤＣ’　（ｎｌの位相を任意にコントロール
することができる。

さて、第１及び第２のスイッチング出力ＤＳ１（ｎｌ。

ＤＳ２　（ｎｌは（１６）　、　　（１７）式で示され
るように、サンプリング位置によってｃｏｓ　２ωｓｃ
　ｔは＋１又は−１のいずれかとなり、ｓｉｎ　２ωｓ
ｃ　ｔが零になることから、デコーダ（３０）において
は、クロマ信号ＤＣ（ｎ）とこれを符号変換器（３２）
で符号変換したクロマ信号ＤＣｉｎ＋とが第１のスイッ
チング手段（３３）に供給されてクロマ信号ＤＣ（ｎ）
と預シ）とが交互に出力されるようにスイッチング制御
される。この第１のスイッチング手段（３３）でスイッ
チングされた出力が連動して切換えられる第２及び第３
のスイッチング手段（３４）　、　　（３５）に供給さ
れる。クロマ信号ＤＣ（ｎｌは２の補数の意味で反転す
る必要があるから、符号変換器（３２）としては加算器
が使用される。

こ〜こで、第１及び第２のスイッチング出力ＤＳ１（ｎ
）ＤＳ２　ｉｎ）は９０°位相が異なるからあるサンプ
リング　　　　−位置で一方に出力が得られるときは、
他方は零になり、この出力状態が交互に繰り返されるこ
とから、第２及び第３スイッチング手段（３４）　、　
　（３５）の−の接点は接地される。

なお、デコーダ（３０）のｔ（−ｎＴｓ）は４ｆｓｃも
しくは２ｆｓｃに選ばれ、この場合、第２及び第３のス
イッチング手段（３４）　、　　（３５）のスイッチン
グ周波数が４ｆｓｃ　（又は２ｆｓｃ）に選ばれるのに
対し、第１のスイッチング手段（３３）のスイッチング
周波数は２ｆｓｃ　（又はｆｓｃ）に選定される。

このようにスイッチング周波数を４ｆｓｃに選んだとき
には、（１６）　、　　（１７）式に示される第１及び
第２のスイッチング出力ＤＳ１（ｎ）　、　ＤＳ２　（
ｎ）と時系列ｎ　（ｎ＝０．１，２．・・・・）との関
係は（表−１）のようになる。

（表−１） このように、第１．第２のスイッチン夛出力ＤＳ１　（
ｎ）　、　ＤＳ２　（ｎ）は交互に零となるから、第２
図に示す第２及び第３のスイッチング手段（３４）　。

（３５）は１つのスイッチング手段で代用できる。

従って、この場合には第３図に示すようなスイッチング
手段（３６）を使用すればよい。

また、入力クロマ信号ＤＣ（ｎ）のサブキャリヤの位相
に対し、正相又は逆相の出力クロマ信号ＤＣ’　（ｎ）
を得る場合には、デコーダ（３０）の出力を夫々１／２
ｆｓｃ又は１／　ｆ　ｓｃごとに符号変換させるだけで
よいので、エンコーダ（４０）はデコーダ（３０）と全
く逆の信号処理をすればよい。

従って、スイッチング出力ＤＳ１　（ｎ）　、　ＤＳ２
　（ｎ）は４ｆｓｃ又は２ｆｓｃでスイッチングされる
スイッチング手段（３７）に供給され、その出力と、こ
れを符号変換器（４９）で符号反転した出力が２ｆｓｃ
又はｆｓｃをスイッチング周波数とするスイッチング手
段（５０）に供給される。ここで、スイッチング手段（
５０）のスイッチング位相をデコーダ（３０）側のスイ
ッチング手段（３３）のスイッチング位相と同相にする
と、入力と同相のクロマ信号ＤＣ’　（ｎｌが得られ、
逆相にすると位相反転したクロマ信号ＤＣ’　（ｎ）が
得られる。

さらに、この第３図の回路では、スイッチング出力ＤＳ
４　（ｎ）　、　ＤＳ２　［ｎｌが交互に得られるもの
であるから、これらスイッチング出力０５１（ｎ）　、
　’ＯＳ２　（ｎｌを時分割多重化することもできる。

時分割多重化の例を第４図に示す。図のように、スイッ
チング手段（３６）　、　　（３７）は不要である。

第５図は、第４図に示す位相制御回路をクロマインバー
タとしてドロップアウト補償回路に応用した場合の一例
であって、（５３）　、　　（５４）は夫々ドロップア
ウト補償を行なうためのＩＨメモリ等からなるプロセッ
サであって、クロマ系に設けられたドロンプアウトプロ
セソサ（５４）の前段に第４図に示したデコーダ（３０
）が、後段にエンコーダ（４０）が接続されて位相反転
時はスイッチング手段（３３）　、　　（５０）のスイ
ッチング位相が逆相状態に制御される。

なお、デジタルクロマ信号ＤＣ（ｎｌがベロシテーエラ
を含む場合には、デジタルクロマ信号ＤＣ（ｎ）の初期
位相θ０は時間によって変化する値θｏ　（ｎ）をとる
。このような場合には、上述した位相制御回路を通すこ
とにより、ベロシテーエラーを含んだ状態でエンコード
されることから、（２２）式に対応したエンコード出力
ＤＣ’　（ｎｌは、ＤＣ’　　ｆｎｌ　＝　ｃ　１（ｎ
）ｃｏｓ　　（Ｑ）　５ｃ−ｎＴｓ　　＋θ２（ｎｌ）
十Ｃ２（ｎｌｓｌｎ　　（ωＳＣ’　ｎＴＳ　　＋θ２
（ｎ））・・・・　（２３） が得られる。

Ｈ発明の詳細 な説明したように、この発明によれば第１図に示すごと
く、第１及び第２のコンポーネント色信号である第１及
び第２のスイッチング出力ＤＳｔ（ｎ）。

ＤＳ２　（ｎ）に対し、θなる位相をもつエンコードキ
ャリヤＤＥ１（ｎ）　、　ＤＥ２　（ｎ）を乗算するこ
とによって、入力クロマ信号ＤＣ（ｎｌに対し位相をθ
だけ回転した出力クロマ信号ＤＣ’　ｆｎ）が得られる
。このことから、その目的に合った位相θを選択するこ
とにより、θなる位相をもつ出力クロマ信号ＤＣ’　ｆ
ｎ）を簡単に得ることができる。

そして、θ□−〇で、スイッチングレートが４ｆｓｃ若
しくは２ｆｓｃであるときには、（表−１）から明らか
なように第１及び第２のスイッチング出力ＤＳ１　（ｎ
ｌ　、　Ｏ５２（ｎｌが交互ニ零ニナルタメ、デコード
側は第２図のようにスイッチング手段を省略することが
できる。

さらに、θ２＝πに設定する場合には、デコード側に設
けられるスイッチング手段（３６）も不要で、第１及び
第２のスイッチング出力ＤＳｔ（ｎ）。

ＤＳ２　（ｎ）を時分割多重信号とし、て取扱うことが
できる共に、エンコード例の乗算器も不要になって、第
３図及び第４図に示すようにデコード側と同じく、符号
変換器（４９）とスイッチング手段（５０）とで構成す
ることができる。従って、上述したドロップアウト補償
回路や変速再生回路に設けられるクロマインバータにこ
の発明を通用する場合には、クロマインバータの構成を
大幅に簡略化できる。

勿論、第１図〜第４図の構成はデジタル処理に好適であ
るからＩＣ化に最適である。

【図面の簡単な説明】

第１図はこの発明に係るクロマ信号のデジタル位相制御
回路の一例を示す接続図、第２図〜第４図はこの発明の
他の実施例を示す接続図、第５図はこの発明に係るデジ
タルコンポーネント色信号の位相制御回路をドロップア
ウト補償回路に適用した場合の一例を示す系統図、第６
図はこの発明の説明に供するクロマ信号のアナログ位相
制御回路の一例を示す接続図、第７図はドロップアウト
補償回路の一例を示す系統図、第８図はこれに使用され
るクロマイバータの一例を示す接続図である。 （３０）はデジタルデコーダ、（４０）はデジタルエン
コーダ、（３２）　、　　（４９）は符号変換器、（４
３）（４４）は乗算器、（３３）〜（３６）　、　　（
５０）はスイッチング手段、ＤＳＬ　（ｎ）　、　Ｏ５
２（ｎ）は第１及び第２のコンポーネント色信号である
第１及び第２のスイッチング出力、ＤＥｌ（ｎｌ　、　
ＤＥ２　（ｎ）はエンコードキャリヤである。 手続補正書 昭和６０年　４月１６日 特許庁長官　　志　賀　　　学　　　殿昭和６０年　特
　許　願　第　１７１３０号３、補正をする者 事件との関係　　　特許出願人 住　所　東京部品用区北品用６丁目７番３５号名称（２
１８）ソニー株式会社 代表取締役　大　賀　典　雄 ６、補正により増加する発明の数 （１）　　明細書中、発明の名称を「デジタル色信号の
位相制御回路」と訂正する。 （２）同、特許請求の範囲を別紙のとおり訂正する。 （３）同、第５頁１行「回路でどに」を「回路などに」
と訂正する。 （４）同、第５頁１〜２行、６〜７行、及び第２６頁１
行「デジタルコンポーネント色信号」を「デジタル色信
号」と訂正する。 （５）　　同、第５頁８〜９行、１３行、及び１４〜１
５行「デジタルコンポーネント色信号」を「デジタルコ
ンポジット色信号」と訂正する。 （６）　　同、第６頁２〜４行［デジタル・・・メモリ
（６４）　Ｊを［色信号とに分離され、これらは夫々Ｉ
Ｈの遅延線（６４）　Ｊに訂正する。 （７）同、第８頁１７行「色信号をデコードし、」を［
色信号にデコードし、」と訂正する。 （８）同、第１３頁４行「各軸を反時計方向に」を「各
軸を時計方向に」と訂正する。 （９）同、第２１頁下から５行「第２図」を「第１図」
に訂正する。 ＱＯＩ　　同、同頁下から２行「第３図」を「第２図」
と訂正する。 （１１）同、第２３頁下から４行「このような場合には
」を「このような場合にも」と訂正する。 （１２）図面中、第１図、第２図、第３図、第４図、第
６図、第７図を別紙のとおり訂正する。 以上 特許請求の範囲 １、　　２ｍｆｓ　　（ｍは整数、ｆｓはサンプリング
周波数）でサンプリングされたデジタルコンポジット色
信号と、これを位相反転したデジタルコンポジット色信
号とがｍｆｓでスイッチされる第１のスイッチング手段
に供給され、 そのスイッチング出力が２ｍｆｓでスイッチングされる
第２のスイッチング手段に供給されて一対のコンポーネ
ント色信号が形成され、この一対のコンポーネント色信
号と初期位相がθなるエンコードキャリアとが乗算され
ることにより、 入力デジタルコンポジット色信号に対しθだけ位相の異
なるデジタルコンポジット色信号が出力されるようにな
されたデジタル色信号の位相制御回路。 ２、　サブキャリア周波数をｆＳＣとしたとき、上記２
ｍｆｓは４ｆｓｃ若しくは２ｆｓｃに選定されてなる特
許請求の範囲第１項記載のデジタル色信号の位相制御回
路。 ３、　２ｍｆｓ（ｍは整数、ｆｓはサンプリング周波数
）でサンプリングされたデジタルコンポジット色信号と
、これを位相反転したデジタルコンポジット色信号とが
ｔｔｒｆｓでスイッチされる第１のスイッチング手段に
供給され、 そのスイッチング出力が２１１Ｉｆｓでスイッチングさ
れる第２のスイッチング手段に供給されて一対のコンポ
ーネント色信号が形成され、この一対のコンポーネント
色信号が２ｍｆｓでスイッチングされる第３のスイッチ
ング手段に供給され、そのスイッチング出力とこれを位
相反転したスイッチング出力とがｍｆｓでスイッチング
される第４のスイッチング手段に供給され、この第４の
スイッチング手段より入力と同相若しくは逆相のデジタ
ルコンポジット色信号が出力されるようになされたデジ
タル色信号の位相制御回路。 ４、サブキャリア周波数をｆｓｃとしたとき、上記２ｍ
ｆｓ　４ｆｓｃ若しくは２ｆｓｃに選定されてなる特許
請求の範囲第３項記載のデジタル色信号の位相制御回路
。 ５、　４ｆｓｃ若しくは２ｆｓｃでサンプリングされた
デジタルコンポジット色信号と、これを位相反転したデ
ジタルコンポジット色信号とが２ｆｓｃ’ｆしくはｆＳ
Ｃでスイッチングされるスイッチング手段に供給されて
、時分割多重された一対のコンポーネント色信号が形成
され、 この一対のコンポーネント色信号と、これを位相反転し
た一対のコンポーネント色信号とが２ｆｓｃ若しくはｆ
ｓｃでスイッチングされるスイッチング手段に供給され
て、 入力デジタルコンポジット色信号に対しπだけ位相の異
なるデジタルコンポジット色信号が出力されるようにな
されたデジタル色信号の位相制御回路。 ６、　上記一対のスイッチング手段のスイッチング位相
が逆相となるように選定されてなる特許請求の範囲第５
項に記載されたデジタル色信号の位相制御回路。

Claims (1)

1. 【特許請求の範囲】 １、２ｍｆ＿ｓ（ｍは整数、ｆ＿ｓはサンプリング周波
   数）でサンプリングされたデジタルコンポーネント色信
   号と、これを位相反転したデジタルコンポーネント色信
   号とがｍｆ＿ｓでスイッチされる第１のスイッチング手
   段に供給され、 そのスイッチング出力が２ｍｆ＿ｓでスイッチングされ
   る第２のスイッチング手段に供給されて一対のコンポー
   ネント色信号が形成され、 この一対のコンポーネント色信号と初期位相がθなるエ
   ンコードキャリアとが乗算されることにより、 入力デジタルコンポーネント色信号に対しθだけ位相の
   異なるデジタルコンポーネント色信号が出力されるよう
   になれたデジタルコンポーネント色信号の位相制御回路
   。 ２、サブキャリア周波数をｆ＿ｓ＿ｃとしたとき、上記
   ２ｍｆ＿ｓは４ｆ＿ｓ＿ｃ若しくは２ｆ＿ｓ＿ｃに選定
   されてなる特許請求の範囲第１項記載のデジタルコンポ
   ーネント色信号の位相制御回路。 ３、２ｍｆ＿ｓ（ｍは整数、ｆ＿ｓはサンプリング周波
   数）でサンプリングされたデジタルコンポーネント色信
   号と、これを位相反転したデジタルコンポーネント色信
   号とがｍｆ＿ｓでスイッチされる第１のスイッチング手
   段に供給され、 そのスイッチング出力が２ｍｆ＿ｓでスイッチングされ
   る第２のスイッチング手段に供給されて一対のコンポー
   ネント色信号が形成され、 この一対のコンポーネント色信号が２ｍｆ＿ｓでスイッ
   チングされる第３のスイッチング手段に供給され、その
   スイッチング出力とこれを位相反転したスイッチング出
   力とがｍｆ＿ｓでスイッチングされる第４のスイッチン
   グ手段に供給され、この第４のスイッチング手段より入
   力と同相若しくは逆相のデジタルコンポーネント色信号
   が出力されるようになされたデジタルコンポーネント色
   信号の位相制御回路。 ４、サブキャリア周波数をｆ＿ｓ＿ｃとしたとき、上記
   ２ｍｆ＿ｓは４ｆ＿ｓ＿ｃ若しくは２ｆ＿ｓ＿ｃに選定
   されてなる特許請求の範囲第３項記載のデジタルコンポ
   ーネント色信号の位相制御回路。 ５、４ｆ＿ｓ＿ｃ若しくは２ｆ＿ｓ＿ｃでサンプリング
   されたデジタルコンポーネント色信号と、これを位相反
   転したデジタルコンポーネント色信号とが２ｆ＿ｓ＿ｃ
   若しくはｆ＿ｓ＿ｃでスイッチングされるスイッチング
   手段に供給されて、時分割多重された一対のコンポーネ
   ント色信号が形成され、 この一対のコンポーネント色信号と、これを位相反転し
   た一対のコンポーネント色信号とが２ｆ＿ｓ＿ｃ若しく
   はｆ＿ｓ＿ｃでスイッチングされるスイッチング手段に
   供給されて、 入力デジタルコンポーネント色信号に対しπだけ位相の
   異なるデジタルコンポーネント色信号が出力されるよう
   になされたデジタルコンポーネント色信号の位相制御回
   路。 ６、上記一対のスイッチング手段のスイッチング位相が
   逆相となるように選定されてなる特許請求の範囲第５項
   に記載されたデジタルコンポーネント色信号の位相制御
   回路。