JPS61113262A - 集積回路装置 - Google Patents
集積回路装置Info
- Publication number
- JPS61113262A JPS61113262A JP23555484A JP23555484A JPS61113262A JP S61113262 A JPS61113262 A JP S61113262A JP 23555484 A JP23555484 A JP 23555484A JP 23555484 A JP23555484 A JP 23555484A JP S61113262 A JPS61113262 A JP S61113262A
- Authority
- JP
- Japan
- Prior art keywords
- metal wiring
- layer
- wiring
- wiring layer
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910052751 metal Inorganic materials 0.000 claims abstract description 35
- 239000002184 metal Substances 0.000 claims abstract description 35
- 230000001105 regulatory effect Effects 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 38
- 238000001953 recrystallisation Methods 0.000 description 7
- 229910052782 aluminium Inorganic materials 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
近年、半導体集積回路のますますの高集積化に伴ない単
に平面的な高密度化のみでなく、立体的な高密度化すな
わち配線の多層化が行なわれている。 。
に平面的な高密度化のみでなく、立体的な高密度化すな
わち配線の多層化が行なわれている。 。
従来の技術
現在、配線の多層化において多用されているのは、多結
晶シリコン層、アルミ層などであるが、多結晶シリコン
層の場合2ないし3層、アルミ層の場合2層程度までの
多層化が実用的な状況にある。この他に多結晶シリコン
の低抵抗化を意図したシリサイド、ポリサイドも一部実
用化されているが、配線の低抵抗化の点では明きらかに
アルミニウム配線を主とする金属配線が圧倒的に有利で
ある。
晶シリコン層、アルミ層などであるが、多結晶シリコン
層の場合2ないし3層、アルミ層の場合2層程度までの
多層化が実用的な状況にある。この他に多結晶シリコン
の低抵抗化を意図したシリサイド、ポリサイドも一部実
用化されているが、配線の低抵抗化の点では明きらかに
アルミニウム配線を主とする金属配線が圧倒的に有利で
ある。
発明が解決しようとする問題点
然るに金属配線層は配線層耐着後の熱処理によって当該
金属の再結晶化が促進される。金属配線層が最上層の一
層のみである場合には若干の再結晶化は電気的な故障を
誘引することはないが、金属配線層を二層以上とした場
合、より下層金属配線の再結晶化は、より上層の金属配
線層との短絡を引き起こす。第3図は、この状態にある
断面構造を示し、1は下層(第1層)の配線、2は層間
絶縁層、3は上層(第2層)の配線で、4は再結゛晶化
で発生した下層ヒロックを表わしたものである。これは
集積回路形成において致命的欠陥となるが本発明は、こ
の問題を容易に解決する手段を与えるものである。
金属の再結晶化が促進される。金属配線層が最上層の一
層のみである場合には若干の再結晶化は電気的な故障を
誘引することはないが、金属配線層を二層以上とした場
合、より下層金属配線の再結晶化は、より上層の金属配
線層との短絡を引き起こす。第3図は、この状態にある
断面構造を示し、1は下層(第1層)の配線、2は層間
絶縁層、3は上層(第2層)の配線で、4は再結゛晶化
で発生した下層ヒロックを表わしたものである。これは
集積回路形成において致命的欠陥となるが本発明は、こ
の問題を容易に解決する手段を与えるものである。
問題点を解決するだめの手段
前述の金属配線層の耐着後の熱処理による再結晶化は、
経験的に金属配線層の幅が広い程、その発生の確率が高
い。実験例では配線幅50ミクロンにて配線した膜厚1
ミクロンのアルミ配線では、およそSOO平方ミクロン
につき1個所の割合で再結晶化によるいわゆるヒロック
が認められたが、線幅20ミクロンの配線では全く検出
されなかった。このときのアルミニウム配線層の膜厚は
1ミクロンであったが、膜厚が増加すれば、ヒロック発
生を抑止できる最大許容線幅が減少するであろうことは
、容易に推察できるところである。
経験的に金属配線層の幅が広い程、その発生の確率が高
い。実験例では配線幅50ミクロンにて配線した膜厚1
ミクロンのアルミ配線では、およそSOO平方ミクロン
につき1個所の割合で再結晶化によるいわゆるヒロック
が認められたが、線幅20ミクロンの配線では全く検出
されなかった。このときのアルミニウム配線層の膜厚は
1ミクロンであったが、膜厚が増加すれば、ヒロック発
生を抑止できる最大許容線幅が減少するであろうことは
、容易に推察できるところである。
作用
本発明によシ、配線断面積を20平方ミクロン以下とな
るよう、配線幅を規制すれば、ヒロックの発生は防止で
きることになる。この性質を積極的に応用し、より下層
にある第1の金属配線層とより上層にある第2あるいは
それ以降の金属配線層とが重畳する領域において、より
下層にある第1の金属配線層の幅を、配線断面積が20
平方ミクロン以下となるよう格子状あるいは帯状に分割
して、再結晶化によるヒロック発生を抑止することが可
能である。ここで第1の金属配線層を最小寸法幅の単一
配線により配線することは、いかに金属配線層とはいえ
ども、電源配線等に用いるとその電気抵抗は無視できな
くなる。
るよう、配線幅を規制すれば、ヒロックの発生は防止で
きることになる。この性質を積極的に応用し、より下層
にある第1の金属配線層とより上層にある第2あるいは
それ以降の金属配線層とが重畳する領域において、より
下層にある第1の金属配線層の幅を、配線断面積が20
平方ミクロン以下となるよう格子状あるいは帯状に分割
して、再結晶化によるヒロック発生を抑止することが可
能である。ここで第1の金属配線層を最小寸法幅の単一
配線により配線することは、いかに金属配線層とはいえ
ども、電源配線等に用いるとその電気抵抗は無視できな
くなる。
この場合、より幅の広い配線層を用いることが必要とな
る。ここで、その配線幅を必要十分なる寸法をとろうと
すれば、上述のごとく、再結晶化によるヒロック発生を
起こし易いという不都合を来たす。
る。ここで、その配線幅を必要十分なる寸法をとろうと
すれば、上述のごとく、再結晶化によるヒロック発生を
起こし易いという不都合を来たす。
実施例
つぎに、本発明の実施例を、第1図および第2図に示す
。第1図は幅の広い下層の配線5を、上層配線層6と重
畳する個所において帯状に分割配線した例であり、第2
図は下層の配線Tを格子状に分割し、この上に上層配線
層8を形成した例を示したものである。この例の他に、
上記趣旨を満たすべく、菱形状あるいは円形状に第1の
配線層を中抜きにした配線であることを含むことは言う
までもない。
。第1図は幅の広い下層の配線5を、上層配線層6と重
畳する個所において帯状に分割配線した例であり、第2
図は下層の配線Tを格子状に分割し、この上に上層配線
層8を形成した例を示したものである。この例の他に、
上記趣旨を満たすべく、菱形状あるいは円形状に第1の
配線層を中抜きにした配線であることを含むことは言う
までもない。
発明の効果
本発明によると、金属配線層を断面積が20μm1以下
となる配線幅に分割して帯状または格子状になして、多
層配線構造における再結晶化による短絡、断線等の不良
発生をなくすことができる。
となる配線幅に分割して帯状または格子状になして、多
層配線構造における再結晶化による短絡、断線等の不良
発生をなくすことができる。
第1図、第2図は各本発明実施例装置の要部平面図、第
3図は従来例装置の要部断面図でちる。 5、了・・・・・下層(第1層)配線、6,8・・・・
・・上層(第2層)配線。
3図は従来例装置の要部断面図でちる。 5、了・・・・・下層(第1層)配線、6,8・・・・
・・上層(第2層)配線。
Claims (1)
- 二層以上の金属配線層を有する集積回路において、よ
り下層にある第1の金属配線と、絶縁体層を介して前記
第1の金属配線層のより上層にある第2あるいはそれ以
降の金属配線が重畳する領域において前記第1の金属配
線を、該金属配線層の断面積が20平方ミクロン以下と
なる配線幅にて帯状または格子状に分割し配線すること
を特徴とする集積回路装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23555484A JPS61113262A (ja) | 1984-11-08 | 1984-11-08 | 集積回路装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23555484A JPS61113262A (ja) | 1984-11-08 | 1984-11-08 | 集積回路装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61113262A true JPS61113262A (ja) | 1986-05-31 |
Family
ID=16987701
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23555484A Pending JPS61113262A (ja) | 1984-11-08 | 1984-11-08 | 集積回路装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61113262A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07161720A (ja) * | 1993-12-10 | 1995-06-23 | Nec Corp | 半導体装置及びその製造方法 |
WO2017072630A1 (en) | 2015-10-26 | 2017-05-04 | Philip Morris Products S.A. | Container with inner package |
EP3299314A1 (en) | 2012-02-15 | 2018-03-28 | Philip Morris Products S.a.s. | Improved resealable container with label with adhesive free area |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS54133090A (en) * | 1978-04-07 | 1979-10-16 | Cho Lsi Gijutsu Kenkyu Kumiai | Semiconductor device |
JPS59188145A (ja) * | 1983-04-08 | 1984-10-25 | Oki Electric Ind Co Ltd | 半導体装置 |
JPS6049649A (ja) * | 1983-08-26 | 1985-03-18 | Fujitsu Ltd | 半導体集積回路装置 |
-
1984
- 1984-11-08 JP JP23555484A patent/JPS61113262A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS54133090A (en) * | 1978-04-07 | 1979-10-16 | Cho Lsi Gijutsu Kenkyu Kumiai | Semiconductor device |
JPS59188145A (ja) * | 1983-04-08 | 1984-10-25 | Oki Electric Ind Co Ltd | 半導体装置 |
JPS6049649A (ja) * | 1983-08-26 | 1985-03-18 | Fujitsu Ltd | 半導体集積回路装置 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07161720A (ja) * | 1993-12-10 | 1995-06-23 | Nec Corp | 半導体装置及びその製造方法 |
EP3299314A1 (en) | 2012-02-15 | 2018-03-28 | Philip Morris Products S.a.s. | Improved resealable container with label with adhesive free area |
WO2017072630A1 (en) | 2015-10-26 | 2017-05-04 | Philip Morris Products S.A. | Container with inner package |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5449641A (en) | Method for fabricating an interconnect for semiconductor devices using (111) crystal plane orientation | |
JPS61113262A (ja) | 集積回路装置 | |
JPS6049649A (ja) | 半導体集積回路装置 | |
JPS61225837A (ja) | 半導体装置の層間接続方法 | |
JP2014192314A (ja) | 半導体装置の製造方法 | |
JPH0629286A (ja) | 半導体装置 | |
JPS59188145A (ja) | 半導体装置 | |
JPH0418760A (ja) | 半導体装置 | |
JPS61263244A (ja) | 半導体装置 | |
JPH03222333A (ja) | 半導体装置の製造方法 | |
JPH04206528A (ja) | 半導体装置における配線構造 | |
JPH01138732A (ja) | 半導体装置 | |
JPS6378553A (ja) | 半導体装置 | |
JPS6211505B2 (ja) | ||
JPH05315335A (ja) | 半導体集積回路 | |
JPH05243229A (ja) | 半導体集積回路装置 | |
JPS599964A (ja) | 半導体装置の電極および配線の形成方法 | |
JPS6310542A (ja) | 半導体装置 | |
JPS63283042A (ja) | 半導体素子 | |
JPS60213059A (ja) | 半導体装置の製造方法 | |
JPS63208247A (ja) | 半導体集積回路装置 | |
JPH01128448A (ja) | 半導体装置の配線接続部 | |
JPH0786281A (ja) | 半導体装置および半導体装置の製造方法 | |
JPH04364042A (ja) | 半導体集積回路装置 | |
JPS6281734A (ja) | 半導体装置 |