JPH0786281A - 半導体装置および半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】 【目的】 半導体装置および半導体装置の製造方法の改
良に関するものであり、製造工程数を増加することなく
安定な電源電圧を供給できる半導体装置と、低抵抗の信
号配線を有する半導体装置と、これらの半導体装置の製
造方法との改良とである。 【構成】 アルミニウムよりなる電源配線３０の一部
に、並列的に、または、直列的に、厚い金の膜よりなる
金配線５０が形成されている半導体装置である。そし
て、金の柱状部材よりなる電源供給用バンプを形成する
と同時に、厚い金の膜よりなる配線を形成する工程を有
する半導体装置の製造方法である。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体装置および半導
体装置の製造方法の改良に関する。特に、半導体装置内
の各素子に安定な電源電圧を供給できる半導体装置と、
低抵抗の信号配線を有する半導体装置と、製造工程数を
増加することなくこれらの半導体装置を製造する方法と
の改良に関する。

【０００２】

【従来の技術】半導体装置の高集積化・高速化により半
導体装置の消費電力は急速に大きくなってきており、特
に、超高速・大規模半導体装置においてはこの傾向が著
しい。このため、半導体装置チップ内の電源供給用配線
内の電圧降下が大きく、半導体装置チップ全面に配置し
てある素子それぞれに安定した電源電圧を供給すること
が困難になってきている。また、信号出力の配線等にお
いて低抵抗を必要とする場合がある。従来、半導体装置
チップ内のバンプには金が使用されているが、電源供給
用配線や信号用配線には金を使用することがなくアルミ
ニウムが使用されている。そこで、電源供給用配線での
電圧降下を減少するため、または、低抵抗の信号線を形
成するため、配線のためのアルミニウム層を厚くするこ
とやアルミニウム層を多層に設け並列接続することが検
討されてきた。

【０００３】アルミニウム層を厚くすることには、厚い
アルミニウム層によって半導体装置チップ内の素子にス
トレスが加わり、素子に欠陥を発生させると云う問題が
ともない、このストレスの軽減のための製造工程を追加
することが必要になる。また、アルミニウム層を多層に
することには、当然多層を形成するために製造工程の増
加が必要となる。

【０００４】

【発明が解決しようとする課題】ところで、このような
解決手段は、製造工程の増加と、歩留りの低下と、コス
トの増加とを招来することになる。そこで、半導体装置
内の各素子に安定した電源電圧を確保できる半導体装置
と、低抵抗の信号線を有する半導体装置と、製造工程を
増加させることなく、上記の半導体装置を製造する方法
の開発が要望されている。

【０００５】本発明の目的は、この要請に応えることに
あり、製造工程を増加させることなく製造されることが
でき、半導体装置の各素子に安定した電源電圧を供給す
ることのできる半導体装置を提供することにある。ま
た、製造工程を増加させることなく製造されることがで
き、低抵抗の信号線を有する半導体装置を提供すること
にある。そして、製造工程を増加させることなく、上記
の安定した電源電圧を供給できる半導体装置や低抵抗信
号線を有する半導体装置を製造できる半導体装置の製造
方法を提供することにある。

【０００６】

【課題を解決するための手段】上記の目的のうち、半導
体装置の各素子に安定した電源電圧を供給できる半導体
装置は、アルミニウムよりなる電源配線（３０）の一部
に、並列的に、または、直列的に、厚い金の膜よりなる
金配線（５０）が形成されている半導体装置によって達
成される。

【０００７】そして、前記の厚い金の膜よりなる金配線
（５０）は、活性層内に素子が形成されている領域
（２）以外の領域の上部のみに形成されていると、厚い
金の膜よりなる配線が金の膜の下部にある素子にストレ
スを与えることがないので都合がよい。

【０００８】なお、前記の厚い金の膜よりなる金配線
（５０）は、半導体装置チップの周辺部（１）に形成さ
れていると、特に電流密度が高くなりやすいバンプ近傍
の配線抵抗を低下させうるので都合がよい。

【０００９】上記の目的のうち、低抵抗の信号線を有す
る半導体装置は、アルミニウムよりなる低抵抗信号配線
の一部に、並列的に、または、直列的に、厚い金の膜よ
りなる配線が形成されている半導体装置によって達成さ
れる。

【００１０】さらに、上記の目的のうち、これらの半導
体装置の製造方法は、金の柱状部材よりなる電源供給用
バンプを形成すると同時に、厚い金の膜よりなる配線を
形成する工程を有する半導体装置の製造方法によって達
成される。

【００１１】

【作用】本発明は、従来技術に係るアルミニウム配線に
本発明に係る厚い金の膜よりなる金配線を並列に接続す
るか、または、アルミニウム配線の代わりに本発明に係
る厚い金の膜よりなる金配線を一部に使用し他の部分の
アルミニウム配線と直列に接続することにより、配線の
電気抵抗を大幅に減少させることができるようにしたも
のである。そして、この金配線はバンプを形成する工程
において、バンプパッドと同時に形成することができる
ので、製造工程数が増加することはない。

【００１２】

【実施例】以下、図面を参照して、本発明に係る半導体
装置についてさらに詳細に説明する。

【００１３】第１実施例（請求項１・請求項４に対応） 図１参照 図１は本発明の第１実施例に係る半導体装置の概略構成
図であり、（ａ）は平面図であり、（ｂ）は（ａ）のＸ
−Ｘ断面図である。図１（ａ）において、１は半導体チ
ップの周辺部である。３（点線内領域）はアルミニウム
よりなる配線が敷設されるアルミニウム配線領域であ
り、アルミニウム配線領域３の一部は周辺部１に重なっ
ている。４は周辺部１に配設してあるバンプパッドであ
り、金の柱状部材である。４１は電源供給用バンプパッ
ドであり、４２は信号用バンプパッドである。５は厚い
金の膜よりなる配線が敷設される金配線領域である。

【００１４】図１（ｂ）において、２は半導体素子が形
成される素子領域である。３１は電源供給用バンプパッ
ド４１と直接に接続されているアルミニウムよりなる第
１のアルミニウム配線であり、３２は電源供給用バンプ
パッド４１とは直接に接続されていないアルミニウムよ
りなる第２のアルミニウム配線である。３０は第１のア
ルミニウム配線３１と第２のアルミニウム配線３２とを
含むアルミニウム電源配線であり、アルミニウム配線領
域３内に配設されている。５１は第１のアルミニウム配
線３１と並列に接続されている厚い金の膜よりなる並列
金配線であり、５２は第１のアルミニウム配線３１と直
列に接続されている厚い金の膜よりなる直列金配線であ
り、第１のアルミニウム配線３１と第２のアルミニウム
配線３２とを接続している。５０は並列金配線５１と直
列金配線５２とを含む金配線であり、金配線領域５内に
配設され、金の柱状部材であるバンプパッド４を形成す
る工程においてバンプパッド４と同時に形成させてい
る。６は層間絶縁膜であり、７はバリアメタル層であ
り、８はカバー膜である。

【００１５】このように、金配線５０が電源供給配線の
一部を構成しているので、電源供給配線の抵抗を減少さ
せ、電源供給配線における電圧降下を減少させるので、
素子に安定した電圧を供給することができる。また、金
配線５０はバンプパッド４と同時に形成できるので工程
数は従来と変わらない。

【００１６】さらに、図１（ｂ）は電源供給用バンプパ
ッド４１を横切る断面を示しているが、信号用バンプパ
ッド４２を横切る断面においても同様な構成にすること
ができ、厚い金の膜よりなる配線をアルミニウムよりな
る信号配線に並列または直列に接続して、低抵抗の信号
線とすることができることは明らかである。

【００１７】第２実施例（請求項２に対応） 図２参照 図２は本発明の第２実施例に係る半導体装置の平面図で
ある。第２実施例においては、図２に示すように、素子
領域２を避けて金配線領域５を設けてある。このよう
に、素子が形成されていない領域にのみ厚い金の配線を
形成すれば、素子は厚い金の膜の形成に伴うストレスを
受けないので、半導体装置の信頼性を損なうことがな
い。

【００１８】第３実施例（請求項３に対応） 図３参照 図３は本発明の第３実施例に係る半導体装置の平面図で
ある。第３実施例においては、図３に示すように、金配
線領域５を素子領域２を避けたチップの周辺部１のみに
設けてある。周辺部１にあるバンプパッド４の近傍ほど
流れる電流密度が高いので、この部分に厚い金の配線を
形成すれば、電圧の低下を有効に防止することができ
る。

【００１９】次に、本発明に係る半導体装置の製造方法
について工程順に詳細に説明する。

【００２０】図４参照 図４は半導体装置の製造方法（その１）を示す工程図で
ある。

【００２１】（ａ）図において、３はアルミニウム配線
層が形成されているアルミニウム配線領域であり、アル
ミニウム配線領域３の下部には素子層２が既に形成さ
れ、素子間および素子とバンプパッドとを接続するアル
ミニウム配線も既にこのアルミニウム配線領域３内に形
成されている状態を図に示している。この工程では、二
酸化シリコン等よりなる層間絶縁膜６をアルミニウム配
線領域３の上面全体に形成した後パターニングすること
によりアルミニウム配線領域３内のアルミニウム配線と
接続するコンタクト部にコンタクトホール６１を形成す
る。

【００２２】（ｂ）次に、チタン等のリフラクトリメタ
ルからなるバリアメタル層７を全面に形成する。

【００２３】（ｃ）バリアメタル層７の上にレジスト膜
８を全面に塗布形成する。そして、バンプパッドおよび
厚い金の膜を形成する部分以外を金属マスク（図示せ
ず。）を使用してマスクし、イオンビームを照射してバ
ンプパッドおよび厚い金の膜を形成する部分のレジスト
膜８を取り除き、レジスト膜開口部８１を設ける。

【００２４】図５参照 図５は図４に引き続いて行う半導体装置の製造方法（そ
の２）を示す工程図である。

【００２５】（ｄ）この工程では、バリアメタル層７上
に金メッキすることによりレジスト膜開口部８１に金層
を成長させる。４はこのようにしてできたバンプパッド
であり、５０は厚い金の膜よりなる金配線である。

【００２６】（ｅ）次に、使用済みのレジスト膜８を除
去し、さらに、レジスト膜８直下のバリアメタル層７を
除去する。

【００２７】（ｆ）最後に金配線５０を覆ってＰＳＧ等
よりなるカバー膜８を形成する。

【００２８】上記した工程で金配線５０を形成すれば、
従来技術に係る半導体装置の製造方法と同一の製造工程
で、アルミニウム配線の一部に並列または直列に接続さ
れた金配線５０とすることができ、配線抵抗を減少させ
た半導体装置を製造することができる。

【００２９】

【発明の効果】上記のように、本発明によれば、バンプ
パッドを形成する工程で、厚い金の膜よりなる配線を形
成することができる。そして、この厚い金の膜よりなる
配線を従来技術に係るアルミニウムよりなる配線と並列
または直列に接続したり、場合によっては、部分的に厚
い金の膜よりなる配線のみを使用することにより、バン
プパッドと素子または素子間の配線の抵抗を減少させる
ことができるので、超高速・大規模半導体装置のように
消費電力が特に大きくなった半導体装置においても素子
に安定した電源電圧を供給することができ、また、低抵
抗信号線とすることができる。

【図面の簡単な説明】

【図１】本発明の第１実施例に係る半導体装置の概略構
成図であり、（ａ）は平面図であり、（ｂ）は（ａ）の
Ｘ−Ｘ断面図である。

【図２】本発明の第２実施例に係る半導体装置の概略構
成を示す平面図である。

【図３】本発明の第３実施例に係る半導体装置の概略構
成を示す平面図である。

【図４】本発明に係る半導体装置の製造方法を示す製造
工程図（その１）である。

【図５】本発明に係る半導体装置の製造方法を示す製造
工程図（その２）である。

【符号の説明】

１ チップの周辺部 ２ 素子領域 ３ アルミニウム配線領域 ４ バンプパッド ５ 金配線領域 ６ 層間絶縁膜 ７ バリアメタル層 ８ カバー膜 ３０ アルミニウムよりなる電源配線 ３１ 第１のアルミニウム配線 ３２ 第２のアルミニウム配線 ４１ 電源供給用バンプパッド ４２ 信号用バンプパッド ５０ 金配線 ５１ 並列金配線 ５２ 直列金配線 ６１ コンタクトホール ８１ レジスト膜開口部

Claims (5)

【特許請求の範囲】
1. 【請求項１】 アルミニウムよりなる電源配線（３０）
   の一部に、並列的に、または、直列的に、厚い金の膜よ
   りなる金配線（５０）が形成されてなることを特徴とす
   る半導体装置。
2. 【請求項２】 前記厚い金の膜よりなる金配線（５０）
   は、活性層内に素子が形成されている領域（２）以外の
   領域の上部のみに形成されてなることを特徴とする請求
   項１記載の半導体装置。
3. 【請求項３】 前記厚い金の膜よりなる金配線（５０）
   は、半導体装置チップの周辺部（１）に形成されてなる
   ことを特徴とする請求項１記載の半導体装置。
4. 【請求項４】 アルミニウムよりなる低抵抗信号配線の
   一部に、並列的に、または、直列的に、厚い金の膜より
   なる配線が形成されてなることを特徴とする半導体装
   置。
5. 【請求項５】 金の柱状部材よりなる電源供給用バンプ
   を形成すると同時に、厚い金の膜よりなる配線を形成す
   る工程を有することを特徴とする半導体装置の製造方
   法。