[go: up one dir, main page]

JPS6072236A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS6072236A
JPS6072236A JP58179557A JP17955783A JPS6072236A JP S6072236 A JPS6072236 A JP S6072236A JP 58179557 A JP58179557 A JP 58179557A JP 17955783 A JP17955783 A JP 17955783A JP S6072236 A JPS6072236 A JP S6072236A
Authority
JP
Japan
Prior art keywords
area
mounting part
semiconductor element
fixed
frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58179557A
Other languages
English (en)
Inventor
Masahiko Sakurai
桜井　正彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP58179557A priority Critical patent/JPS6072236A/ja
Publication of JPS6072236A publication Critical patent/JPS6072236A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29005—Structure
    • H01L2224/29007—Layer connector smaller than the underlying bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は半導体装置に係シ、特に１辺がほぼ６閣を越え
る大型の半導体素子が銅系リードフレームに載置固着さ
れてなる半導体装置の固着部に関する。
〔発明の技術的背景とその問題点〕
第１図（ａ）　、　（ｂ）は従来の半導体装置における
半導体素子１とリードフレームの素子載置部２との固着
状態を示しておシ、エポキシ系ペーストまたは半田３に
よシ半導体素子１の底面全面を固着している。
ところで、銅系リードフレーム上に１辺がほぼ６ｍを越
える大型の半導体素子を上述のように固着する場合、固
着温度（高温）から常温までの冷却過程で半導体素子に
相尚大きな収縮応力が働く。したがって、この固着に際
して接着力の小さなエポキシ系ペーストを用いた場合に
は上記収縮応力によシ半導体素子がリードフレームの素
子載置部からはがれ易くなシ、また接着力の大きな半田
とかポリイミド系硬−ストを用いた場合には収縮応力に
よ）半導体素子にクラックが発生し易くなるという問題
があった。
〔発明の目的〕
本発明は上記の事情に鑑みてなされたもので、半導体素
子とリードフレームの素子載置部との固着に際して、半
導体素子が素子載置部からはがれたり、半導体素子にク
ラックが発生することを抑制し得る半導体装置を提供す
るものである。
〔発明の概要〕
即ち、本発明は一辺がほぼ６ｍｍを越える半導体素子が
銅系リードフレームの素子載置部上に接着剤により固着
されてなる半導体装置において、素子載置部面積が素子
面積のほぼ２０％乃至６０％であり、接着剤としてポリ
イミド系ペーストまたは半田が用いられてなることを特
徴とするものである。
〔発明の実施例〕
以下、図面を参照して本発明の一実施例を詳細に説明す
る。
第２図（ａ）　、　（ｂ）において、２ノは１辺がほぼ
６ｍｍを越える平面方形の半導体素子、２２はその中心
部に上記素子２１の中心部をほぼ合わせて載置する銅系
リードフレームの方形平板状の素子載置部であって、そ
の面積は上記素子２ノの面積のほぼ２０％〜６０％であ
る。２３は上記素子載置部２２上に半導体素子２１の底
面中央部を固着する接着剤であり、接着強度の大きなポ
リイミド系ペーストまたは半田が用いられている。
なお、上記半導体素子２１は厚さがほぼ０．４５ｍｍの
シリコンペレットであシ、リードフレーム２２は厚さが
ｔ”ｉｌ了０．２５間〜０．４団である。
また、上記のように固着された素子２１は、通常の組立
工程を経てパッケーゾングされ、フラットタイツとかプ
ーアルインラインタイプなどのデバイスとなる。
上記構成の半導体装置によれば、接着強度の大きなポリ
イミド系ペーストまたは半田２３を用いて固着している
ので、固着時の冷却過程で半導体素子２１に縮応力が働
いたとしても、接着強度の小さなエポキシ系ペーストを
用いる場合に比べて半導体素子２１が素子載置部２２が
らはが孔難い。しかも、半導体素子２１の底面面積のほ
ぼ２０条〜６０％の部分を固着するように素子載置部２
２の面積を小さく設定しているので、半導体素子２１に
加わる収縮応力は素子底面全面を固着する場合に比べて
低減し、半導体素子２１にクラッタが発生し難くなる。
以上のことを実際に確認したデータ（素子厚さが０．４
５　ｔｔａｎ、フレーム厚さが０．２５恒のもの）を次
表に示している。即ち、半導体素子２１０面積に対する
素子載置部２２の面積の比をパラメータとし、６０個の
ザンプル素子について素子のはがれおよび素子のクラッ
タのそれぞれの発生個数を示してお、？、２０％〜６０
％の場合はそれぞれ良好であることが分る。
なお、本発明は上記実施例に限られるものではなく、第
３図（ａ）　、　（ｂ）に示すように銅系リードフレー
ムの素子載置部３０が方形の環状のものであってもよく
、この環状部の面積、したがって素子底面の固着部の面
積が素子底面積のほぼ９０　≦　〜　パ　０　べｆ訊ｈ
　ぼ前置−宙備層伺１シを斗シマロ櫓の効果が得られる
。なお、第３図（、）　、　（ｂ）において、２１は半
導体素子、２３は接着強度の大きいポリイミド系ペース
トまたは半田である。
〔発明の効果〕
上述したように本発明の半導体装置により、ば、半導体
素子とリードフレームの素子載置部との固着に際して、
半導体素子が素子載置部からはがれたυ、半導体素子に
クラックが発生することを抑制することができる。
【図面の簡単な説明】
第１図（ａ）は従来の半導体装置の半導体素子とリード
フレーム素子載置部との固着状態を示す平面図、第１図
（ｂ）は同図（、）の横断面を示す図、第２図（ａ）は
本発明に係る半導体装置の一実施例の要部を示す一部透
視平面図、第２図（ｂ）は同図（、）の横断面を示す図
、第３図（、）は本発明の他の実施例の要部を示す一部
透視平面図、第３図（ｂ）は同図（ａ）の横断面を示す
図である。 ２１・・・半導体素子、２２．３０・・・素子載置部、
２３・・・ポリイミド系ペーストまだは半田。 （ａ） （ａ） （ａ） 第１１や′ｊ （ｂ） 第２図 （ｂ） 第３図 （ｂ）

Claims (1)

    【特許請求の範囲】
  1. 一辺がほぼ６ｗｎを越える半導体素子を、この−素子の
    面積のほぼ２０チ乃至６０％の面積を有する銅系リード
    フレームの素子載置部上にテリイミド系ペーストまたは
    半田によ）固着してなることを特徴とする半導体装置。
JP58179557A 1983-09-28 1983-09-28 半導体装置 Pending JPS6072236A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58179557A JPS6072236A (ja) 1983-09-28 1983-09-28 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58179557A JPS6072236A (ja) 1983-09-28 1983-09-28 半導体装置

Publications (1)

Publication Number Publication Date
JPS6072236A true JPS6072236A (ja) 1985-04-24

Family

ID=16067816

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58179557A Pending JPS6072236A (ja) 1983-09-28 1983-09-28 半導体装置

Country Status (1)

Country Link
JP (1) JPS6072236A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6476744A (en) * 1987-09-18 1989-03-22 Hitachi Ltd Resin sealed semiconductor device
EP0617464A3 (en) * 1993-03-22 1995-05-31 Motorola Inc Semiconductor device having a cross-shaped support and manufacturing method.
EP0628997A3 (en) * 1993-06-10 1995-09-06 Texas Instruments Inc Semiconductor device with a thin support and method of manufacturing it.
US5683944A (en) * 1995-09-01 1997-11-04 Motorola, Inc. Method of fabricating a thermally enhanced lead frame
US5903048A (en) * 1996-11-13 1999-05-11 Mitsubishi Denki Kabushiki Kaisha Lead frame for semiconductor device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57133655A (en) * 1981-02-10 1982-08-18 Pioneer Electronic Corp Lead frame
JPS5744551B2 (ja) * 1978-09-29 1982-09-21
JPS57211762A (en) * 1981-06-24 1982-12-25 Hitachi Cable Ltd Lead frame for semiconductor
JPS58131740A (ja) * 1982-01-30 1983-08-05 Nitto Electric Ind Co Ltd 半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5744551B2 (ja) * 1978-09-29 1982-09-21
JPS57133655A (en) * 1981-02-10 1982-08-18 Pioneer Electronic Corp Lead frame
JPS57211762A (en) * 1981-06-24 1982-12-25 Hitachi Cable Ltd Lead frame for semiconductor
JPS58131740A (ja) * 1982-01-30 1983-08-05 Nitto Electric Ind Co Ltd 半導体装置の製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6476744A (en) * 1987-09-18 1989-03-22 Hitachi Ltd Resin sealed semiconductor device
EP0617464A3 (en) * 1993-03-22 1995-05-31 Motorola Inc Semiconductor device having a cross-shaped support and manufacturing method.
EP0628997A3 (en) * 1993-06-10 1995-09-06 Texas Instruments Inc Semiconductor device with a thin support and method of manufacturing it.
KR100331666B1 (ko) * 1993-06-10 2002-08-14 텍사스 인스트루먼츠 인코포레이티드 소형다이패드를갖고있는반도체디바이스및이의제조방법
US5683944A (en) * 1995-09-01 1997-11-04 Motorola, Inc. Method of fabricating a thermally enhanced lead frame
US5903048A (en) * 1996-11-13 1999-05-11 Mitsubishi Denki Kabushiki Kaisha Lead frame for semiconductor device

Similar Documents

Publication Publication Date Title
US5029386A (en) Hierarchical tape automated bonding method
JPS6149432A (ja) 半導体装置の製造方法
JPS6231819B2 (ja)
JPS6072236A (ja) 半導体装置
US4474639A (en) Method and device for processing individual integrated circuits into film-mounted, integrated circuits (micropacks)
JPS62202548A (ja) 半導体装置
JP2781019B2 (ja) 半導体装置およびその製造方法
JP2501953B2 (ja) 半導体装置
JPS61177762A (ja) 半導体装置
JPH0758112A (ja) 半導体装置
JPS60150636A (ja) 電力用半導体素子のための接点電極
JPS5853838A (ja) 半導体装置
JP3321357B2 (ja) 半導体装置とその組み立て方法
JPH0350734A (ja) 集積回路の製造方法
JPS61210649A (ja) 半導体装置の製造方法
JPS6178049A (ja) 小形ボタン型電池
JPS62283648A (ja) 樹脂封止型半導体装置
JP3304447B2 (ja) 電子部品搭載用基板
JPH05315531A (ja) リードフレーム及びその製造方法
JPS61212034A (ja) 半導体装置の製造方法
JPH09223767A (ja) リードフレーム
JPS63150931A (ja) 半導体装置
JPH0521902Y2 (ja)
JPH08271580A (ja) ベアチップテスト方法
JPH04360595A (ja) Ｉｃモジュール