JPS6020782B2 - 絶対値回路 - Google Patents
絶対値回路Info
- Publication number
- JPS6020782B2 JPS6020782B2 JP58037231A JP3723183A JPS6020782B2 JP S6020782 B2 JPS6020782 B2 JP S6020782B2 JP 58037231 A JP58037231 A JP 58037231A JP 3723183 A JP3723183 A JP 3723183A JP S6020782 B2 JPS6020782 B2 JP S6020782B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- absolute value
- input terminal
- operational amplifier
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000013598 vector Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000003321 amplification Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 210000001061 forehead Anatomy 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 102220157261 rs140399505 Human genes 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06G—ANALOGUE COMPUTERS
- G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
- G06G7/12—Arrangements for performing computing operations, e.g. operational amplifiers
- G06G7/18—Arrangements for performing computing operations, e.g. operational amplifiers for integration or differentiation; for forming integrals
- G06G7/184—Arrangements for performing computing operations, e.g. operational amplifiers for integration or differentiation; for forming integrals using capacitive elements
- G06G7/186—Arrangements for performing computing operations, e.g. operational amplifiers for integration or differentiation; for forming integrals using capacitive elements using an operational amplifier comprising a capacitor or a resistor in the feedback loop
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06G—ANALOGUE COMPUTERS
- G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
- G06G7/12—Arrangements for performing computing operations, e.g. operational amplifiers
- G06G7/22—Arrangements for performing computing operations, e.g. operational amplifiers for evaluating trigonometric functions; for conversion of co-ordinates; for computations involving vector quantities
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Computer Hardware Design (AREA)
- Mathematical Optimization (AREA)
- Mathematical Analysis (AREA)
- Pure & Applied Mathematics (AREA)
- Algebra (AREA)
- Power Engineering (AREA)
- Analogue/Digital Conversion (AREA)
- Image Generation (AREA)
- Pulse Circuits (AREA)
- Complex Calculations (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Digital Computer Display Output (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Measurement Of Current Or Voltage (AREA)
- Transmission And Conversion Of Sensor Element Output (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Circuits Of Receivers In General (AREA)
Description
【発明の詳細な説明】
本発明は、絶対値回路、特に２入力信号の差の絶対値に
比例する電流出力を得る絶対値回路に関する。
比例する電流出力を得る絶対値回路に関する。
絶対値回路は、入力信号の樋性の如何に拘らず入力信号
の絶対値に対応した単極性の出力信号を得る回路である
。
の絶対値に対応した単極性の出力信号を得る回路である
。
第１図に従来の絶対値回路を示す。この回路は、１入力
信号の絶対値に対応する電圧を出力するものである。演
算増幅器１０は、ダイオード９，１３及び抵抗器６，７
と共に整流回路を構成している。演算増幅器１９は、入
力信号及び整流回路の出力に対応して抵抗器８及び１４
を流れる電流を加算し、帰還抵抗を介して電圧に変換し
出力する加算器を構成している。入力端子５の入力電圧
が正の場合、ダイオード９は非導通、ダイオード１３は
導通となり演算増幅器１０は反転増幅器として動作し、
Ｍ点に入力電圧と逆極性の負の電圧が現われる。正の入
力鰭圧及びＭ点における負の電圧は、加算器により加算
されて端子２２に出力される。逆に入力電圧が負の場合
、ダイオード９は導通ダイオード１３は非導通となり、
Ｍ点は仮想接地電位に保持される。従って、Ｍ点から加
算器への入力は零となり、負の入力電圧のみ有効となる
。第１図に示す各抵抗器の抵抗値を適当に定めれば、出
力端子２２には常に入力信号の絶対値に対応する電圧が
得られる。抵抗器６，７，８，１４の各抵抗値をそれぞ
れＲ８，Ｒ７，Ｒ８，Ｒ，４とすると、一般にＲ７／Ｒ
６＝次８／Ｒ，４のとき出力端子２２に入力信号の絶対
値に比例する信号が得られることが知られている。さて
、原出願（侍磯昭５１一１２７７３５号）に開示された
図形表示用のベクトル発生器においては、２入力信号の
差に比例する電流出力を得ることが要求される。
信号の絶対値に対応する電圧を出力するものである。演
算増幅器１０は、ダイオード９，１３及び抵抗器６，７
と共に整流回路を構成している。演算増幅器１９は、入
力信号及び整流回路の出力に対応して抵抗器８及び１４
を流れる電流を加算し、帰還抵抗を介して電圧に変換し
出力する加算器を構成している。入力端子５の入力電圧
が正の場合、ダイオード９は非導通、ダイオード１３は
導通となり演算増幅器１０は反転増幅器として動作し、
Ｍ点に入力電圧と逆極性の負の電圧が現われる。正の入
力鰭圧及びＭ点における負の電圧は、加算器により加算
されて端子２２に出力される。逆に入力電圧が負の場合
、ダイオード９は導通ダイオード１３は非導通となり、
Ｍ点は仮想接地電位に保持される。従って、Ｍ点から加
算器への入力は零となり、負の入力電圧のみ有効となる
。第１図に示す各抵抗器の抵抗値を適当に定めれば、出
力端子２２には常に入力信号の絶対値に対応する電圧が
得られる。抵抗器６，７，８，１４の各抵抗値をそれぞ
れＲ８，Ｒ７，Ｒ８，Ｒ，４とすると、一般にＲ７／Ｒ
６＝次８／Ｒ，４のとき出力端子２２に入力信号の絶対
値に比例する信号が得られることが知られている。さて
、原出願（侍磯昭５１一１２７７３５号）に開示された
図形表示用のベクトル発生器においては、２入力信号の
差に比例する電流出力を得ることが要求される。
２入力信号の差の絶対値に比例する出力を得るためには
、従来の絶対値回路と共に差動増幅器を使用することが
考えられる。
、従来の絶対値回路と共に差動増幅器を使用することが
考えられる。
また、電流出力を得ようとする場合、上述の絶対値回路
の出力端子に更に電圧−電流変換回路を接続して行なう
ことができる。しかし、いずれの場合も回路構成が複雑
となるという問題があった。従って、本発明の目的は、
簡単な回路構成により電流出力が得られる絶対値回路を
提供することにある。
の出力端子に更に電圧−電流変換回路を接続して行なう
ことができる。しかし、いずれの場合も回路構成が複雑
となるという問題があった。従って、本発明の目的は、
簡単な回路構成により電流出力が得られる絶対値回路を
提供することにある。
本発明の他の目的は、２入力信号の差の絶対値に比例す
る出力信号が得られる絶対値回路を提供することにある
。
る出力信号が得られる絶対値回路を提供することにある
。
第２図に、本発明による絶対値回路の一実施例を示す。
この回路は、演算増幅器７０及び７１と、整流ダイオー
ド７４及び７５と、抵抗器７７，７８，７９及び８０と
を含んでいる。演算増幅器７０は、反転入力端子が抵抗
器７８を介して第１の入力端子８３に接続され、出力端
子と反転入力端子との闇にダイオード７４，７５及び抵
抗器７９からなる帰還回路網が接続され、更に非反転入
力端子が第２の入力端子８５に接続されて整流回路を構
成する。演算増幅器７１の非反転入力端子はそれぞれ抵
抗器７７及び８０を介して第１の入力端子８３及び整流
回路の出力端子に接続され、反転入力端子は第２の入力
端子８５に接続される。トランジスタ９０は、ベース及
びコレクタがそれぞれ演算増幅器７１の出力端子及び非
反転３入力端子に接続され、ェミッタより出力電流を生
ずる。演算増幅器７１は、トランジスタ９０と共に加算
機能を有する電圧−電流変換回路を構成する。この実施
例においては、抵抗器７７の値は抵抗器７８の値の２倍
であり、抵抗器７９及び８０４の値は等しい。しかし、
これら値の選定は設計的事項である。すなわち、抵抗器
７７，７８，７９，８０の各抵抗値をＲ７７，Ｒ拍，Ｒ
ね，Ｒ範とするとき、Ｒ７９／Ｒ７８＝汲め／Ｒ７７の
関係を満足させればよい。次に、第２図の回路の動作を
説明する。
ド７４及び７５と、抵抗器７７，７８，７９及び８０と
を含んでいる。演算増幅器７０は、反転入力端子が抵抗
器７８を介して第１の入力端子８３に接続され、出力端
子と反転入力端子との闇にダイオード７４，７５及び抵
抗器７９からなる帰還回路網が接続され、更に非反転入
力端子が第２の入力端子８５に接続されて整流回路を構
成する。演算増幅器７１の非反転入力端子はそれぞれ抵
抗器７７及び８０を介して第１の入力端子８３及び整流
回路の出力端子に接続され、反転入力端子は第２の入力
端子８５に接続される。トランジスタ９０は、ベース及
びコレクタがそれぞれ演算増幅器７１の出力端子及び非
反転３入力端子に接続され、ェミッタより出力電流を生
ずる。演算増幅器７１は、トランジスタ９０と共に加算
機能を有する電圧−電流変換回路を構成する。この実施
例においては、抵抗器７７の値は抵抗器７８の値の２倍
であり、抵抗器７９及び８０４の値は等しい。しかし、
これら値の選定は設計的事項である。すなわち、抵抗器
７７，７８，７９，８０の各抵抗値をＲ７７，Ｒ拍，Ｒ
ね，Ｒ範とするとき、Ｒ７９／Ｒ７８＝汲め／Ｒ７７の
関係を満足させればよい。次に、第２図の回路の動作を
説明する。
２つの入力電圧ＶＲ及びＶｓがそれぞれ第１及び第２入
力端子８３及び８５に入力される。
力端子８３及び８５に入力される。
注目すべきことは、演算増幅器７０及び７１の非反転入
力端子及び反転入力端子がそれぞれ端子８５に接続され
ているので、非反転入力端子が接地されずに入力電圧Ｖ
ｓにフロートされることである。従って、演算増幅器７
０の構成する整流回路は、２入力電圧の差電圧を整流す
る。入力電圧ＶＲがＶｓより大きい場合、ダイオード７
４及び７５はそれぞれ導通、非導通となり、整流器の出
力電圧はＶｓに保持される。演算増幅器７１は、その非
反転入力端子の電圧が反転入力端子の電圧Ｖｓに等しく
なるようトランジスタ９０に電流を流そうと動作する。
よって、この場合、抵抗器７７を流れる電流のみがトラ
ンジスタ９０のコレクタを流れることになる。その電流
値ｉＥは、（ＶＲ−Ｖｓ）／Ｒである。ただし、Ｒは抵
抗器７７の抵抗値とする。逆に入力電圧ＶＲがＶｓより
小さい場合、ダイオード７４及び７５はそれぞれ非導通
、導通となり演算増幅器７０は反転増幅器として働く。
抵抗器７８を流れる電流がそのまま抵抗器７９を流れ、
整流回路の出力端子にはＶｓより大なる電圧が生ずる。
この実施例では抵抗器７９及び８０の抵抗値は等しいの
で、抵抗器８０‘こは抵抗器７８に流れる電流と等しい
電流が流れる。その電流値は２（Ｖｓ−ＶＲ）／Ｒであ
る。ただし、抵抗器７８及び８０を流れる電流の方向は
逆である。一方、抵抗器７７には第１入力端子８３の方
向に（Ｖｓ−ＶＲ）／Ｒなる電流が流れる。従って、こ
の場合、トランジスタ９０のコレクタ電流ｉＥは２（Ｖ
ｓ−ＶＲ）／Ｒ−（Ｖｓ−ＶＲ）／Ｒ＝（Ｖｓ−ＶＲ）
／Ｒとなる。
力端子及び反転入力端子がそれぞれ端子８５に接続され
ているので、非反転入力端子が接地されずに入力電圧Ｖ
ｓにフロートされることである。従って、演算増幅器７
０の構成する整流回路は、２入力電圧の差電圧を整流す
る。入力電圧ＶＲがＶｓより大きい場合、ダイオード７
４及び７５はそれぞれ導通、非導通となり、整流器の出
力電圧はＶｓに保持される。演算増幅器７１は、その非
反転入力端子の電圧が反転入力端子の電圧Ｖｓに等しく
なるようトランジスタ９０に電流を流そうと動作する。
よって、この場合、抵抗器７７を流れる電流のみがトラ
ンジスタ９０のコレクタを流れることになる。その電流
値ｉＥは、（ＶＲ−Ｖｓ）／Ｒである。ただし、Ｒは抵
抗器７７の抵抗値とする。逆に入力電圧ＶＲがＶｓより
小さい場合、ダイオード７４及び７５はそれぞれ非導通
、導通となり演算増幅器７０は反転増幅器として働く。
抵抗器７８を流れる電流がそのまま抵抗器７９を流れ、
整流回路の出力端子にはＶｓより大なる電圧が生ずる。
この実施例では抵抗器７９及び８０の抵抗値は等しいの
で、抵抗器８０‘こは抵抗器７８に流れる電流と等しい
電流が流れる。その電流値は２（Ｖｓ−ＶＲ）／Ｒであ
る。ただし、抵抗器７８及び８０を流れる電流の方向は
逆である。一方、抵抗器７７には第１入力端子８３の方
向に（Ｖｓ−ＶＲ）／Ｒなる電流が流れる。従って、こ
の場合、トランジスタ９０のコレクタ電流ｉＥは２（Ｖ
ｓ−ＶＲ）／Ｒ−（Ｖｓ−ＶＲ）／Ｒ＝（Ｖｓ−ＶＲ）
／Ｒとなる。
以上より、トランジスタ９０のコレクタには常にＩＶＲ
−Ｖｓｌ／Ｒすなわち２入力電圧の差の絶対値に比例す
る電流が流れることが分かる。トランジスタ９０のェミ
ツタ電流ｉｅは、トランジスタの電流増幅率ＱＦで除算
した値に等しく、端子９２を介して外部の回路に加えら
れる。次に、本発明の絶対値回路の応用例を第３図に示
す。第３図は直線の長さ及び方向に拘らず一定速度でベ
クトルを発生することができる図形表示用ベクトル発生
器のブロック図であり、第４図は関連する波形図である
。ベクトル発生器は、１対の入力端子１及び２と、１対
の出力端子３及び４と、本発明による１対の絶対値回路
３１及び３２と、１対の除算回格１１及び１２と、１対
の積分回路１５及び１６と、二乗の和の平方根を求める
回路（ＳＳＳ回路）１８とより成り、各回路は１対の閉
ループとして接続されている。
−Ｖｓｌ／Ｒすなわち２入力電圧の差の絶対値に比例す
る電流が流れることが分かる。トランジスタ９０のェミ
ツタ電流ｉｅは、トランジスタの電流増幅率ＱＦで除算
した値に等しく、端子９２を介して外部の回路に加えら
れる。次に、本発明の絶対値回路の応用例を第３図に示
す。第３図は直線の長さ及び方向に拘らず一定速度でベ
クトルを発生することができる図形表示用ベクトル発生
器のブロック図であり、第４図は関連する波形図である
。ベクトル発生器は、１対の入力端子１及び２と、１対
の出力端子３及び４と、本発明による１対の絶対値回路
３１及び３２と、１対の除算回格１１及び１２と、１対
の積分回路１５及び１６と、二乗の和の平方根を求める
回路（ＳＳＳ回路）１８とより成り、各回路は１対の閉
ループとして接続されている。
平面座標系の×及びＹ軸にそれぞれ対応するステップ電
圧信号Ｖ枇及びＶｓｙは、同時に入力端子１及び２に加
わる。信号Ｖｓｘ及びＺＶｙは、コンピュータ等より１
対のデジタルーアナログ変換器を介して加えられる。こ
れらの信号ＶＳｘ及びＶｓｙは、座標系の情報の点を表
わす。第４図の時刻ｔｏは１対のステップ信号Ｖｓｘ及
びＶ母の始まりに対応し、信号Ｖ舷及びＶ母は説明Ｚの
ためそれぞれｘ，一＆＝十５（ボルト）及びｙ，一ｙｏ
＝−５（ボルト）とする。値為及びｙｏは、情報の点位
置に対応する任意の値でよい。新たな電圧．値×，及び
ｙ，は、それぞれ絶対値回路３１及び３２において出力
電圧値ｘ（ｔ）及びｙ（ｔ）との差の絶対値をとられて
１対の電流信号ａ（ｉｅｘ）及びｂ（ｉｅｙ）を発生す
る。なおお、ｘｏ＜×（ｔ）＜×，及びｙ。＞ｙ（ｔ）
＞ｙ，であり、電流信号ａ及びｂは、それぞれ時亥比ｏ
において十５及び一５ボルトに変化し、額斜波電圧出力
Ｖｒｘ及びＶｒｙが発生するので直線的に戻り、時刻ｔ
，において再び零ボルトとなる。電流信号ａ及びｂはＳ
ＳＳ回路１８に加えられて、信号ｃを発生する。かかる
信号ｃは、時刻ら‘こおいては十７０７ボルト（守十守
＝５０の平方根）であり、直線的に戻り、時刻虻，にお
いて再び零ボルトとなる。除算回路１１及び１２にはそ
れぞれ電圧値ｘ，及びｙ，とｘ（ｔ）及びｙ（ｔ）と信
号ｃが加えられ、入出力信号の差信号を信号ｃで除算し
た値に比例する出力電流を発生する。これらの値はほぼ
一定であるので、積分回路１５及び１６に加わる電流ｉ
Ｑ及びｉｃｙはほぼ一定となり、その結果、直線的な充
電出力電圧Ｖｒｘ及びＶｒｙが発生する。時間差（ｔ，
一ｔｏ）は、回路内の電流ｉｘ（又はｉｙ）及び容量値
ｃ及び電圧差（ｘ，一神）（または（ｙ，‐ｙｏ））よ
り決まる。数学的には次式が成立する。Ｘ（ｔ）＝き′
ら÷云台；ｄｔ＋Ｘ。 【１１ｙ（ｔ）＝き仇フ言章房
ｄｔ＋ｙ。 ‘２）なお、ａ＝ｘ，一×（ｔ）及びｂ＝
ｙ，一ｙ（ｔ）であり、またｘ（ｔ）＝Ｖ化、ｘ，＝Ｖ
ｓｘ、ｙ（ｔ）＝Ｖｒｙ及びｙ，＝Ｖｓｙであり、ｋは
比例定数である。比較器２０１こは電流信号ｃが加えら
れ、電流信号ｃを基準電流ＩＲＥＦと比較する。
圧信号Ｖ枇及びＶｓｙは、同時に入力端子１及び２に加
わる。信号Ｖｓｘ及びＺＶｙは、コンピュータ等より１
対のデジタルーアナログ変換器を介して加えられる。こ
れらの信号ＶＳｘ及びＶｓｙは、座標系の情報の点を表
わす。第４図の時刻ｔｏは１対のステップ信号Ｖｓｘ及
びＶ母の始まりに対応し、信号Ｖ舷及びＶ母は説明Ｚの
ためそれぞれｘ，一＆＝十５（ボルト）及びｙ，一ｙｏ
＝−５（ボルト）とする。値為及びｙｏは、情報の点位
置に対応する任意の値でよい。新たな電圧．値×，及び
ｙ，は、それぞれ絶対値回路３１及び３２において出力
電圧値ｘ（ｔ）及びｙ（ｔ）との差の絶対値をとられて
１対の電流信号ａ（ｉｅｘ）及びｂ（ｉｅｙ）を発生す
る。なおお、ｘｏ＜×（ｔ）＜×，及びｙ。＞ｙ（ｔ）
＞ｙ，であり、電流信号ａ及びｂは、それぞれ時亥比ｏ
において十５及び一５ボルトに変化し、額斜波電圧出力
Ｖｒｘ及びＶｒｙが発生するので直線的に戻り、時刻ｔ
，において再び零ボルトとなる。電流信号ａ及びｂはＳ
ＳＳ回路１８に加えられて、信号ｃを発生する。かかる
信号ｃは、時刻ら‘こおいては十７０７ボルト（守十守
＝５０の平方根）であり、直線的に戻り、時刻虻，にお
いて再び零ボルトとなる。除算回路１１及び１２にはそ
れぞれ電圧値ｘ，及びｙ，とｘ（ｔ）及びｙ（ｔ）と信
号ｃが加えられ、入出力信号の差信号を信号ｃで除算し
た値に比例する出力電流を発生する。これらの値はほぼ
一定であるので、積分回路１５及び１６に加わる電流ｉ
Ｑ及びｉｃｙはほぼ一定となり、その結果、直線的な充
電出力電圧Ｖｒｘ及びＶｒｙが発生する。時間差（ｔ，
一ｔｏ）は、回路内の電流ｉｘ（又はｉｙ）及び容量値
ｃ及び電圧差（ｘ，一神）（または（ｙ，‐ｙｏ））よ
り決まる。数学的には次式が成立する。Ｘ（ｔ）＝き′
ら÷云台；ｄｔ＋Ｘ。 【１１ｙ（ｔ）＝き仇フ言章房
ｄｔ＋ｙ。 ‘２）なお、ａ＝ｘ，一×（ｔ）及びｂ＝
ｙ，一ｙ（ｔ）であり、またｘ（ｔ）＝Ｖ化、ｘ，＝Ｖ
ｓｘ、ｙ（ｔ）＝Ｖｒｙ及びｙ，＝Ｖｓｙであり、ｋは
比例定数である。比較器２０１こは電流信号ｃが加えら
れ、電流信号ｃを基準電流ＩＲＥＦと比較する。
比較器２０の出力信号は端子２１に発生し、他の回路に
ベクトルが描かれていることを通知する。２個の情報の
点を結ぶベクトルが完成した後、ベクトル発生器には新
たなステップ電圧Ｖｓｘ及びＶＳｙが加えられてもよい
。
ベクトルが描かれていることを通知する。２個の情報の
点を結ぶベクトルが完成した後、ベクトル発生器には新
たなステップ電圧Ｖｓｘ及びＶＳｙが加えられてもよい
。
例えば、１本の直線を書込んだ後に新たな直線を書き始
めたい場合の如く、書込み手段をすばやく１つの点から
他の点に移動するために、高速モード回路２４によりス
イッチ接点２４ａ及び２４ｂを開く。この動作はＳＳＳ
回路１８からの電流を抑止し、積分回路１５及び１６の
キャパシタを積分回路の出力能力で決まる速度で充電す
る。よって、積分回路１５及び１６の出力は入力ステッ
プ鰭圧の値に迅速に変化する。このことは、数学的には
式｛１１及び【２１の分母を零に近づけることで理解さ
れよう。本質的にかかる式は、ディラック・デルタ関数
である。高速モード回路２４は適当なトランジスタ・ス
イッチ又はリレー・スイッチでもよく、その動作はベク
トル発生器が動作するときの速度で決まる。高速モード
回路２４への命令信号は、端子２５を介して加えられる
。以上説明した如く、本発明によれば、整流回路０の後
段に直接電圧一電流変換回路を接続するようにしたので
、従釆の絶対値回路とほぼ同数の回路素子により電流出
力型の絶対値回路が実現できる。また、電流出力型なの
で第１及び第２演算増幅器の各々の一方の入力端子に直
接第２の入力電５圧を供給することにより、２入力電圧
の差の絶対値に比例する出力が得られる。よって、差動
増幅器は不要となる。従って、回路構成が簡単となり且
つ集積回路技術に適しているので安価となる等、種種の
実用上の効果が得られる。なお、上述は本発明の好適な
実施例を示したものであるが、当業者には、本発明の要
旨を逸脱することなく多くの変更及び変形をなし得るこ
とが明らかであろう。
めたい場合の如く、書込み手段をすばやく１つの点から
他の点に移動するために、高速モード回路２４によりス
イッチ接点２４ａ及び２４ｂを開く。この動作はＳＳＳ
回路１８からの電流を抑止し、積分回路１５及び１６の
キャパシタを積分回路の出力能力で決まる速度で充電す
る。よって、積分回路１５及び１６の出力は入力ステッ
プ鰭圧の値に迅速に変化する。このことは、数学的には
式｛１１及び【２１の分母を零に近づけることで理解さ
れよう。本質的にかかる式は、ディラック・デルタ関数
である。高速モード回路２４は適当なトランジスタ・ス
イッチ又はリレー・スイッチでもよく、その動作はベク
トル発生器が動作するときの速度で決まる。高速モード
回路２４への命令信号は、端子２５を介して加えられる
。以上説明した如く、本発明によれば、整流回路０の後
段に直接電圧一電流変換回路を接続するようにしたので
、従釆の絶対値回路とほぼ同数の回路素子により電流出
力型の絶対値回路が実現できる。また、電流出力型なの
で第１及び第２演算増幅器の各々の一方の入力端子に直
接第２の入力電５圧を供給することにより、２入力電圧
の差の絶対値に比例する出力が得られる。よって、差動
増幅器は不要となる。従って、回路構成が簡単となり且
つ集積回路技術に適しているので安価となる等、種種の
実用上の効果が得られる。なお、上述は本発明の好適な
実施例を示したものであるが、当業者には、本発明の要
旨を逸脱することなく多くの変更及び変形をなし得るこ
とが明らかであろう。
例えばトランジスタ９０は電界効果トランジスタと置換
してもよい。
してもよい。
第１図は従来の絶対値回路を示す略式回路図、第２図は
本発明の絶対値回路の一実施例を示す略式回路図、第３
図は本発明の絶対値回路を使用したベクトル発生器のブ
ロック図、第４図はその関蓬波形図である。 ７０，７１…・・・演算増幅器、７４，７５・・・・・
・ダイオード、７７，８０・・・・・・第１及び第２抵
抗器、７８，７９……抵抗器、８３，８５……入力端子
、９０……トランジスタ。 Ｆｉ９‐ｌ Ｆｉ９‐２ Ｆｉ９‐３ Ｆｉｇ‐ム
本発明の絶対値回路の一実施例を示す略式回路図、第３
図は本発明の絶対値回路を使用したベクトル発生器のブ
ロック図、第４図はその関蓬波形図である。 ７０，７１…・・・演算増幅器、７４，７５・・・・・
・ダイオード、７７，８０・・・・・・第１及び第２抵
抗器、７８，７９……抵抗器、８３，８５……入力端子
、９０……トランジスタ。 Ｆｉ９‐ｌ Ｆｉ９‐２ Ｆｉ９‐３ Ｆｉｇ‐ム
Claims (1)
- １ 反転入力端子が抵抗器を介して入力端子に接続され
ると共に抵抗器及びダイオードから成る帰還回路網を出
力端子及び上記反転入力端子間に有する演算増幅器によ
り構成された半波整流回路を含む絶対値回路において、
非反転入力端子が第１及び第２抵抗器を介してそれぞれ
上記入力端子及び上記半波整流回路の出力端子に接続さ
れた他の演算増幅器と、コレクタ（又はドレイン）及び
ベース（又はゲート）がそれぞれ上記他の演算増幅器の
非反転入力端子及び出力端子に接続されたトランジスタ
とを設け、上記半波整流回路を構成する演算増幅器の非
反転入力端子及び上記他の演算増幅器の反転入力端子を
他の入力端子に共通接続し、該他の入力端子及び上記半
波整流回路の入力端子にそれぞれ入力される入力電圧の
差の絶対値に比例する出力電流を上記トランジスタのエ
ミツタ（又はソース）から得るようにした絶対値回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US05/625,609 US4032768A (en) | 1975-10-24 | 1975-10-24 | Constant velocity vector generator |
| US625609 | 1975-10-24 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5922172A JPS5922172A (ja) | 1984-02-04 |
| JPS6020782B2 true JPS6020782B2 (ja) | 1985-05-23 |
Family
ID=24506852
Family Applications (3)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP51127735A Expired JPS6040035B2 (ja) | 1975-10-24 | 1976-10-22 | ベルトル発生器 |
| JP58037231A Expired JPS6020782B2 (ja) | 1975-10-24 | 1983-03-07 | 絶対値回路 |
| JP58037230A Expired JPS6019827B2 (ja) | 1975-10-24 | 1983-03-07 | 積分回路 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP51127735A Expired JPS6040035B2 (ja) | 1975-10-24 | 1976-10-22 | ベルトル発生器 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58037230A Expired JPS6019827B2 (ja) | 1975-10-24 | 1983-03-07 | 積分回路 |
Country Status (7)
| Country | Link |
|---|---|
| US (3) | US4032768A (ja) |
| JP (3) | JPS6040035B2 (ja) |
| CA (1) | CA1058338A (ja) |
| DE (1) | DE2643278C3 (ja) |
| FR (1) | FR2329024A1 (ja) |
| GB (1) | GB1550172A (ja) |
| NL (1) | NL169527C (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4095145A (en) * | 1976-12-13 | 1978-06-13 | The United States Of America As Represented By The Secretary Of The Army | Display of variable length vectors |
| US4388694A (en) * | 1981-04-16 | 1983-06-14 | The Perkin-Elmer Corp. | Circuitry for simultaneously performing integration and division |
| US4500879A (en) * | 1982-01-06 | 1985-02-19 | Smith Engineering | Circuitry for controlling a CRT beam |
| US4511892A (en) * | 1982-06-25 | 1985-04-16 | Sperry Corporation | Variable refresh rate for stroke CRT displays |
| US4507656A (en) * | 1982-09-13 | 1985-03-26 | Rockwell International Corporation | Character/vector controller for stroke written CRT displays |
| US4535328A (en) * | 1982-09-13 | 1985-08-13 | Rockwell International Corporation | Digitally controlled vector generator for stroke written CRT displays |
| US4686642A (en) * | 1984-10-18 | 1987-08-11 | Etak, Inc. | Method and apparatus for generating a stroke on a display |
| JPS62197754A (ja) * | 1986-02-25 | 1987-09-01 | Agency Of Ind Science & Technol | 熱伝導率測定方法 |
| US4799173A (en) * | 1986-02-28 | 1989-01-17 | Digital Equipment Corporation | Transformation circuit to effect raster operations |
| JPS63241457A (ja) * | 1987-03-30 | 1988-10-06 | Kawasaki Steel Corp | 薄膜状物質の熱物性測定装置 |
| US5093628A (en) * | 1990-02-26 | 1992-03-03 | Digital Equipment Corporation Of Canada, Ltd. | Current-pulse integrating circuit and phase-locked loop |
| US5398086A (en) * | 1991-03-20 | 1995-03-14 | Mitsubishi Denki Kabushiki Kaisha | Projection type display device |
| JP3522457B2 (ja) * | 1996-08-13 | 2004-04-26 | 株式会社鷹山 | ベクトル絶対値演算回路 |
| TW539814B (en) | 2001-09-06 | 2003-07-01 | Goodyear Tire & Rubber | Power transmission belt |
| US7310656B1 (en) * | 2002-12-02 | 2007-12-18 | Analog Devices, Inc. | Grounded emitter logarithmic circuit |
| DE102008016100A1 (de) * | 2008-03-28 | 2009-10-01 | Osram Opto Semiconductors Gmbh | Optoelektronischer Strahlungsdetektor und Verfahren zur Herstellung einer Mehrzahl von Detektorelementen |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3024995A (en) * | 1953-08-24 | 1962-03-13 | Sun Oil Co | Apparatus for producing a function of the absolute value of the difference between two analog signals |
| US2924709A (en) * | 1955-07-01 | 1960-02-09 | Goodyear Aircraft Corp | Absolute value comparator |
| US3105145A (en) * | 1959-01-19 | 1963-09-24 | Robert A Meyers | Function control unit |
| US3076933A (en) * | 1960-05-31 | 1963-02-05 | Hewlett Packard Co | Circuit for measuring the difference in the integrated amplitude of two sets of pulses |
| US3299287A (en) * | 1963-12-30 | 1967-01-17 | Staeudle Hans | Circuit to obtain the absolute value of the difference of two voltages |
| US3466434A (en) * | 1965-10-19 | 1969-09-09 | Sperry Rand Corp | Device for integrating a modulated a.c. signal |
| US3482086A (en) * | 1967-06-30 | 1969-12-02 | Raytheon Co | Constant writing rate vector generator |
| US3546596A (en) * | 1968-06-24 | 1970-12-08 | Sylvania Electric Prod | Absolute value amplifier circuit |
| US3689752A (en) * | 1970-04-13 | 1972-09-05 | Tektronix Inc | Four-quadrant multiplier circuit |
| US3688028A (en) * | 1970-09-23 | 1972-08-29 | Computer Image Corp | Beam intensity compensator |
| US3809868A (en) * | 1971-01-13 | 1974-05-07 | Hughes Aircraft Co | System for generating orthogonal control signals to produce curvilinear motion |
| US3725897A (en) * | 1971-01-20 | 1973-04-03 | Raytheon Co | Visual display system |
| JPS5515710B2 (ja) * | 1972-06-03 | 1980-04-25 | ||
| US3772563A (en) * | 1972-11-09 | 1973-11-13 | Vector General | Vector generator utilizing an exponential analogue output signal |
| US3790893A (en) * | 1972-11-16 | 1974-02-05 | Bell Telephone Labor Inc | Sample and hold circuit for digital signals |
| US3891840A (en) * | 1973-12-14 | 1975-06-24 | Information Storage Systems | Low leakage current integrator |
-
1975
- 1975-10-24 US US05/625,609 patent/US4032768A/en not_active Expired - Lifetime
-
1976
- 1976-08-20 CA CA259,586A patent/CA1058338A/en not_active Expired
- 1976-08-20 GB GB34740/76A patent/GB1550172A/en not_active Expired
- 1976-08-26 NL NLAANVRAGE7609484,A patent/NL169527C/xx not_active IP Right Cessation
- 1976-09-25 DE DE2643278A patent/DE2643278C3/de not_active Expired
- 1976-10-21 FR FR7632303A patent/FR2329024A1/fr active Granted
- 1976-10-22 JP JP51127735A patent/JPS6040035B2/ja not_active Expired
-
1977
- 1977-03-04 US US05/774,712 patent/US4122528A/en not_active Expired - Lifetime
- 1977-03-04 US US05/774,711 patent/US4121299A/en not_active Expired - Lifetime
-
1983
- 1983-03-07 JP JP58037231A patent/JPS6020782B2/ja not_active Expired
- 1983-03-07 JP JP58037230A patent/JPS6019827B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| NL169527C (nl) | 1982-07-16 |
| NL169527B (nl) | 1982-02-16 |
| US4032768A (en) | 1977-06-28 |
| JPS5922171A (ja) | 1984-02-04 |
| JPS6019827B2 (ja) | 1985-05-18 |
| US4121299A (en) | 1978-10-17 |
| DE2643278A1 (de) | 1977-04-28 |
| NL7609484A (nl) | 1977-04-26 |
| DE2643278C3 (de) | 1980-04-30 |
| JPS5253633A (en) | 1977-04-30 |
| FR2329024A1 (fr) | 1977-05-20 |
| US4122528A (en) | 1978-10-24 |
| CA1058338A (en) | 1979-07-10 |
| FR2329024B1 (ja) | 1980-06-06 |
| GB1550172A (en) | 1979-08-08 |
| DE2643278B2 (de) | 1979-08-16 |
| JPS6040035B2 (ja) | 1985-09-09 |
| JPS5922172A (ja) | 1984-02-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6020782B2 (ja) | 絶対値回路 | |
| US4064448A (en) | Band gap voltage regulator circuit including a merged reference voltage source and error amplifier | |
| JP3253571B2 (ja) | 低電圧ｍｏｓｆｅｔを持つ電流ミラーを使用した積算機及び神経網シナプス | |
| JPH0265514A (ja) | 差動増幅回路 | |
| US4081696A (en) | Current squaring circuit | |
| US5237289A (en) | Mosfet controlling multiplier | |
| JP3309440B2 (ja) | 電圧発生装置 | |
| JPS62102612A (ja) | 利得制御回路 | |
| JPH0237047Y2 (ja) | ||
| US4250559A (en) | Coordinate converter for changing polar vector variable into Cartesian vector variables | |
| JPS6240951B2 (ja) | ||
| JP3129071B2 (ja) | 電圧制御増幅器 | |
| JPS6297362A (ja) | 基準電圧発生回路 | |
| JP2678669B2 (ja) | 基準電圧入力回路 | |
| Peredelskiy et al. | Controlled Switch on the Operational Amplifier | |
| JPH0637451Y2 (ja) | 基準電圧発生回路 | |
| JPH0720969Y2 (ja) | 差動増幅器の利得可変回路 | |
| SU860088A1 (ru) | Квадратор | |
| JPH09305687A (ja) | シグモイド関数発生回路 | |
| JPH012410A (ja) | 擬似波形発生回路 | |
| JPH026244B2 (ja) | ||
| JP3390560B2 (ja) | 電流発生装置 | |
| JP2906280B2 (ja) | Ｄ／ａ変換器 | |
| Rao | Development of a unified simulation methodology for electric networks using sliding mode theory | |
| JPH0249048B2 (ja) |