JPS59842B2 - フリツカヨクセイソウチ - Google Patents
フリツカヨクセイソウチInfo
- Publication number
- JPS59842B2 JPS59842B2 JP50118889A JP11888975A JPS59842B2 JP S59842 B2 JPS59842 B2 JP S59842B2 JP 50118889 A JP50118889 A JP 50118889A JP 11888975 A JP11888975 A JP 11888975A JP S59842 B2 JPS59842 B2 JP S59842B2
- Authority
- JP
- Japan
- Prior art keywords
- load
- flicker
- voltage
- thyristor
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P10/00—Technologies related to metal processing
- Y02P10/25—Process efficiency
Landscapes
- Discharge Heating (AREA)
- Supply And Distribution Of Alternating Current (AREA)
- Control Of Electrical Variables (AREA)
Description
【発明の詳細な説明】
本発明はフリッカ抑制装置に係り、特に、負荷電圧変動
を検出し、負荷に並列接続された無効電力供給装置の無
効電力量を高速に調整して負荷の無効電力変動を補償す
るフリッカ抑制装置に関する。
を検出し、負荷に並列接続された無効電力供給装置の無
効電力量を高速に調整して負荷の無効電力変動を補償す
るフリッカ抑制装置に関する。
従来のフリッカ抑制装置の一例を示したのが第１図であ
る。
る。
第１図は３相回路のうちの１相分のみを示している。第
１図において、フリッカ抑制装置は交流電源１、電源側
インピーダンス２、負荷３、無効電力供給装置４、検出
用電源部５、差動増幅器６、電圧設定端子７、遅延回路
８、制限器９、自動パルス移相器１０、パルス増幅器１
１からなる。交流電源１は電流側インピーダンス２を介
して負荷３に供給される。
１図において、フリッカ抑制装置は交流電源１、電源側
インピーダンス２、負荷３、無効電力供給装置４、検出
用電源部５、差動増幅器６、電圧設定端子７、遅延回路
８、制限器９、自動パルス移相器１０、パルス増幅器１
１からなる。交流電源１は電流側インピーダンス２を介
して負荷３に供給される。
負荷３はアーク炉等のフリッカを発生する機器である。
無効電力供給装置４は負荷３と並列に接続される。
無効電力供給装置４は負荷３と並列に接続される。
！−の無効電力供給装置４は補償コンデンサ４１、サイ
リスタ４２、４３、補償リアクトル４４からなる。検出
用電源部５は変圧器５１、抵抗５２、コンデンサ５３、
３相全波整流器５４からなる。
リスタ４２、４３、補償リアクトル４４からなる。検出
用電源部５は変圧器５１、抵抗５２、コンデンサ５３、
３相全波整流器５４からなる。
変圧器５１は１次巻線５１ａと２次巻線５１ｂとよりな
り、２次巻線５１ｂの中間には中間タツブ５７が設けら
れている。変圧器５１は負荷電圧の変動を検出するため
の変圧器である。２次巻線５１ｂの端子５５には抵抗５
２が接続される。
り、２次巻線５１ｂの中間には中間タツブ５７が設けら
れている。変圧器５１は負荷電圧の変動を検出するため
の変圧器である。２次巻線５１ｂの端子５５には抵抗５
２が接続される。
更に、抵抗５２の他端と２次巻線５１ｂの端子５６との
間にコンデンサ５３が挿入される。ここで、抵抗５２の
抵抗値をＲ、コンデンサ５３の値をＣとすると、２πＦ
ＣＲ＝Ｖ丁 （但し、ｆは電源の周波数）を満たすよう
に定められている。
間にコンデンサ５３が挿入される。ここで、抵抗５２の
抵抗値をＲ、コンデンサ５３の値をＣとすると、２πＦ
ＣＲ＝Ｖ丁 （但し、ｆは電源の周波数）を満たすよう
に定められている。
また、２次巻線５１ｂの端子５６と端子５７との間、及
び端子５５と端子５７との間の各々の誘起電圧の実効値
は等しく、位相は互いに２π／３だけずれている。端子
５６，５７、ならびに端子５５から抵抗５２を介しての
各々の電圧は３相全波整流器５４に入力される。端子５
８は整流された直流電圧が出力される端子である。差動
増幅器６は一方の入力端子に検出用電源部５よりの出力
電圧が印加され、他方の入力端子には調整すべき負荷電
圧を定める負荷電圧設定値Ｅが電圧設定端子７から印加
され、各々の入力信号の差を増幅出力する。
び端子５５と端子５７との間の各々の誘起電圧の実効値
は等しく、位相は互いに２π／３だけずれている。端子
５６，５７、ならびに端子５５から抵抗５２を介しての
各々の電圧は３相全波整流器５４に入力される。端子５
８は整流された直流電圧が出力される端子である。差動
増幅器６は一方の入力端子に検出用電源部５よりの出力
電圧が印加され、他方の入力端子には調整すべき負荷電
圧を定める負荷電圧設定値Ｅが電圧設定端子７から印加
され、各々の入力信号の差を増幅出力する。
遅延回路８は端子５８の整流出力に含まれる周期π／３
のリツプルが除去される。
のリツプルが除去される。
制限器９は遅延回路８の出力信号が入力されて、サイリ
スタ４２，４３への点弧パルスを所定の制御範囲内に抑
制するためのものである。
スタ４２，４３への点弧パルスを所定の制御範囲内に抑
制するためのものである。
自動パルス移相器１０は制限器９の出力信号に対応する
位相でパルスを出力する。
位相でパルスを出力する。
パルス増幅器１１は自動パルス移相器１０によるパルス
を増幅して、サイリスタ４２，４３の各ゲートに点弧パ
ルスを印加する。
を増幅して、サイリスタ４２，４３の各ゲートに点弧パ
ルスを印加する。
以上の構成におけるフリツカ抑制装置の動作を次に説明
する。
する。
負荷３の負荷変動により、負荷電圧ＶＬが第２図に示す
ような時間的変化を示す。
ような時間的変化を示す。
第２図において、図示Ａ付近で負荷電圧が低下し始める
と、常時負荷電圧が検出されている端子５８の検出電圧
は低下を始める。この検出電圧と負荷電圧設定値Ｅとの
差分は差動増幅器６及び遅延回路８で増幅され、リツプ
ルが除去された後、制限器９を経て自動パルス移相器１
０に入力される。自動パルス移相器１１では出力パルス
の位相を信号の大きさに比例した値だけ遅らせる。この
結果、第３図に示すように補償リアクトル４４の電流は
電圧低下前に図の時刻ｔ１から流出していたものが、時
刻Ｔ２から流れるようになり補償リアクトル４４の電流
は減少する。一方補償コンデンサ４１にはほぼ一定の進
み電流が流れている。従つて、無効電力供給装置４は進
み負荷として働き、負荷電圧を上昇させることになり、
負荷電圧の低下を抑制することができる。同様に第２図
の図示Ｂのように負荷電圧が上昇し始めると前記の動作
と逆の動作をし、負荷電圧の上昇を抑制することができ
る。通常、差動増幅器６の利得は十分に大きいので、定
常的には端子５８の電圧（平均値）は殆んど負荷電圧設
定値Ｅに等しくなつて落着することになり、負荷変動に
対して負荷電圧を一定に保つことができる。尚、サイリ
スタ４２，４３の点弧パルスの制御範囲は第３図の範囲
内であり、制限器９はこの範囲内から外に出ないように
するものである。従来のフリツカ装置の動作は以上説明
した通りであるが、次のような欠点を持つている。
と、常時負荷電圧が検出されている端子５８の検出電圧
は低下を始める。この検出電圧と負荷電圧設定値Ｅとの
差分は差動増幅器６及び遅延回路８で増幅され、リツプ
ルが除去された後、制限器９を経て自動パルス移相器１
０に入力される。自動パルス移相器１１では出力パルス
の位相を信号の大きさに比例した値だけ遅らせる。この
結果、第３図に示すように補償リアクトル４４の電流は
電圧低下前に図の時刻ｔ１から流出していたものが、時
刻Ｔ２から流れるようになり補償リアクトル４４の電流
は減少する。一方補償コンデンサ４１にはほぼ一定の進
み電流が流れている。従つて、無効電力供給装置４は進
み負荷として働き、負荷電圧を上昇させることになり、
負荷電圧の低下を抑制することができる。同様に第２図
の図示Ｂのように負荷電圧が上昇し始めると前記の動作
と逆の動作をし、負荷電圧の上昇を抑制することができ
る。通常、差動増幅器６の利得は十分に大きいので、定
常的には端子５８の電圧（平均値）は殆んど負荷電圧設
定値Ｅに等しくなつて落着することになり、負荷変動に
対して負荷電圧を一定に保つことができる。尚、サイリ
スタ４２，４３の点弧パルスの制御範囲は第３図の範囲
内であり、制限器９はこの範囲内から外に出ないように
するものである。従来のフリツカ装置の動作は以上説明
した通りであるが、次のような欠点を持つている。
電力系統は一般に多くの負荷が分岐されて接続されてい
るものであり、これらの中の比較的大容量の負荷が０．
０１秒程度以上の周期で変動又は起起動停止をすると、
フリツカ抑制の対称としているアーク炉などの負荷変動
を抑制できなくなる欠点があつた。
るものであり、これらの中の比較的大容量の負荷が０．
０１秒程度以上の周期で変動又は起起動停止をすると、
フリツカ抑制の対称としているアーク炉などの負荷変動
を抑制できなくなる欠点があつた。
この点について更に説明を加える。第４図は負荷電流の
無効成分と負荷電圧との間の静特性を示すものである。
仮に分岐されている負荷の影響を無視できるものとすれ
ば、負荷曲線ａは負荷電流の遅れ無効成分が増大するに
伴い、同量の進み無効成分が供給されるので負荷曲線は
ｂのように平担になる。しかし、分岐されている負荷の
影響により、電源電圧がΔＶだけ降下している際には、
フリツカ抑制装置が無い場合にあつては負荷曲線は第４
図の図示ｃのようになる。更に、フリツカ抑制装置が接
続されている場合でも、無効電力供給装置４は最大ΔＶ
ｃの電圧を上昇させる容量しか有しないため、負荷曲線
は第４図の図示ｄのようになり、負荷電流の無効成分が
。を越えると補償が不可能となる。本発明の目的は上記
した従来の欠点を無くすものであり、分岐されている負
荷の変動を受けないフリツカ抑制装置を提供するにある
。
無効成分と負荷電圧との間の静特性を示すものである。
仮に分岐されている負荷の影響を無視できるものとすれ
ば、負荷曲線ａは負荷電流の遅れ無効成分が増大するに
伴い、同量の進み無効成分が供給されるので負荷曲線は
ｂのように平担になる。しかし、分岐されている負荷の
影響により、電源電圧がΔＶだけ降下している際には、
フリツカ抑制装置が無い場合にあつては負荷曲線は第４
図の図示ｃのようになる。更に、フリツカ抑制装置が接
続されている場合でも、無効電力供給装置４は最大ΔＶ
ｃの電圧を上昇させる容量しか有しないため、負荷曲線
は第４図の図示ｄのようになり、負荷電流の無効成分が
。を越えると補償が不可能となる。本発明の目的は上記
した従来の欠点を無くすものであり、分岐されている負
荷の変動を受けないフリツカ抑制装置を提供するにある
。
本発明は、フリツカとして感じない０．０１〜０．１秒
程度以上の周期の電圧変動成分を淵波器で除去すること
により、分岐されている負荷の影響を無くするようにし
たものである。
程度以上の周期の電圧変動成分を淵波器で除去すること
により、分岐されている負荷の影響を無くするようにし
たものである。
以下、本発明の実施例を図面に基いて説明する。
第５図は本発明の実施例を示す回路図である。また、第
６図はフリツカの視度感度曲線を示すものであり、本発
明はこのフリツカ視感度曲線の特性を利用したものであ
る。第６図に示されるように周波数１０Ｈｚ附近の電圧
変動が人に最も感じ易いことがわかる。また、０．１Ｈ
ｚになると１０ｚの約８％にまで低下し、殆んど感じな
くなることがわかる。本発明は第１図に示した従来例に
低域戸波器１２と位相反転器１３とを追加したものであ
る。
６図はフリツカの視度感度曲線を示すものであり、本発
明はこのフリツカ視感度曲線の特性を利用したものであ
る。第６図に示されるように周波数１０Ｈｚ附近の電圧
変動が人に最も感じ易いことがわかる。また、０．１Ｈ
ｚになると１０ｚの約８％にまで低下し、殆んど感じな
くなることがわかる。本発明は第１図に示した従来例に
低域戸波器１２と位相反転器１３とを追加したものであ
る。
尚、第５図に於て、第１図に示した従来装置回路図と同
一構成部には同一番号を付している。低域沢波器１２と
位相反転器１３とは縦続接続されて、第１図に示した従
来例の端子５８と電圧設定端子７との間に挿入された構
成となつている。低域戸波器１２の遮断周波数を０．０
１〜０．１Ｈ逍度に設計すれば０．０１〜０．１Ｈｚの
周波数成分（即ち、フリツカとして規定された周波数帯
域以外の成分）のみが通過される。この低域淵波器１２
の出力信号は次段の位相反転器１３で反転され、調整す
べき負荷電圧を定める負荷電圧設定値として差動増幅器
６の入力端子１４に印加される。差動増幅器６は入力端
子１５に印加された検出用電源部５の検出信号と位相反
転器１３の出力信号との差を出力する。この出力信号は
０．０１〜０．１Ｈｚの周波数成分の影響は取除かれて
いるので、フリツカ成分（即ち、フリツカ周波数帯域と
して規定された成分）のみが取り出される。従つて０．
１〜０．０１Ｈｚが制限器９に入ることはないため、フ
リツカ抑制が不能になる恐れは無くなる。以下、遅延回
路８からパルス増幅器１１に至る各構成部の動作は第１
図に示した従来例と同様であるので説明は省略する。第
７図は本発明の他の実施例を示す回路図である。
一構成部には同一番号を付している。低域沢波器１２と
位相反転器１３とは縦続接続されて、第１図に示した従
来例の端子５８と電圧設定端子７との間に挿入された構
成となつている。低域戸波器１２の遮断周波数を０．０
１〜０．１Ｈ逍度に設計すれば０．０１〜０．１Ｈｚの
周波数成分（即ち、フリツカとして規定された周波数帯
域以外の成分）のみが通過される。この低域淵波器１２
の出力信号は次段の位相反転器１３で反転され、調整す
べき負荷電圧を定める負荷電圧設定値として差動増幅器
６の入力端子１４に印加される。差動増幅器６は入力端
子１５に印加された検出用電源部５の検出信号と位相反
転器１３の出力信号との差を出力する。この出力信号は
０．０１〜０．１Ｈｚの周波数成分の影響は取除かれて
いるので、フリツカ成分（即ち、フリツカ周波数帯域と
して規定された成分）のみが取り出される。従つて０．
１〜０．０１Ｈｚが制限器９に入ることはないため、フ
リツカ抑制が不能になる恐れは無くなる。以下、遅延回
路８からパルス増幅器１１に至る各構成部の動作は第１
図に示した従来例と同様であるので説明は省略する。第
７図は本発明の他の実施例を示す回路図である。
本実施例は第５図に示した実施例の差動増幅器６の代り
に増幅器１７を使用し、更に、低域戸波器１２、位相反
転器１３の代りに高域淵波器１６を用いたものである。
その他の構成については第５図に示した実施例と同一で
ある。第７図に於て、検出用電源部５の検出信号は高域
戸波器１６に入力される。
に増幅器１７を使用し、更に、低域戸波器１２、位相反
転器１３の代りに高域淵波器１６を用いたものである。
その他の構成については第５図に示した実施例と同一で
ある。第７図に於て、検出用電源部５の検出信号は高域
戸波器１６に入力される。
そして、戸波された出力信号は次段の増幅器１７に入力
され、増幅が行われる。この増幅された出力信号は遅延
回路８に入力される。以下、パルス増幅器１１に至る各
部の動作は従来例ならびに第５図に示した実施例と同一
であるので説明は省略する。高域淵波器１６は遮断周波
数を０．０１〜０．１Ｈｚ程度に選定する。
され、増幅が行われる。この増幅された出力信号は遅延
回路８に入力される。以下、パルス増幅器１１に至る各
部の動作は従来例ならびに第５図に示した実施例と同一
であるので説明は省略する。高域淵波器１６は遮断周波
数を０．０１〜０．１Ｈｚ程度に選定する。
これにより、フリツカとして感じ易い０．０１〜０．１
Ｈｚ以上の周波数の電圧変動は信号として増幅器１７に
入力されるが、それ以下の緩やかな電圧変動は高域戸波
器１６で阻止され、増幅器１７には入力されない。従つ
て、フリツカとして感じない緩やかな電源変動の影響を
受けることはない。尚、本実施例に於て、増幅器１７は
差動増幅器の１つの入力端子の信号が常に零で良いため
に、単なる増幅器としたものであり、本質的な動作は全
く変わらない。以上より明らかなように、本発明によれ
ば、フリツカとして感じない周波数域の電圧変動の影響
を受けることなしにフリツカ抑制装置を動作させること
ができるので、他の分岐されている負荷からの影響を防
止することができる。
Ｈｚ以上の周波数の電圧変動は信号として増幅器１７に
入力されるが、それ以下の緩やかな電圧変動は高域戸波
器１６で阻止され、増幅器１７には入力されない。従つ
て、フリツカとして感じない緩やかな電源変動の影響を
受けることはない。尚、本実施例に於て、増幅器１７は
差動増幅器の１つの入力端子の信号が常に零で良いため
に、単なる増幅器としたものであり、本質的な動作は全
く変わらない。以上より明らかなように、本発明によれ
ば、フリツカとして感じない周波数域の電圧変動の影響
を受けることなしにフリツカ抑制装置を動作させること
ができるので、他の分岐されている負荷からの影響を防
止することができる。
第１図は従来のフリツカ抑制装置の回路図、第２図は該
装置の負荷電圧の時間的変化を示す図、第３図は第１図
に示した装置の動作時に於ける補償リアタトル電流を示
す図、第４図は負荷電流と負荷電圧間の静特性を示す図
、第５図は本発明の一実施例を示す回路図、第６図は眼
の視度感度特性を示す図、第７図は本発明の他の実施例
を示す回路図である。 符号の説明、６・・・・・・差動増幅器、１２・・・・
・・低域淵波器、１３・・・・・・位相反転器、１６・
・・・・・高域戸波器、１７・・・・・・増幅器。
装置の負荷電圧の時間的変化を示す図、第３図は第１図
に示した装置の動作時に於ける補償リアタトル電流を示
す図、第４図は負荷電流と負荷電圧間の静特性を示す図
、第５図は本発明の一実施例を示す回路図、第６図は眼
の視度感度特性を示す図、第７図は本発明の他の実施例
を示す回路図である。 符号の説明、６・・・・・・差動増幅器、１２・・・・
・・低域淵波器、１３・・・・・・位相反転器、１６・
・・・・・高域戸波器、１７・・・・・・増幅器。
Claims (1)
- 【特許請求の範囲】 １ 電源に接続され、それ自身の負荷状態に応じたフリ
ッカを発生する負荷と、該負荷に少くとも２個のサイリ
スタとリアクトルの直列回路を並列接続し該サイリスタ
の制御角を変化させることによつて上記負荷の無効電力
量を調整し、もつて負荷電圧の変動を抑制せしめる無効
電力供給装置と、上記負荷の電圧の変動を検出し、その
検出信号の中でフリッカとして規定された周波数帯域以
外の成分を除去し、上記フリッカとして規定された周波
数帯域を持つ検出信号の成分のみを取り出し、該取り出
してなる検出信号をもつて上記サイリスタの点弧パルス
として規定し、該パルスによつて上記サイリスタを点弧
せしめる点弧手段と、を具備してなるフリッカ抑制装置
。 ２ 特許請求の範囲第１項記載のフリッカ抑制装置に於
て、上記点弧手段は、上記負荷の電圧の検出信号を低域
濾波器により上記フリッカとして規定された以外の成分
を取り出し、この取り出された信号を調整すべき負荷電
圧の設定値として差動増幅器の一方の入力端子に印加し
、差動増幅器の他方の入力端子には上記負荷の電圧の検
出信号を印加せしめ、かかる結果得られる上記差動増幅
器の出力信号を用いて上記無効電力供給装置のサイリス
タを点弧せしめることをもつて構成したフリッカ抑制装
置。 ３ 特許請求の範囲第１項記載のフリッカ抑制装置に於
て、上記点弧手段は、上記負荷の電圧の検出信号を高域
濾波器により上記フリッカとして規定された周波数帯域
を持つ検出信号成分のみを通過させ、この濾波器の出力
信号を用いて上記無効電力供給装置のサイリスタを点弧
せしめることをもつて構成したフリッカ抑制装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50118889A JPS59842B2 (ja) | 1975-10-03 | 1975-10-03 | フリツカヨクセイソウチ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50118889A JPS59842B2 (ja) | 1975-10-03 | 1975-10-03 | フリツカヨクセイソウチ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5243965A JPS5243965A (en) | 1977-04-06 |
| JPS59842B2 true JPS59842B2 (ja) | 1984-01-09 |
Family
ID=14747644
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP50118889A Expired JPS59842B2 (ja) | 1975-10-03 | 1975-10-03 | フリツカヨクセイソウチ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59842B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01118527U (ja) * | 1988-02-06 | 1989-08-10 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4438386A (en) * | 1981-09-10 | 1984-03-20 | Westinghouse Electric Corp. | Static VAR generation for transmission line compensation of subsynchronous resonance |
| JP4805186B2 (ja) * | 2007-02-26 | 2011-11-02 | 財団法人電力中央研究所 | 電力変換システムの制御方法並びにその制御方法を用いた電力変換システム |
-
1975
- 1975-10-03 JP JP50118889A patent/JPS59842B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01118527U (ja) * | 1988-02-06 | 1989-08-10 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5243965A (en) | 1977-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6970365B2 (en) | Controlled frequency power factor correction circuit and method | |
| JPS5852430B2 (ja) | コンバ−タカイロ | |
| US5345162A (en) | Charging circuit of secondary battery | |
| JPS59842B2 (ja) | フリツカヨクセイソウチ | |
| JP3035922B2 (ja) | 電源回路の保護装置 | |
| JPS57180395A (en) | Voltage controller for inverter | |
| US4535280A (en) | Stabilizing circuit for an inverse rectifier motor control | |
| JP3215127B2 (ja) | スイッチング電源の制御回路 | |
| JPH01311889A (ja) | 誘導電動機の制御装置 | |
| JP2715478B2 (ja) | 交流アーク炉 | |
| JP2003324847A (ja) | 電圧フリッカ補償方法および装置 | |
| JPS633325B2 (ja) | ||
| KR910006099B1 (ko) | 아크 용접용 전원의 제어장치 | |
| US4427947A (en) | Phase discriminator circuit | |
| JP2701663B2 (ja) | リミッタ装置 | |
| US3551772A (en) | Closed control system having means responsive to the amplitude of selfoscillations to modify one or more parameters of the system | |
| JPH0449894A (ja) | インバータの電流振動抑制装置 | |
| JPS593773B2 (ja) | 無効電力変動補償装置 | |
| Wadlington | Overcurrent protection in pulse-width controlled DC-to-DC converters | |
| JPH02136072A (ja) | パルス幅変調形インバータ装置 | |
| JPS60183617A (ja) | 低リプル電源装置 | |
| JPH011434A (ja) | 瞬時電圧低下補償装置の出力電圧設定方式 | |
| KR840001141B1 (ko) | 이득제어회로 | |
| JP3161037B2 (ja) | アーク溶接用電源装置 | |
| KR960028325A (ko) | 모니터의 자동 밝기 조절회로 |