JPS5972746A - フイルムマウント形集積回路の保護方法および装置 - Google Patents
フイルムマウント形集積回路の保護方法および装置Info
- Publication number
- JPS5972746A JPS5972746A JP58171031A JP17103183A JPS5972746A JP S5972746 A JPS5972746 A JP S5972746A JP 58171031 A JP58171031 A JP 58171031A JP 17103183 A JP17103183 A JP 17103183A JP S5972746 A JPS5972746 A JP S5972746A
- Authority
- JP
- Japan
- Prior art keywords
- frame
- micropack
- short
- circuit
- shorting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 13
- 238000007786 electrostatic charging Methods 0.000 claims abstract description 10
- 230000006378 damage Effects 0.000 claims abstract description 6
- 239000004020 conductor Substances 0.000 claims description 24
- 238000005516 engineering process Methods 0.000 claims description 3
- 229920003002 synthetic resin Polymers 0.000 claims description 3
- 239000000057 synthetic resin Substances 0.000 claims description 3
- 238000004080 punching Methods 0.000 claims description 2
- 238000009825 accumulation Methods 0.000 claims 1
- 230000000717 retained effect Effects 0.000 claims 1
- 238000012360 testing method Methods 0.000 description 6
- 230000001681 protective effect Effects 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0254—High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Packaging Frangible Articles (AREA)
- Wire Bonding (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、フィルムにマウントされた集積回路（マイク
ロパック）を取扱う際に静電気帯電による破壊からその
集積回路を保護する方法および装置に関する。
ロパック）を取扱う際に静電気帯電による破壊からその
集積回路を保護する方法および装置に関する。
ＭＯ８技術で製作された集積回路が静電気帯電に対して
敏感なことは知られている。このような静電気帯電は集
積回路自体、あるいはこの集積回路が取付けられている
アセンブリを取扱う際に生ぜしめられ、集積回路を破壊
する。しかしながら、別の技術で構成された集積回路に
おいても、そのないし第６項のいずれかに記載の装置。
敏感なことは知られている。このような静電気帯電は集
積回路自体、あるいはこの集積回路が取付けられている
アセンブリを取扱う際に生ぜしめられ、集積回路を破壊
する。しかしながら、別の技術で構成された集積回路に
おいても、そのないし第６項のいずれかに記載の装置。
（４）
危険はこの集積回路の集積密度が増せば増す程問題とな
る。そのために、将来は静電気帯電に対する集積回路の
一般的な保護が必要となる。このことは、フィルム・キ
ャリヤにマウントされマイクロパックとして取扱われて
処理されるような集積回路に対して特にあてはまる。
る。そのために、将来は静電気帯電に対する集積回路の
一般的な保護が必要となる。このことは、フィルム・キ
ャリヤにマウントされマイクロパックとして取扱われて
処理されるような集積回路に対して特にあてはまる。
静電気帯電に対して集積回路を保護する普通の方法はこ
の集積回路を短絡または接地することである。たとえば
フィルムに÷ラントされた集積回路においては、集積回
路の導体路接続体を外部ボンディング領域を越えて延ば
して１個または複数個の短絡点にまとめ、この短絡点を
さらにフィルム全長に亘って設けられているアース・バ
ーに接続することが知られている。
の集積回路を短絡または接地することである。たとえば
フィルムに÷ラントされた集積回路においては、集積回
路の導体路接続体を外部ボンディング領域を越えて延ば
して１個または複数個の短絡点にまとめ、この短絡点を
さらにフィルム全長に亘って設けられているアース・バ
ーに接続することが知られている。
集積回路の電気試験を行なうためにはその接続体は分離
されなければならず、その試験後は別の取扱いのために
再びアース・バーに接続されなけノ にばならない。このことはたとえば、短絡点を切するこ
とによって行なうことができる。しかしながらこの方法
は、切取られた短絡点の寸法が小さいために再閉鎖の際
に高精密な作業を必要とし、たいてい手作業でしか実施
可能ではない。そこで集積回路の導体路接続体を次のよ
うに形成することも既に提案されている。すなわち、短
絡点とアース・バーとの間の導線内に両者を互いに結合
する導電性面を設け、この導電性面は２辺が切断されて
フィルムの切抜き部の上に配置され、第３辺の切開後筒
４辺によって上下に折り返されて短絡点に至るすべての
導線を覆うように設計することである。このような措置
は非常に良好な結果を生じるが、しかしながら集積回路
の接続体が多いためにそのような導電性面を取付けるた
めのスペースがもはや得られないような場合には使用す
ることができない。
されなければならず、その試験後は別の取扱いのために
再びアース・バーに接続されなけノ にばならない。このことはたとえば、短絡点を切するこ
とによって行なうことができる。しかしながらこの方法
は、切取られた短絡点の寸法が小さいために再閉鎖の際
に高精密な作業を必要とし、たいてい手作業でしか実施
可能ではない。そこで集積回路の導体路接続体を次のよ
うに形成することも既に提案されている。すなわち、短
絡点とアース・バーとの間の導線内に両者を互いに結合
する導電性面を設け、この導電性面は２辺が切断されて
フィルムの切抜き部の上に配置され、第３辺の切開後筒
４辺によって上下に折り返されて短絡点に至るすべての
導線を覆うように設計することである。このような措置
は非常に良好な結果を生じるが、しかしながら集積回路
の接続体が多いためにそのような導電性面を取付けるた
めのスペースがもはや得られないような場合には使用す
ることができない。
本発明は、非常に多くの外部接続体を有する集！積回路
においても簡単かつ確実なやり方で、フィｌルムにマウ
ントされた集積回路（マイクロパック）の外部導体路構
造を短絡することができるような、静電気帯電による破
壊からマイクロパックを保護する方法および装置を提供
することを目的とする。
においても簡単かつ確実なやり方で、フィｌルムにマウ
ントされた集積回路（マイクロパック）の外部導体路構
造を短絡することができるような、静電気帯電による破
壊からマイクロパックを保護する方法および装置を提供
することを目的とする。
この目的は本発明によれば、かかる保護方法に関しては
、それぞれのマイクロパックがフィルム・テープから分
離された後に保持フレーム内に入れられてそこに固定さ
れ、前記マイクロパックが次に前記保持フレーム内で試
験され、その後前記マイクロパックの外部導体路構造を
短絡する第２のフレームが前記保持フレーム内に入れら
れてそこに固定され、前記マイクロパックが最終の組立
てに至るまで両フレーム間にとどめられるようにするこ
とによって達成される。
、それぞれのマイクロパックがフィルム・テープから分
離された後に保持フレーム内に入れられてそこに固定さ
れ、前記マイクロパックが次に前記保持フレーム内で試
験され、その後前記マイクロパックの外部導体路構造を
短絡する第２のフレームが前記保持フレーム内に入れら
れてそこに固定され、前記マイクロパックが最終の組立
てに至るまで両フレーム間にとどめられるようにするこ
とによって達成される。
この本発明による方法によれば、短絡導体路を有してい
ないフィルムマウント形集積回路（フィルムにマウント
された集積回路）および短絡導体路を有しているフィル
ムマウント形集積回路を保護することができ、その際外
部導体路接続体がボンディング領域を越えて延ばされて
短絡点にまとめられているような集積回路においては、
保持フレーム内にマイクロパックを入れた後に短絡点が
打ち抜かれる。
ないフィルムマウント形集積回路（フィルムにマウント
された集積回路）および短絡導体路を有しているフィル
ムマウント形集積回路を保護することができ、その際外
部導体路接続体がボンディング領域を越えて延ばされて
短絡点にまとめられているような集積回路においては、
保持フレーム内にマイクロパックを入れた後に短絡点が
打ち抜かれる。
さらに本発明による方法によれば、マイクロパックの個
々の導体路接続体あるいは短絡点での行なうべき困難な
作業および非常に多数の接続体を有するマイクロパック
において行なうべき困難な作業を回避して、静電気帯電
による破壊から優れた保護を得ることが可能である。本
発明による他の利点は、マイクロパックが最終的な組立
てに至るまで保護され、組立て後初めて極めて簡単な操
作によって保護装置から解放されることである。
々の導体路接続体あるいは短絡点での行なうべき困難な
作業および非常に多数の接続体を有するマイクロパック
において行なうべき困難な作業を回避して、静電気帯電
による破壊から優れた保護を得ることが可能である。本
発明による他の利点は、マイクロパックが最終的な組立
てに至るまで保護され、組立て後初めて極めて簡単な操
作によって保護装置から解放されることである。
しかして上記目的は本発明によれば、かかる保護装置に
関しては、外形寸法が基本的には光波術における通常の
スライドフレームに相当する保持フレームが設けられ、
この保持フレームは加工すべきマイクロパックに自由に
接近できるように内部に備えられた中央窓とマイクロパ
ックの孔内に置および平面位置を固定するために分散配
置された複数個の保持用突起とを有し、分散配置された
閉鎖ノブを備えた短絡フレームが設けられ、この閉鎖ノ
ブは短絡フレームを保護フレーム内に入れた後に保持フ
レームの切欠孔と係合するようにされ、さらに分散配置
された平面状の短絡領域が前記短絡フレームに設けられ
るようにすることによって達成される。
関しては、外形寸法が基本的には光波術における通常の
スライドフレームに相当する保持フレームが設けられ、
この保持フレームは加工すべきマイクロパックに自由に
接近できるように内部に備えられた中央窓とマイクロパ
ックの孔内に置および平面位置を固定するために分散配
置された複数個の保持用突起とを有し、分散配置された
閉鎖ノブを備えた短絡フレームが設けられ、この閉鎖ノ
ブは短絡フレームを保護フレーム内に入れた後に保持フ
レームの切欠孔と係合するようにされ、さらに分散配置
された平面状の短絡領域が前記短絡フレームに設けられ
るようにすることによって達成される。
このような本発明による保護装置をいつでも再使用でき
るようにすることは好ましいことである。
るようにすることは好ましいことである。
次に、本発明を図面に示した実施例に基づいて詳細に説
明する。
明する。
第１図にはフィルムにマウントされた集積回路（マイク
ロパック）１６が示されている。このマイクロパック１
６においては、マイクロパックの中央部に配置された集
積回路の外部導体路接続体１７はその外部ボンディング
領域を越えて延ばされ、短絡点１８にまとめられている
。この短絡点この短絡導体路２１を介して接地すること
ができる。マイクロパンク１６内の集積回路の電気試験
を行なうために、外部導体路接続体１７または試験点２
５は導体路２Ｊ−から分離される。この分離は、符号２
６で示されているように、たとえば短絡点１８の打ち抜
きによって行なわれる。
ロパック）１６が示されている。このマイクロパック１
６においては、マイクロパックの中央部に配置された集
積回路の外部導体路接続体１７はその外部ボンディング
領域を越えて延ばされ、短絡点１８にまとめられている
。この短絡点この短絡導体路２１を介して接地すること
ができる。マイクロパンク１６内の集積回路の電気試験
を行なうために、外部導体路接続体１７または試験点２
５は導体路２Ｊ−から分離される。この分離は、符号２
６で示されているように、たとえば短絡点１８の打ち抜
きによって行なわれる。
第２図には保持フレーム１の一実施例が示されている。
この保持フレームＪの外形寸法は基本的には光波術にお
ける通常のスライドフレームに相当している。保持フレ
ーム１の内部には、加工すべきマイクロパック１６に自
由に接近できるように中央窓５が備えられている。さら
に、保持フレーム１にはフレームのたとえば２つの側辺
側に複数個の保持用突起２，３が設けられており、この
保持用突起２，３はマイクロパック］６の孔と係合して
、フレーム］の内部にそのマイクロノシック］６の側辺
位置および平面位置を固定する。さらに、保持フレーム
Ｊには分散して配設された切欠”１ＬｌＯの列が設けら
れている。この切欠孔１０内には、第３図に示されてい
るように、短絡フレーム１．１，１．３の一方の面上に
配設されている閉鎖ノブ１２が入り込む。さらに保持フ
レーム１には切欠２３が設けられており、この切欠２３
はマイクロパック１６が保持フレーム１内にある場合に
もそのマイクロパンクＪ６の短絡点１８を打ち抜くこと
ができるようにするために使われる。
ける通常のスライドフレームに相当している。保持フレ
ーム１の内部には、加工すべきマイクロパック１６に自
由に接近できるように中央窓５が備えられている。さら
に、保持フレーム１にはフレームのたとえば２つの側辺
側に複数個の保持用突起２，３が設けられており、この
保持用突起２，３はマイクロパック］６の孔と係合して
、フレーム］の内部にそのマイクロノシック］６の側辺
位置および平面位置を固定する。さらに、保持フレーム
Ｊには分散して配設された切欠”１ＬｌＯの列が設けら
れている。この切欠孔１０内には、第３図に示されてい
るように、短絡フレーム１．１，１．３の一方の面上に
配設されている閉鎖ノブ１２が入り込む。さらに保持フ
レーム１には切欠２３が設けられており、この切欠２３
はマイクロパック１６が保持フレーム１内にある場合に
もそのマイクロパンクＪ６の短絡点１８を打ち抜くこと
ができるようにするために使われる。
第３図Ｃには対称線の左と右に短絡フレームの２つの異
なった実施例が示されており、一つの実施例は短絡フレ
ーム１］として示され、他の実施例は短絡フレーム］３
として示されている。短絡フレーム］ｉ、、１３の重要
な点は、この短絡フレームがマイクロパック１６の短絡
点］８または外部導体路接続体ゴー７の上に置かれる導
電性ニレメン）１．４，１．５を有することである。そ
の際に、その導電性エレメント１．４，１．５はウェブ
またはダイアフラム２８を介して短絡フレーム１，１゜
、１３１５は、第４図に拡大図が示されているように、
たとえば短絡点１８の周りを取り巻く領域２７に押圧さ
れる。
なった実施例が示されており、一つの実施例は短絡フレ
ーム１］として示され、他の実施例は短絡フレーム］３
として示されている。短絡フレーム］ｉ、、１３の重要
な点は、この短絡フレームがマイクロパック１６の短絡
点］８または外部導体路接続体ゴー７の上に置かれる導
電性ニレメン）１．４，１．５を有することである。そ
の際に、その導電性エレメント１．４，１．５はウェブ
またはダイアフラム２８を介して短絡フレーム１，１゜
、１３１５は、第４図に拡大図が示されているように、
たとえば短絡点１８の周りを取り巻く領域２７に押圧さ
れる。
短絡フレームはたとえば炭素繊維が充填された合成樹脂
のような静電気防止特性を有する合成樹脂から成るのが
好ましく、また導電性エレメント１４．１．５は少なく
ともその表面がメタライズされると良い。
のような静電気防止特性を有する合成樹脂から成るのが
好ましく、また導電性エレメント１４．１．５は少なく
ともその表面がメタライズされると良い。
第５図にはフィルムにマウントされた集積回路］６の別
の例が示されている。この集積回路１６においては、第
１−図の例と反対に、外部導体路接続体１７および試験
点２５は長く延ばされておらず、短絡点にまとめられる
か、あるいは短絡点を介して接地される。フィルムにマ
ウントされたこの種の集積回路が本発明による装置によ
って静電気帯電に対して確実に保護される様子は第６図
にの導電性エレメント１５はウェブあるいはダイアフラ
ム２８を介して短絡フレーム１３の本体と結合されてい
る。この細片状あるいはフレーム状の導電性エレメント
１５は、第５図に示したマイクロパック１６の場合には
、第６図ａに符号２／Ｉで明示したように、外部ボンデ
ィング領域１−７を試験点２５と結合する外部導体路区
間上に直接置かれる。
の例が示されている。この集積回路１６においては、第
１−図の例と反対に、外部導体路接続体１７および試験
点２５は長く延ばされておらず、短絡点にまとめられる
か、あるいは短絡点を介して接地される。フィルムにマ
ウントされたこの種の集積回路が本発明による装置によ
って静電気帯電に対して確実に保護される様子は第６図
にの導電性エレメント１５はウェブあるいはダイアフラ
ム２８を介して短絡フレーム１３の本体と結合されてい
る。この細片状あるいはフレーム状の導電性エレメント
１５は、第５図に示したマイクロパック１６の場合には
、第６図ａに符号２／Ｉで明示したように、外部ボンデ
ィング領域１−７を試験点２５と結合する外部導体路区
間上に直接置かれる。
第２図、第３図、第４図および第６図に示した保持フレ
ームｌおよび短絡フレーム２の実施例は単に例としてあ
げられただけにすぎず、本発明の精神を逸脱しない範囲
内で、保護されるべきフィルムマウント形集積回路（フ
ィルムにマウントされた集積回路）の形態に応じて変え
ることができる。
ームｌおよび短絡フレーム２の実施例は単に例としてあ
げられただけにすぎず、本発明の精神を逸脱しない範囲
内で、保護されるべきフィルムマウント形集積回路（フ
ィルムにマウントされた集積回路）の形態に応じて変え
ることができる。
第１図は短絡導体路によって保護されたフイ明による保
持フレームの一実施例を示す概略図、第３図ａ、ｂ、ｃ
はそれぞれ保持フレーム、フイルムマウン＋、形集積回
路（マイクロパック）および短絡フレームの相対的位置
関係を示すための分解図、第４図ａ、ｂ、ｃはそれぞれ
リング状の導電性短絡エレメントの形状および位置を示
すための部分的拡大図、第５図は短絡導体路構造によっ
ては保護されていないフィルムマウント形集積回路の概
略図、第６図ａ、ｂはそれぞれ細片状あるいはフレーム
状の導電性短絡エレメントの位置および構成を示す部分
拡大図である。 ］・・・保持フレーム、２，３・・・保持用突起、５・
・・中央窓、１０・・・切欠孔、１．１．１３・・・短
絡フレーム、１２・・・閉鎖ノブ、１−４．、１．５・
・・導電性エレメント、１６・・・マイクロパック（フ
ィルムマウント形集積回路）、］７・・・外部導体路接
続体、１８・・・短絡点、２１・・・短絡導体路、２３
・・・切欠。
持フレームの一実施例を示す概略図、第３図ａ、ｂ、ｃ
はそれぞれ保持フレーム、フイルムマウン＋、形集積回
路（マイクロパック）および短絡フレームの相対的位置
関係を示すための分解図、第４図ａ、ｂ、ｃはそれぞれ
リング状の導電性短絡エレメントの形状および位置を示
すための部分的拡大図、第５図は短絡導体路構造によっ
ては保護されていないフィルムマウント形集積回路の概
略図、第６図ａ、ｂはそれぞれ細片状あるいはフレーム
状の導電性短絡エレメントの位置および構成を示す部分
拡大図である。 ］・・・保持フレーム、２，３・・・保持用突起、５・
・・中央窓、１０・・・切欠孔、１．１．１３・・・短
絡フレーム、１２・・・閉鎖ノブ、１−４．、１．５・
・・導電性エレメント、１６・・・マイクロパック（フ
ィルムマウント形集積回路）、］７・・・外部導体路接
続体、１８・・・短絡点、２１・・・短絡導体路、２３
・・・切欠。
Claims (1)
- 【特許請求の範囲】 １）静電気帯電による破壊からフィルムにマウントされ
た集積回路（マイクロパック）を保護する方法であって
、次のステップ、すなわち、 ａ）それぞれのマイクロパック（１６）がフィルム・テ
ープから分離された後に保持フレーム（１）内に入れら
れてそこに固定され、ｂ）前記マイクロパック（１６）
が試験され、 Ｃ）前記マイクロパックの外部導体路構造を短絡（１４
，１５）する第２のフレーム（短絡７１）−ム）（１１
，１３）が前記保持フレーム（１）内に入れられてそこ
に固定され、ｄ）前記マイクロパック（１６）は最終の
間にとどめられる、 という各ステップを有することを特徴とするフィルムマ
ウント形集積回路の保護方法。 ２）外部導体路接続体（１７）はボンディング領域を越
えて延ばされて、１個または複数個の短絡点（１８，２
１）にまとめられ、マイクロパック（１６）を保持フレ
ーム（］、 ） 内に入れた後に前記短絡点（１８）が
打ち抜かれることを特徴とする特許請求の範囲第１項記
載の方法。 ３）静電気帯電による破壊からフィルムにマウントされ
た集積回路（マイクロパック）を保護する方法を実施す
るための装置であって、外形寸法が基本的には光波術に
おける通常のスライドフレームに相当する保持フレーム
（１）が設けられ、この保持フレーム（］、 ）は加工
すべきマイクロパック（１６）に自由に接近できるよう
に内部に備えられた中央窓んで前記保持フレーム内に前
記マイクロパック（１６）の位置および平面位置を固定
するために分散して配設された複数個の保持用突起（２
，３）とを有し、さらに分散して配設された閉鎖ノブ（
１２）を備えた短絡フレーム（１１，、］、］３が設け
られ、前記閉鎖ノブは前記短絡フレーム（１１，，１，
３）を前記保持フレーム（１）内に入れた後に前記保持
フレーム（１）の切欠孔（１０）と係合するようにされ
、また分散して配設された平面状の短絡領域（１，４−
、］−５）が前記短絡フレームに設けられていることを
特徴とするフィルムマウント形集積回路の保護装置。 ４）前記マイクロパック（］、 ］６）の短絡点（１−
８）の上に置かれる１１個または複数個のリング状の導
電性ニレメン） （１４，）が設けられ、このリング状
の導電性エレメントはウェブまたはダイアフラム（２８
）によって前記短絡フとする特許請求の範囲第３項記載
の装置。 ５）前記マイクロパック（］、 Ｏ）の外部導体路接続
体（１７）の上に置かれる１個または複数個の細片状あ
るいはフレーム状の導電性エレメント１１５）が設けら
れ、この導電性エレメントはウェブあるいはダイアフラ
ム（２Ｂ）によって短絡フレーム（１３）と結合されて
いることを特徴とする特許請求の範囲第３項記載の装置
。 ６）前記短絡フレーム（１１，，１１）は静電気防止特
性を有する合成樹脂から成ることを特徴とする特許請求
の範囲第３項ないし第５項のいずれかに記載の装置。 ７）前記マイクロパック（１６）の短絡されるべき外部
導体路接続体（１７）または短絡点（１８）の上に置か
れるエレメント（１−４。 １５）の少なくとも表面がメタライズされていることを
特徴とする特許請求の範囲第３項し−ム（１１）と結合
されていることを特徴（３） ８）前記保持フレーム（Ｊ、）には、この保持フレーム
内に前記マイクロノザック（１６）が取付けられた際に
そのマイクロパックの短絡点（１８）を打ち抜くことが
できるようにするための切欠（２３）が設けられている
ことを特徴とする特許請求の範囲第３項ないし第７項の
いずれかに記載の装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE3234745A DE3234745C2 (de) | 1982-09-20 | 1982-09-20 | Verfahren zur Handhabung von filmmontierten integrierten Schaltkreisen und Vorrichtung zu seiner Durchführung |
| DE3234745.6 | 1982-09-20 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5972746A true JPS5972746A (ja) | 1984-04-24 |
| JPS6334624B2 JPS6334624B2 (ja) | 1988-07-11 |
Family
ID=6173640
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58171031A Granted JPS5972746A (ja) | 1982-09-20 | 1983-09-16 | フイルムマウント形集積回路の保護方法および装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4575747A (ja) |
| EP (1) | EP0103888B1 (ja) |
| JP (1) | JPS5972746A (ja) |
| AT (1) | ATE43029T1 (ja) |
| DE (2) | DE3234745C2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5338973A (en) * | 1990-08-22 | 1994-08-16 | Nec Corporation | Carrier for film carrier type semiconductor device |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4744009A (en) * | 1986-10-31 | 1988-05-10 | Amp Incorporated | Protective carrier and securing means therefor |
| US4832612A (en) * | 1986-10-31 | 1989-05-23 | Amp Incorporated | Protective carrier and securing means therefor |
| JPH0526746Y2 (ja) * | 1987-07-14 | 1993-07-07 | ||
| US4953002A (en) * | 1988-03-31 | 1990-08-28 | Honeywell Inc. | Semiconductor device housing with magnetic field protection |
| US5008614A (en) * | 1988-10-11 | 1991-04-16 | Hewlett-Packard Company | TAB frame and process of testing same |
| US4999700A (en) * | 1989-04-20 | 1991-03-12 | Honeywell Inc. | Package to board variable pitch tab |
| JPH0727927B2 (ja) * | 1990-03-12 | 1995-03-29 | 株式会社東芝 | テープキャリア |
| EP0468275B1 (de) * | 1990-07-23 | 1996-06-12 | Siemens Nixdorf Informationssysteme Aktiengesellschaft | Filmträger zur bandautomatischen Verdrahtung |
| US5400219A (en) * | 1992-09-02 | 1995-03-21 | Eastman Kodak Company | Tape automated bonding for electrically connecting semiconductor chips to substrates |
| US5396032A (en) * | 1993-05-04 | 1995-03-07 | Alcatel Network Systems, Inc. | Method and apparatus for providing electrical access to devices in a multi-chip module |
| US6127196A (en) * | 1995-09-29 | 2000-10-03 | Intel Corporation | Method for testing a tape carrier package |
| JP3080175B2 (ja) | 1996-05-17 | 2000-08-21 | シーメンス アクチエンゲゼルシヤフト | 半導体チップ用の支持部材 |
| DE19635732A1 (de) * | 1996-09-03 | 1998-03-05 | Siemens Ag | Trägerelement für einen Halbleiterchip |
| DE19620025A1 (de) * | 1996-05-17 | 1997-11-20 | Siemens Ag | Trägerelement für einen Halbleiterchip |
| EP1360724B1 (en) * | 2000-07-21 | 2006-07-26 | Koninklijke Philips Electronics N.V. | Method of fabricating integrated circuits, providing improved so-called "saw bow" conductive tracks |
| WO2010099217A1 (en) | 2009-02-25 | 2010-09-02 | Braincells, Inc. | Modulation of neurogenesis using d-cycloserine combinations |
| USD984397S1 (en) * | 2021-03-16 | 2023-04-25 | Yidong Cai | Circuit board |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5338838U (ja) * | 1976-09-09 | 1978-04-05 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3027004A (en) * | 1957-08-13 | 1962-03-27 | Ind Electronic Hardware Corp | Pin-receiving contacts for printed circuit board |
| US3774075A (en) * | 1970-09-23 | 1973-11-20 | Motorola Inc | Package including electrical equipment lead shorting element |
| US3746157A (en) * | 1971-10-26 | 1973-07-17 | Motorola Inc | Protective carrier for semiconductor devices |
| GB1326437A (en) * | 1971-12-22 | 1973-08-15 | Bowthorpe Hellermann Ltd | Retaining clips |
| US3784960A (en) * | 1972-05-01 | 1974-01-08 | Bunker Ramo | Carrier for integrated circuit packages |
| DE2315711B2 (de) * | 1973-03-29 | 1980-07-17 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Verfahren zum Kontaktieren einer integrierten Schaltungsanordnung |
| US3820152A (en) * | 1973-04-24 | 1974-06-25 | Du Pont | Circuit package with fugitive shorting bar |
| US3823350A (en) * | 1973-09-05 | 1974-07-09 | Atomic Energy Commission | Protective carrier for semiconductor chips |
| US4007479A (en) * | 1976-03-29 | 1977-02-08 | Honeywell Information Systems, Inc. | Fixture for an integrated circuit chip |
| US4069496A (en) * | 1976-12-30 | 1978-01-17 | Honeywell Information Systems Inc. | Reusable fixture for an integrated circuit chip |
| US4132856A (en) * | 1977-11-28 | 1979-01-02 | Burroughs Corporation | Process of forming a plastic encapsulated molded film carrier CML package and the package formed thereby |
| DE2830937A1 (de) * | 1978-07-14 | 1980-01-24 | Bosch Gmbh Robert | Vorrichtung zum schutz einer elektronischen schaltgruppe |
| US4249196A (en) * | 1978-08-21 | 1981-02-03 | Burroughs Corporation | Integrated circuit module with integral capacitor |
| DE3035125C2 (de) * | 1980-09-17 | 1986-07-31 | Siemens AG, 1000 Berlin und 8000 München | Integrierter Schaltkreis |
| DE3207458C1 (de) * | 1982-03-02 | 1983-06-09 | Siemens AG, 1000 Berlin und 8000 München | Halterung fuer die Einzelverarbeitung von filmmotierten integrierten Schaltkreisen |
-
1982
- 1982-09-20 DE DE3234745A patent/DE3234745C2/de not_active Expired
-
1983
- 1983-08-18 US US06/524,442 patent/US4575747A/en not_active Expired - Fee Related
- 1983-09-16 JP JP58171031A patent/JPS5972746A/ja active Granted
- 1983-09-20 AT AT83109337T patent/ATE43029T1/de not_active IP Right Cessation
- 1983-09-20 EP EP83109337A patent/EP0103888B1/de not_active Expired
- 1983-09-20 DE DE8383109337T patent/DE3379856D1/de not_active Expired
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5338838U (ja) * | 1976-09-09 | 1978-04-05 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5338973A (en) * | 1990-08-22 | 1994-08-16 | Nec Corporation | Carrier for film carrier type semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0103888A2 (de) | 1984-03-28 |
| US4575747A (en) | 1986-03-11 |
| DE3234745C2 (de) | 1986-03-06 |
| ATE43029T1 (de) | 1989-05-15 |
| DE3234745A1 (de) | 1984-03-22 |
| EP0103888A3 (en) | 1985-11-21 |
| DE3379856D1 (en) | 1989-06-15 |
| EP0103888B1 (de) | 1989-05-10 |
| JPS6334624B2 (ja) | 1988-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5972746A (ja) | フイルムマウント形集積回路の保護方法および装置 | |
| US3218584A (en) | Strip line connection | |
| US4007479A (en) | Fixture for an integrated circuit chip | |
| US6236551B1 (en) | Surge suppressor device | |
| CN103563493B (zh) | 用于屏蔽基板上的部件的电磁屏蔽结构 | |
| US6292344B1 (en) | Floating ground isolator for a communications cable locating system | |
| BE857116A (fr) | Dispositif de protection d'un connecteur electrique contre les frequences parasites et procede de fabrication de ce dispositif | |
| US3633096A (en) | Wire harness jigboard having a plurality of wire retaining pins detachably embedded in spaced woven screen elements | |
| JPS5831563A (ja) | 集積回路モジユ−ルのキヤリヤ要素 | |
| US4748293A (en) | Flexible cable and method of manufacturing thereof | |
| NL7905298A (nl) | Draagband voor inrichtingen voor het verwerken van elektrische signalen, werkwijze voor het vervaardigen daarvan en toepassing van de band bij een element voor het verwerken van signalen. | |
| US4069496A (en) | Reusable fixture for an integrated circuit chip | |
| US4516072A (en) | Device for use in testing printed circuit board components | |
| US5289336A (en) | Static electricity dispersant | |
| US3385426A (en) | Lead protecting structure | |
| JP3254269B2 (ja) | 静電気除去用カーボンブラシ | |
| GB2073440A (en) | Optical cable | |
| EP1360724B1 (en) | Method of fabricating integrated circuits, providing improved so-called "saw bow" conductive tracks | |
| US3699501A (en) | Conductive probe assembly and method of using | |
| US20020046877A1 (en) | Cf card casing structure | |
| CN113466657B (zh) | 一种用于芯片测试的电路板、芯片测试系统及方法 | |
| US3257585A (en) | Assemblage of parallel electric or electronic component-carrier units | |
| JPH0926459A (ja) | シールドされたローノイズマルチリードコンタクトおよびリードフレームの改良方法 | |
| US5177856A (en) | Method of making a shield for a printed circuit board | |
| CN220743345U (zh) | 一种应用于无人机的电磁屏蔽系统 |