JPS5890776A - 半導体装置及びその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の技術分野 この発明は半導体装置及びその製造方法に関する。

発明の技術的背景とその問題点 近年、半導体集積回路の高密度化、大容量化が集積回路
を構成する素子や配線のパターン微細化によって急速に
進んでいる。こうした微細パターンの形成技術は例えば
電子ビーム、Ｘ線などによる微細レジストパターン形成
と、従来の化学溶液に代わるプラズマエツチング技術、
さらＫは反応性イオンによる異方性エツチング技術（以
下反応性イオンエツチングと称す）などのドライエツチ
ング技術の進歩による所が大きい。と共にイオン注入技
術によるシリコン中への精密な不純物導入技術の確立が
必須であることは雌うまでもない。

しかしなＪｌら、こうした電子ビーム露光、Ｘ−一露光
、ｄｅｅｐＵＶＪｌ光などの新パターン転写技術、フ５
　、（フェノチング１反応性イオンエッチンク、イオン
エツチングなどの加工技術、イオン注入などの不純物導
入技術が集積回路を構成している素子へ与える偵−につ
いても考えなければならない。

特にＭＵＳ型半導体装Ｉｔにおいてはゲート酸化膜への
照射偵１が問題でありＭＯ８反転電圧の変動を発生させ
ることがある。酸化膜へ横漏を与える要因としてｌまド
ライエツチング時に発生するイオ／、電子、Ｘ線、フォ
トンなど、また電子ビーム旙光時の高エネルギー電子、
ＸＱｇ光時のＸ線。

イオン注入時における高エネルギーイオン等が考えられ
る。こうした高エネルギーのイオン、電子などが酸化膜
中に照射されてシリコン（Ｓｉ）と酸素（０）の結晶を
破壊して、電子・正孔対１．原子空孔などを発生させ、
その結果酸素膜中に空間電荷構造欠陥を発生させるもの
と考えられる。このような損Ｓｔ−通常照射損傷（ｒａ
ｄｉａｔ　ｔｏｎ　ｄａｍａｇｅと称す。）酸化膜中に
発生した空間電荷や構造欠陥はＭＯ８反転゛−圧を変化
させたシ、さらＫは集積回路を長時間動作させた場合に
反転電圧の経時変化をもたらす。そこで、こうした照射
損傷に強い酸化Ｉｍ物質−ト構造が必要である。照射損
傷度合を大きくする要因の一つとしてゲート電極を構成
する物質（例えば通常よく用いられるシリコンゲート構
造における多結晶８ｉ）中に添加されている不純物（例
えば多結晶８ｉ中に高濃度に入っている燐、ヒ素。

ボロンなど）が考えられる。すなわちゲート酸化膜中へ
その不純物が拡散してい自酸化膜中に構造欠陥をすでに
発生させてお夛、照射後空間電荷や、新らたな構造欠陥
を誘起することが推定できる。

この問題を解決するには多結晶Ｓｉ中の不純物濃度を低
く抑えれば良いが、多結晶Ｓｉはゲート電極を構成する
と同時に配線としても使用することがら、その不純物濃
度を下げて抵抗を＾くすることは集積回路内の信号伝搬
遅砥を大きくするため得策ではない。

発明の目的 本発明はこれまで述べてきたような従来技術上の問題を
解決することができるゲート構造からなる半導体装置と
それに適した製造方法を提供することを目的とするもの
゛である。

発明の峨豊 すなわち従来のゲート電極は半導体膜が金属膜の暎−着
もしくは半導体膜と金属（例えがＭｏ８ｉ２膜と多結晶
Ｓｉ膜）の二層から構成されていたが、本発明において
はゲート絶縁膜上に低濃度に不純物が添加さｎた第一の
半導体膜と高濃度に不純物が添加された第二の半導体膜
から構成されている２発明の実施列 以Ｆ第１図（ａ）〜（２）に従い、一実施例に従って、
本発明の詳細な説明する。まず通常のＭＯ８ｆｊ１牛導
体装置の製造方法に従い、シリコン基板ｌ上にＣＶＤ−
５ｔ０２　ｇ　２　ｔ−５ｏｏｏＸ　堆積し、次に通常
のリソグラフィー技術、エツチング技術を用いて素子部
３となる領域のみ選択的にＣＶＤ−８ｉ０ｚ膜を除去し
て７リコン基板を露出させる（第１図（→図示）。

次に露出したシリコン表面上にゲート酸化膜４をｇｏｏ
　Ｌ成長させる（第１図（り図示）。その後にウェー・
・全面に不純物の添加されていない多結晶Ｓｉ（以下Ｕ
ｎｄｏｐｅｄ　ｐｏｌｙ　８ムと称す）５をｚｏｏｏｚ
　４検する（第１図（Ｃ）図示）０引嚢続き今度はその
Ｕｎｄｏｐｅｄ　ｐｏｌｙ　Ｓｉ上に不純＊（本実施例
では燐）の添加された多結晶８ｉ（以下ｄｏｐｅｄ　ｐ
ｏｌｙ　ＳＩと称す）６を２０００１堆積する（第１図
（＜図示）。ｐｏｌｙ８ｉ堆積後、ゲート部、配線部を
構成する領域のみｐｏｌｙ　８ｉを残す（第１図（ｅ）
図示）。ゲート形成後ヒ素（Ａｓ）イオンをイオン注入
してソース・ドレイン部７，８を形成し、（ＩＩ　１１
ｇ（ｆ）図示）、ＣＶＤ。

５１０２膜９を５０００λ堆積してから９５０℃にて燐
処理を約（９）分行って素子の安定化をはかる。この燐
処理工程時にｄｏｐｅｄ　ｐｏｌｙ　８ゑ６から下のｕ
ｎｄｏｐｅｄｐｏｌｙ　Ｓｉ　５中へ燐が一部拡散して
いきゲート絶縁膜上ｕｎｄｏｐｅｄ　ｐｏｌｙ　８ｉの
電気的導通を得る。上記燐処理工程後、電極取り出し口
を開孔し、その上にＭ配線１０を行なって全工程終了す
る（８１図（ｇ）図示）。

発明の効果 以上吠明したように本発明におけるゲート電極構造ＶＣ
よればゲート絶縁層である酸化膜４上のｐｏｌｙ　５Ｉ
ＦＩＸ５中には非常に低濃度の燐しか導入されてい、ｔ
いため、その下の酸化膜へ導入される燐の１を破小磯に
抑えることができる。このことは元ＶＣ述べたごとくゲ
ート酸化膜中の構造欠陥を従来ｅこ比して大幅に少なく
することがで傘ることから照射損傷による空間載荷発生
、構造欠陥の誘起をなくすことができる。さらに本実施
例によれば前記照射偵１に対して強いゲート電極構造を
得ると同時に、低一度の不純物が添カロされた。ｐｏｌ
ｙ　Ｓｉ上には高一度Ｖこ不純物の添加されたｐｏｌｙ
　８ｉが直接横１−されていることから配線として用い
た場合にνいても配線抵抗金減少させることができるの
で集積回路の高速化に役ｔつ。

発明の第２の実施例 次に別の実施例１こついて第２図（ａ）〜（ｆ）に示し
たｌ＆ｊｉ［ｌＩＮ概略図を用いて説明する。本実施例
によれば＠４１図で示した実施例の場合よりもより精密
にゲート酸化膜上のｐｏｌｙ　Ｓｉ中の不純物濃度を制
御できる。まず第１の実施例と同様に素子部１３を形成
したあと、ゲート酸化Ｊ［１４を成長させる（第２図（
ａ）図示）０次に低濃度に燐が添加されているｄｏｐｅ
ｄｐｏｌｙ　８ｉ　１５ヲｚｏｏｏｚ堆積Ｌ、ソＯｄｏ
ｐｅｄ　ＳＬヲ酸化り。

て５００又の酸化膜１６を成長させる（第２図（す図示
）。

酸化後、ゲート部を含んだ領域以外の酸化膜をエツチン
グ除去する（第２図（Ｃ）図示）。なお第２図において
は第１図と異なり、ゲート部に対して平行な断面構造を
示している。酸化膜エツチング後高濃度に燐が添加され
たｄｏｐｅｄ　ｐｏｌｙ　Ｓｉ　１７をウェーハ全面に
２０００Ｘ堆積する（第２図（ｄ）図示）。以後の工程
は第１の実施例と同様であり、ゲート部を形成後（第２
図（ｅ）図示）、ソース・ドレインへのイオン注入、Ｃ
ＶＤ−８ｉＯｚ膜堆積、燐処理、鴫極取り出し口開孔、
）Ｊ　１９配線の各工程を順次行なって終了する（第２
図（０図示）。本実施例によればゲー）１１化膜上の各
ｄｏｐｅｄ　ｐｏｌｙ　Ｓｉ中の燐１ｌＩＩ度を堆積時
に混入するフォスフイン（ｐＨｔ）ガスの菫を変えるこ
とで自由に制御できると共に、高一度ｐｏｌｙｓム膜と
低濃度ｐｏｌｙ　Ｓｉ膜の間に酸化膜をはさｒｒことで
低濃度ｐｏｌｙ　８ｉ膜への燐の浸入を防ぐことができ
るので第１の実施例よりもより正確に一度制一町雇であ
る。また低濃度ｐｏｌｙ　８４の厚さを任意の厚さに制
御で自る。さらに前記酸化膜をゲート部とに限ることで
高濃度ｐｏｌｙ　８ｉと低濃度ｐｏｌｙ　Ｓｉの２層膜
を配線として使用できるので配線抵抗の低抵抗化に役立
つ。なおゲート酸化膜の照射損傷に対する改咎は第１の
実施例と同様である 以ト述べてきた実施例においてはｐｏｌｙ　Ｓｉ中の不
純物として燐を使用したが、代わりにボロン（Ｂ）、ヒ
木（Ａｓ）でもよい０ま九第２の実施例における高一度
ｐｏｌｙ　Ｓｉ膜と低一度ｐｏｌｙ　８１ＩＩの間の絶
縁膜としては酸化膜の代わりに窒化膜（８ｉｓＮｉ）　
、アルミナ族（Ａｌｚｏｓ）など高一度ｐｏｌｙ　８ｉ
膜からの不純物拡散を抑える物質であれば何でも良い。

さらにｐｏｌｙ　Ｓｉ　ａへの不純物添加の方法として
は実施例のようなＣＶＤ、］：程時に添加する方法では
なく、ｕｎｄｏｐｅｄ　ｐｏｌｙ　Ｓｉ堆積後不純物が
添加されているガラス（例えばＰｈｏｓｐｈｏ−ｓ口ｉ
ｃａｔｅ−ｇｌａｓｓ、　Ｂａｒｏｎ−８目ｉｃａｔｅ
−ｇｌａｓｓなど）からの拡散、イオン注入Ｖこよるド
ーピング技術を用いても良い。一方これまでの実施例に
おいては絶縁ゲート膜との第一のｐｏｌｙ　８ｉ膜、第
二のｐｏｌｙ　８ｉ膜とも同一の不純物である燐にて説
明してきたが、同一の導電型を与える不純物でさえあれ
ば、各ｐｏｌｙ　Ｓｉ膜中の不純物が異っていても曳い
のは言うまでもない０絶縁ゲート膜中への不純物拡散を
抑える点から考えると第一のｐｏｌｙ　８１膜中には拡
散係数の小さいヒ素が良く、第二のｐｏｌｙ　８４膜中
には抵抗をできるだけ下げる点から燐が良い０ なお実施例のような通常のシリコン基板上のＭＯ８半導
体装置には限定されず、絶縁基板上のＭＯ８半導体装置
にも本発明は当然適用される。

るための断面概略図である。

図において、１．１１・・・半導体基板、２　、９．１
２，１６．１８・・・絶縁層、　　３．１３・・・素子
部、４、ｉ４・・ゲート酸化膜、　　　５，６，１５，
１７・・・多結晶シリコノ、　７・・・ソース、　　８
・・・ドレイン。

ＩＱ　、　１９・アルミニウム０ 代理人　升理士　　則　近　憲　佑 （ほか１名） 第１図 ￥Ｊ２図

Claims (1)

1. 【特許請求の範囲】 ｔｌ）ＭＯｆ９１を界効果型半導体装置の絶縁ゲート上
   に低ａ度に不純物が添加された第一の半導体層と同一の
   不純物もしくは同一の導電型を与える不純物が射−の半
   導体層よプもより高一度に添加された第二の半導体層と
   が積層されたゲート電極構造を具備したことを特徴とす
   る半導体装置。 （２）前記第一の半導体層と前記第二の半導体層の間に
   絶縁膜が少なくともゲート部全体が含まれた領域上に形
   成されているゲート電極構造を有することを１＃砿とす
   る前記特許請求の範囲第１項記載の半導体装置。 （３Ｊ　Ｍ　Ｏ８１１ＩＣ界効果型半導体装置において
   、その絶縁ゲート膜上に不純物の添加された第一の半導
   体層を堆積する工程と、この第一の半導体層を酸化する
   ことによって薄い絶縁膜を形成する工程とこの絶＃１農
   を絶縁ゲート部全体が含まれた領域上に選択的に残す工
   程と、露出した第一の半導体層と部分的に残留した絶縁
   膜上に第一の半導体層中に添加された不純物と同一の不
   純物、もしくは同一の導電散を与える不純物が第一の半
   導体層中よりもより高濃度に添加された第二の半導体層
   を堆積する工程からなる半導体装置の製造方法。